KR100266283B1 - 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치 - Google Patents

듀얼포트램을이용한펄스부호변조다중접속및스위칭장치 Download PDF

Info

Publication number
KR100266283B1
KR100266283B1 KR1019950008440A KR19950008440A KR100266283B1 KR 100266283 B1 KR100266283 B1 KR 100266283B1 KR 1019950008440 A KR1019950008440 A KR 1019950008440A KR 19950008440 A KR19950008440 A KR 19950008440A KR 100266283 B1 KR100266283 B1 KR 100266283B1
Authority
KR
South Korea
Prior art keywords
data
dual port
port ram
pulse code
buffer
Prior art date
Application number
KR1019950008440A
Other languages
English (en)
Other versions
KR960039738A (ko
Inventor
김영구
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950008440A priority Critical patent/KR100266283B1/ko
Publication of KR960039738A publication Critical patent/KR960039738A/ko
Application granted granted Critical
Publication of KR100266283B1 publication Critical patent/KR100266283B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 듀얼포트램을 이용하여 여러개의 펄스부호변조 데이타라인을 접속하고, 두 시스템 사이의 전송속도차를 흡수할 수 있도록 해주는 슬립제어 및 두 펄스부호변조 데이타를 원하는 채널로 스위칭해 주는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치에 관한 것으로, 일반적으로 펄스부호변조 데이타라인을 접속할 때, 통신전용 칩을 사용하므로, 대용량의 펄스부호변조 데이타접속과 스위치를 위해서 많은 수의 전용칩이 필요하게 됨으로, 가격적인 면이나 시스템 구성시 많은 면적을 차지하게 되어 소형화가 어렵고, 이로인해 본 발명은 일반적으로 많이 사용하는 듀얼포트램을 사용하여 원하는 만큼의 송수신버퍼를 쉽게 만들 수 있고, 두 시스템간 속도차이 때문에 송수신버퍼 사이즈 만큼의 라이트하는 어드레스와 리드하는 어드레스의 차이가 나는 문제를 버퍼가 오버라이트 되지 않게 어드레스라인을 조정하는 슬립제어로 해결토록 한 것이다.

Description

듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치
제1도는 본 발명의 전체구성도,
제2도는 제1도의 펄스부호변조 단위접속블록의 구성을 나타낸 도면,
제3도는 비트추출 타이밍도,
제4도는 바이트와 프레임 추출 타이밍도,
제5도는 출력클럭과 어드레스 발생 타이밍도,
제6도는 제1도의 MCLK와 단위접속블록과의 타이밍도이다.
* 도면의 주요부분에 대한 부호의 설명
A : 송신시스템 B : 수신시스텝
1 : 듀얼포트램 2,3 : 게이트
4 : 단위접속블록 5 : 클럭발생기
6 : 블록선택 카운터 7 : 어드레스 디코드부
11 : 카운터A 12 : 직/병렬 레지스터A
13 : 어드레스 조정기A 14 : 스위칭램A
15 : 게이트A 16 : 어드레스 버퍼A
17 : 제어버퍼A 18 : 데이터 버퍼A
19 : 대수 비교기 20 : 어드레스 버퍼B
21 : 제어버퍼B 22 : 데이터 버퍼B
23 : 어드레스 조정기B 24 : 게이트B
25 : 카운터B 26 : 병/직렬 레지스터B
30 : 슬립제어부
본 발명은 듀얼포트램을 이용하여 여러개의 펄스부호변조 데이터라인을 접속하고, 두 시스템 사이의 전송속도차를 흡수할 수 있도록 해주는 슬립제어 및 두 펄스 부호변조 데이타를 원하는 채널로 스위칭 해주는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치에 관한 것이다.
일반적으로 종래에는 펄스부호변조 데이타라인을 접속할 때, 통신전용 칩을 사용해 왔다.
그러나, 그 전용칩의 용량은 대부분 하나의 펄스부호변조 라인을 지원해주고, 또 펄스부호변조 데이터 라인접속용 전용칩과 펄스부호변조 데이타 스위치용 전용칩으로 구성되어 있어, 대용량의 펄스부호변조 데이타 접속과 스위치를 위해서는 많은 수의 전용칩이 필요하게 되고, 이로인해 가격적인 면이나 시스템 구성시 많은 면적을 차지하게 됨으로 소형화가 불가능한 문제가 있었다.
본 발명은 상기와 같은 문제를 해결코자 하는 것으로, 일반적으로 많이 사용하는 듀얼포트램을 사용하여 원하는 만큼의 송수신버퍼를 쉽게 만들 수 있고, 두 시스템간 속도차이로 인한 송수신버퍼 리드/라이트 어드레스 문제를 버퍼가 오버라이트 되지 않도록 해주는 슬립제어로 해결토록 하였다.
또한 여러개의 펄스부호변조 데이타를 하나의 듀얼포트램에 저장하고 리드하도록 되어 있고, 여러개의 펄스부호변조 데이타들을 스위칭시킬 수 있게 스위칭 램을 구성하였다.
제 1, 2 도는 본 발명의 전체 구성을 나타내는 블록으로서, 데이터의 송/수신을 제어하는 듀얼포트램(1) 및 게이트(2,3)와; 데이타를 상기 듀얼포트램(1)을 이용하여 송신하는 송신시스템(A), 상기 듀얼포트램(1)에 저장된 데이타를 리드하여 수신하는 수신시스템(B), 상기 송신시스템(A)의 입력클럭과 상기 수신시스템(B)의 입력클럭의 속도를 조정하여 상기 듀얼포트램(1)으로의 데이터 오버라이트를 막아주는 슬립제어부(30)를 구비한 다수(M)개의 단위접속블록(4)과; 일정클럭을 발생시키는 클럭발생기(5)와; 상기 클럭발생기(5)에서 출력된 MCLK에 맞추어 동작하는 블록카운터(6)와; 상기 블록카운터(6)에서 출력한 클럭에 따라 디코딩하여 상기 다수(M)개의 단위접속블록(4)중 어느 한 개의 단위접속블록(4)을 선택하는 어드레스 디코더부(7)로 구성한다.
여기서, 상기 송신시스템(A)은 카운터A(11), 직/병렬 레지스터A(12), 스위칭램A(14), 게이트A(15), 어드레스 버퍼A(16), 제어버퍼A(17), 데이타 버퍼A(18)로 구성하고, 상기 수신시스템(B)은 어드레스 버퍼B(20), 제어버퍼B(21), 데이타 버퍼B(22), 게이트B(24), 카운터B(25), 병/직렬 레지스터B(26)로 구성한다.
제3도는 제2도의 입력클럭 AXO/BXO와 프레임 동기신호(AFS/BFS)와 펄스부호변조 데이타(PCM1/PCM2)와의 타이밍 관계를 나타냈다.
제4도는 제3도에서 추출된 비트와 이를 다시 AX4/BX4로 추출하여 만든 바이트셀에 대해 프레임 동기를 맞추는 AXn/BXn에 관한 타이밍도이다.
제5도는 카운터A(11)/카운터B(25)에서 나오는 AX5CLK/BX5CKL-AXn CLK/BXnCLK 까지의 신호로써 AADD/BADD를 결정하는 타이밍도이다.
제6도는 제1도의 클럭발생기(5)로부터 출력된 MCLK 단위접속블록(4)의 타이밍도이다.
먼저 제2도의 단위접속블록 상세도에 대한 설명은 다음과 같다.
제2도에서와 같이 송신 시스템(A)에서 수신시스템(B)으로 APCM 데이타를 보낼 때, 제3도의 타이밍도처럼 AXO가 카운터A(11)로부터 X1핀으로 AX1이 출력되고, X2핀으로 AX2가 출력되며, 이와 같이 계속해서 Xn핀으로 AXn가 출력된다.
이 상태에서 프레임 동기(AFS)가 입력되면 카운터A(11)가 리셋되어 카운터A (11)의 모든 출력핀이 '0'으로부터 카운트되기 시작한다. 그리고, 직/병렬 레지스터A(2)에 시스템(A)의 송신 펄스부호변조 데이타(APCM)가 입력되고, 카운터A(11)의 X1핀에서 출력된 AX1에 이 펄스부호변조 데이타가 동기되어 제3도의 타이밍도 처럼 8비트의 한 바이트가 직/병렬 레지스터A(12)에서 출력된다.
이때, 제4도의 타이밍도처럼 카운터A(11)의 X4핀의 AX4가 제어버퍼A(17)에 제어신호 /CS로 입력되고, 카운터A(11)의 X1, X2, X3핀의 AX1, AX2, AX3의 신호가 게이트A(15)에 입력되고, 위의 3 신호가 모두 로우일때 제어신호 /WR이 로우로 된다.
위 상태에서 직/병렬 레지스터A(12)에서 출력된 데이타가 데이타버퍼(18)에 실리게 되고, 이러한 작업이 계속되어, 제4도와 같이 카운터A(11)에서 출력된 AX5, AX6, …AXn에 의해서 어드레스 값이 정해진다.
이 상태에서 제어신호/WR에 의해 카운터A(11)로부터 출력된 AX5 - AXn이 어드레스 조정기A(13), 스위칭램A(14)를 통과하여 어드레스 버퍼A(16)에 저장되고, 또 제어버퍼A(17)에는 제어신호 /CS가 저장되며, 직/병렬 레지스터A(12)로부터 출력된 병렬데이타가 데이타 버퍼A(17)에 저장된다.
이렇게 저장된 버퍼 데이타들은 제1도의 상기 클럭방생기(5)에서 출력된 MCLK클럭에 맞추어 상기 블록선택 카운터(6)가 동작된다. 이 블록선택 카운터(6)에서 들어온 MCLK를 카운터하여 출력하면, 이를 상기 어드레스 디코더(7)에서 디코딩하여 상기 다수(M)개의 단위접속블록(4)을 선택한다.
제6도처럼 MCLK를 카운터하여 블록선택 어드레스로 다수개의 단위접속블록 (4)중 한 개의 단위접속블록(4)을 선택하면, 미리 제2도의 어드레스 버퍼A(16), 제어버퍼A(17), 데이타 버퍼A(18)에 저장된 데이타가 출력된다.
이렇게 듀얼포트램에 입력된 데이타는 다음과 같은 과정으로 펄스부호변조 데이타가 되어 출력된다.
먼저 카운터B(25)에 프레임 동기(BFS)가 입력되어 카운터B(25)를 리셋시키고, 입력클럭 BXO에 의해 BX1, BX2, …, BXn를 출력한다. 이 신호중 카운터B(25)의 X4핀에서 나온 BX4 신호가 제2도의 제어버퍼B(21)의 /CS핀으로 입력되고, 카운터B (15)의 X1, X2, X3에서 나온 BX1, BX2, BX3가 게이트(24)에 입력되며, 이 게이트B (24)는 모든 입력이 로우일 때, 출력을 로우로 하여 제2도의 제어버퍼B(21)에 입력되어 어드레스 버퍼B(20), 제어버퍼B(21), 데이타버퍼(22)를 래치시켜 데이타를 저장한다.
그리고, 제2도의 어드레스버퍼B(20)에 입력될 BADD는 카운터B(25)에서 출력된 BX5, BX6, …,BXn 등의 신호들이 어드레스 조정기B(23)를 거쳐서 어드레스버퍼B (10)에 입력되어진다. 이 상태에서 제1도의 상기 클럭발생기(5)에 의해 출력된 MCLK가 상기 블록선택 카운터(6)에 입력되어 카운팅되고 이 카운팅된 데이타가 어드레스 디코더(7)로 입력되면, 어드레스 디코더(7)에서 디코딩하여 상기 단위접속블록(4) 선택신호를 /CHCS로 출력한다.
이렇게 단위접속블록(4)에 입력된 /CHCS 신호는 이미 저장된 데이타버퍼B (22)의 내용을 읽어 병렬데이타(BDATA)가 출력되어, 병/직렬 레지스터B (26)에 입력되고, 이 입력된 데이타는 카운터B(25)에서 출력된 BX1에 동기되어 직렬데이타 (BPCM)로 출력된다. 그런데, 송신시스템A의 AXO가 수신시스템B의 BXO보다 빠르거나 느릴 때 데이타의 손실을 막기위하여 슬립제어하는 부분이 필요하다. 이 슬립제어부(30)는 제2도의 대수비교기(19), 어드레스 조정기A(13), 어드레스 조정기B(23)로 구성되어 있다. 슬립제어는 대수비교기(19)가 카운터A(11)에서 출력된 AX5, AX6, …, AXn 신호들을 AX4로 래치한 값과 카운터B(25)에서 출력된 BX5, BX6, …, BXn 신호들을 BX4로 래치한 값을 비교하여 그 차이가 슬립제어하고자 하는 최소 값보다 작거나, 슬립제어 하고자하는 최대값보다 클 경우에 어드레스 조정기에 신호를 보내어, 위의 조건에 따라 어드레스 조정기A(13)와 어드레스 조정기B(23)를 조정하여 상기 듀얼포트램(1)에 변경된 어드레스를 입력하게 된다.
그리고, 스위칭램A(14)에 의해 어드레스가 바꾸어짐으로 쓰는 어드레스와 읽는 어드레스가 같아질 수가 있기 때문에 제1도의 게이트1(15)를 이용하여 쓰는 영역을 둘로 나누어 번갈아 사용하게 하였다.
그리고, 제2도의 스위칭램A(14)은 스위칭 하고자 하는 어드레스를 순차적으로 입력하게 되면, 어드레스 조정기A(14)에서 나온 어드레스 데이타를 스위칭 하는 어드레스로 상기 듀얼포트램(1)에 입력한다.
상기에서 상세히 설명한 바와같이, 본 발명은 고속, 대용량의 펄스부호변조 통신을 하고자 할 때, 듀얼포트램을 사용하여 쉽게 구성할 수 있으며, 또한 펄스부호변조 전용칩에서 해줄 수 없는 대용량의 버퍼를 듀얼 포트램을 바꿈으로 쉽게 해결할 수 있고 이를 ASIC으로 만들 경우 전용칩보다 적은 면적과 대용량을 구성할 수 있다.

Claims (4)

  1. 데이터의 송/수신을 제어하는 듀얼포트램(1) 및 게이트(2,3)와; 데이타를 상기 듀얼포트램(1)을 이용하여 송신하는 송신시스템(A), 상기 듀얼포트램(1)에 저장된 데이타를 리드하여 수신하는 수신시스템(B), 상기 송신시스템(A)의 입력클럭과 상기 수신시스템(B)의 입력클럭의 속도를 조정하여 상기 듀얼포트램(1)으로의 데이터 오버라이트를 막아주는 슬립제어부(30)를 구비한 다수(M)개의 단위접속블록(4)과; 일정클럭을 발생시키는 클럭발생기(5)와; 상기 클럭발생기(5)에서 출력된 MCLK에 맞추어 동작하는 블록카운터(6)와; 상기 블록카운터(6)에서 출력한 클럭에 따라 디코딩하여 상기 다수(M)개의 단위접속블록(4)중 어느 한 개의 단위접속블록(4)을 선택하는 어드레스 디코더부(7)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  2. 제1항에 있어서, 상기 송신시스템(A)은 카운터A(11), 직/병렬 레지스터A (12), 스위칭램A(14), 게이트A(15), 어드레스 버퍼A(16), 제어버퍼A(17) 및 데이타 버퍼A(18)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  3. 제1항에 있어서, 상기 수신시스템(B)은 어드레스 버퍼B(20), 제어버퍼B (21), 데이타 버퍼B(22), 게이트B(24), 카운터B(25) 및 병/직렬 레지스터B(26)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
  4. 제1항에 있어서, 상기 슬립제어부(30)는 대수비교기(19)와 어드레스 조정기 (13, 23)로 구성함을 특징으로 하는 듀얼포트램을 이용한 펄스부호변조 다중접속 및 스위칭장치.
KR1019950008440A 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치 KR100266283B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Publications (2)

Publication Number Publication Date
KR960039738A KR960039738A (ko) 1996-11-25
KR100266283B1 true KR100266283B1 (ko) 2000-09-15

Family

ID=19411953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950008440A KR100266283B1 (ko) 1995-04-11 1995-04-11 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치

Country Status (1)

Country Link
KR (1) KR100266283B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424850B1 (ko) * 2001-08-08 2004-03-27 엘지전자 주식회사 데이터 전송 속도 변환 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666874B1 (ko) * 2005-02-11 2007-01-10 삼성전자주식회사 듀얼 포트 메모리를 이용한 지엠에스케이 변조장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100424850B1 (ko) * 2001-08-08 2004-03-27 엘지전자 주식회사 데이터 전송 속도 변환 장치

Also Published As

Publication number Publication date
KR960039738A (ko) 1996-11-25

Similar Documents

Publication Publication Date Title
KR100543908B1 (ko) 저전력과 고주파에 유리한 데이터 입력 제어부를 구비하는동기식 반도체 메모리 장치
US7701800B2 (en) Multi-port memory device with serial input/output interface
CN101055768B (zh) 半导体存储装置
US6459651B1 (en) Semiconductor memory device having data masking pin and memory system including the same
KR0164395B1 (ko) 반도체 메모리 장치와 그 리이드 및 라이트 방법
KR100695437B1 (ko) 멀티 포트 메모리 소자
US7027349B2 (en) Method for selecting memory device in response to bank selection signal
US7412627B2 (en) Method and apparatus for providing debug functionality in a buffered memory channel
US4366478A (en) Signal transmitting and receiving apparatus
KR100694440B1 (ko) 반도체기억장치
KR100252043B1 (ko) 반도체 메모리 장치의 칼럼 선택 신호 제어기 및 칼럼 선택제어 방법
US20020118575A1 (en) Semiconductor device
KR20010013744A (ko) 2스텝 메모리 장치 커맨드 버퍼 장치 및 방법 및 메모리장치 및 이를 사용한 컴퓨터 시스템
JP5078348B2 (ja) マルチポートメモリ装置
US7518935B2 (en) Synchronous RAM memory circuit
KR20010048248A (ko) 디디알 동기식 메모리 장치의 데이타 출력 장치
CN1652248B (zh) 用地址信号设置运行模式的方法和存储系统
EP2414944A2 (en) Memory system, controller and device that supports a merged memory command protocol
US20020087750A1 (en) Variable input/output control device in synchronous semiconductor device
US6807609B1 (en) Interleaving read and write operations on a bus and minimizing buffering on a memory module in a computer system
KR100266283B1 (ko) 듀얼포트램을이용한펄스부호변조다중접속및스위칭장치
JP2001067871A (ja) 半導体メモリ装置及びライトデータマスキング方法
KR20070109536A (ko) 데이터 입/출력포트를 갖는 반도체 메모리 장치, 이를이용한 메모리 모듈 및 메모리 시스템
CN111630597B (zh) 半宽度双泵数据路径
KR0167169B1 (ko) 데이타 송수신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee