SU1107173A1 - Буферное запоминающее устройство - Google Patents

Abstract

1. БУФЕРНОЕ ЗАПОМИНАЩЕЕ УСТРОЙСТВО, содержащее элементы И с первого по п тый, первый и второй элементы ИЛИ, адресный блок, выход которого соединен с первым входом блока сравнени , и накопитель, первый выход которого подключен к первому входу п того элемента И, причем первые входы второго и третьего элементов И объединены и  вл ютс -первым управл ющим входом устройства, вторым, третьим и четвертым управл ющими входами которого  вл ютс  соответственно второй вход п того элемента И, первый вход четвертого элемента И и первый вход первого элемента И, причем информационныгл входом и выходом устройства  вл етс  второй вход второго элемента И, отличающеес  тем, что, с целью расширени  области применени  устройства путем обеспечени  передачи информации в пр мой и обратном направлени х , введены регистры, блок управлени , коммутатор, шестой и седьмой элементы И, причем первый и второй входы блока управлени  соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входом п того элементов И, третий вход блока управлени   вл етс  п тым управл ющим входом устройства , шестым и седьмым управл ющим входом которого  вл ютс  соответстветственно четвертый и п тый входы блока управлени , шестой вход которого и первый вход шестого элемента И объединены и  вл ютс  восьмым управл ющим входом устройства, седьмой вход блока управлени  соединен с первым входом четвертого элемента И, а восьмой вход подключен к выходу блока сравнени  и первому входу адрес ного блока, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопител , первый и второй выходы блока управлени  подключены к управл ющим входам первого и второго регистров соответственно, выходы которых соеди-т нены с информационными входами накопител , а входы - соответственно с выходами первого и второго элементов ИЛИ, первые входы которых подключены (Л соответственно к выходам второго и с: третьего элементов И, а вторые входы соединены с выходсм шестого элемента И, третий и четвертый выходы блока управлени  подключены к управл ющим входам коммутатора, выход которого соединен с вторым входом четвертого элемента И, а первый и второй входы соединены соответственно с первым выходом накопител  и с вторым выходом накопител  и вторым входс и седьмого элемента И, п тый выход блока управлени  подключен к второму входу первого элемента И, выход п того элесо мента И соединен с вторым входом второго элементаИ, второй вход треть его элемента И и выход седьмого элемента И объединены и  вл ютс  вторым информационным входом и выходом устройства , адресным входом которого  вл етс  второй вход блока сравнени / а третьим информационным входом и выходом устройства  вл ютс  объединенные второй вход шестого и выход четвертого элементов И. 2. Устройство поп. 1, отличающеес  тем, что блок управлени  содержит элементы И с восьмого

Description

но двенадцатый, элемент НЕ и элементы ИЛИ с третьего по п тый, причем первые входы третьего и п того элеM (:;iiTOB или и восьмого элемента И  вл ютс  соответственно входами с первого по третий блока, первые входа четвертого элемента ИЛИ, дев того и одиннадцатого элементов И .объединены и  вл ютс  четвертым входом блока, второй вход четвертого элемента ИЛИ соединен с первыми входами дес того и двенадцатого элементов И и  вл етс п тым входом блока, шестым входом которого  вл етс  второй вход третьего элемента ИЛИ, седьмым входом - объединенные вторые входы п того элемента ИЛИ, одиннадцатого и двенадцатого элементов И, а восьмым входом - вход элемента НЕ, вторые входы дев того и дес того элементов И подключены к выходу третьего элемента ИЛИ и третьему входу п того элемента ИЛИ, выходы четвертого и п того элементов ИЛИ соединены с вторым и третьим входами восьмого элемента И, четвертый вход которого подключен к, выходу элемента НЕ, и третьим входом элементов И с дев того по двенадцатый, выходы которых и выход восьмого элемента И  вл ютс  соответственно выходами с первого по п тый блока .

.1

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена.

Известно буферное запоминающее устройство, содержащее накопитель, дешифратор адреса, датчики кода адреса , коммутатор, элементы НЕ, коммутатор схем выделени  сигналов, элементы ИЛИ, делители частоты и схемы формировани  контрольных символов 11,

Недостатком этого устройства  вл етс  невозможность передачи информации в двух направлени х.

Наиболее близким техническим реШением к изобретению  вл етс  буферное запоминающее устройство, содержащее накопитель, два элемента ИЛИ, блок сравнени , бЛок формировани  адреса, первый элемент И, первую и вторую группы элементов И, причем один из выходов накопител  соединен с одним из входов второго элемента второй группы И, а вторые входы первого и второго элементов этой группы соединены с управл ющими шинами считывани , выход первого элемента второй группы И соединен с выходной шиной, первые входы первого и второго элементов первой группы И соединены с управл ющей шиной записи, а второй вход первого элемента - с выходной шиной, йходна  шина смены адреса соединена с одним из входов первого элемента И, выход.блока формировани  адреса - с одним из входов схемы сравнени  2.

Недостатксм известного устройства вл етс  то, что дл  передачи информаионного кода в двух направлени х спользуютс  отдельно вход и отдельо выход, что не позвол ет согласовать работу двух устройств с различной шириной информационного кода, , т.е. отсутствует возможность параллельно-последовательного и последовательно-параллельного преобразовани  информации и возможность управл ть разр дностью и количеством информационного кода, что ограничивает область применени  устройства.

Целью изобретени   вл етс  расширение области применени  устройства путем обеспечени  передачи информации в пр мом и в обратном направлени х .

Поставленна  цель достигаетс 

тем, что в буферное запоминающее устройство , содержащее элементы И с первого по п тый, первый и второй элементы ИЛИ, адресный блок, выход которого соединен с первым входом блока

сравнени , и накопитель, первый выход которого подключен к первсму входу п того элемента И, причем первые . входы второго и третьего элементов И объединены и  вл ютс  первым управл ю5 щ м входом устройства, вторым, третьим и четвертым управл ющими входами которого  вл ютс  соответственно второй вход п того элемента И, первый вход четвертого элемента И и первый

0 вход первого элемента И, первым информационным входом и выходом устройства  вл етс  второй вход второго элемента и, введены регистры, блок управлени , коммутатор, шестой и

5 седьмой элегленты И, причем первый и второй входы блока управлени  соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входо п того элеQ ментов И, третий вход блока управлени   вл етс  п тьм управл ющим входом устройства, шестым и седьмым управл ющими входами которого  вл ютс  соответственно четвертый и п тый входы блока управлени , шестой вход коiTOporo и первый вход шестого элемента И объединены и  вл ютс  восьмым управл ющим входсм устройства, седьмой вход блока управлени  соединен с первым входс л четвертого элемента И, а восьмой вход подключен к выходу блока сравнени  и первому входу адресного блЬка, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопител , первый и второй выходы блока управлени  подключены к управл ющим входам первого и второго реги стров соответственно, выходы которых соединены с информационными входами накопител , а входы - соответственно с выходами первого и второго элементов ИЛИ, первые входы которых подклю чены соответственно к выходам второго и третьего элементов И, а вторые входы соединены с выходом шестого эл мента И, третий и четвертый выхода блока управлени  подключены к управл ющим входам коммутатора, выход которого соединен с вторьом входом четвертого элемента И, а первый и второ входы соединены соответственно с пер вым выходом накопител  и с вторым вы ходом накопител , и вторым входом седьмого элемента И, п тый выход бло ка управлени  подключен к второму входу первого элемента И, выход п то го элемента И соединен с вторым входсм второго элемента И, второй вход третьего элемента И и выход седьмого элемента И объединены и  вл ютс  вто рым информационным входом и выходом устройства, адресным входом которого  вл етс  второй вход блока сравнени  а третьим информационным входом и вы ходом устройства  вл ютс  объединенные второй вход шестого и выход четвертого элементов И. При этом блок управлени  содержит элементы И с восьмого по двенадцатый элемент НЕ и элементы ИЛИ с третьего по п тый, причем первые входы третьего и п того элементов ИЛИ и восьмого элемента И  вл ютс  соответ ственно входами с первого по третий блока, первые входы четвертого элемента ИЛИ, дев того и одиннадцатого элементов И объединены и  вл ютс  четвертым входом блока, второй вход четвертого элемента ИЛИ соединен. с первыми входами дес того и двена дцатого элементов И и  вл етс  п тым входом блока, шестым входом которого  вл етс  второй вход третьего элемен та ИЛИ, седьмым входсм - объединенные вторые входы п того элемента ИЛИ одиннадцатого и двенадцатого элементов И, а восьмым входом - вход элемента НЕ, вторые входы дев того и дес того элементов И подключены к выходу третьего элемента ИЛИ и треть ему входу п того элемента ИЛИ, выходы четвертого и п того элементов rfjlH соединены с вторым и третьим входами восьмого элемента И, четвертый вход которого подключен к выходу элемента НЕ, и третьим входом элементов И с дев того по двенадцатый, выходы которых и выход восьмого элемента И  вл отс  соответственно выходами с первого по п тый блока. I На фиг. 1 показана функциональна  схема предложенного устройства; на фиг, 2 - функциональна  схема блока управлени . Предложенное устройство содержит накопитель 1, блок 2 управлени , адресный блок 3, блок 4 сравнени , первый 5 и второй 6 регистры, коммутатор 7, первый элемент И 8, первый 9 и второй 10 элементы ИЛИ, элементы И 11-16 с второго по седьмой, первый 17, второй 18 и третий 19 информационные входы и выходы, управл ющие входы 20-25 с первого по шестой, адресный вход 26, седьмой 27 и восьмой 28управл ющие входы устройства. Блок управлени  содержит третий 29и четвертый 30 элементы ИЛИ, восьмой элемент И 31, элемент НЕ 32, элементы И 33-36 с дев того по двенадцатый и п тый элемент ИЛИ 37. Устройство работает следующим образам, Ввод информации, поступающей на входы 17-19 в накопитель 1, осуществл етс  через элементы и 11,12 и 15, элементы ИЛИ 9 и 10 и регистры 5 и 6. Вывод информации-из накопител  1 осуществл етс  через коммутатор 7 и элементы И 13, 14 и 16 на выходы 17-19. Ввод 1вьшод) информации в (из) накопитель 1 осуществл етс  по адресам, которые вырабатываютс  блоком 3. При наличии сигнала обращени  на входе 24, блок 2 вырабатывает сигнал управлени , поступающий на один из входов элемента И 8, второй вход которого соединен с входсм 23, предназначенным дл  смены адреса, а выход - с одним из входов блока 3. Блок 4 обеспечивает сравнение внутреннего адреса , вырабатываемого блоксм 3, и внешнего адреса, поступающего с входа 26, и установку блока 3 в исходное состо ние, управл   количеством записанного (считанного) информационного кода. При поступлении сигнала кода управлени  на входы 25 и 27 блок 2 вырабатывает управл ющие сигналы,поступающие на входы регистров 5 и 6, обеспечива  управление разр дностью параллельного информационного кода, поступающего на входы и выходы 17 и 18, и последовательного информационного кода, поступающего с входа

и выхода 19, а также обеспечива  управление коммутаторсм 7 по параллельно-последовательному преобразованию считьшаемой на вход и выход 19 информации.

Последовательность ввода и вьдвода информации из накопител  1 определ етс  управл ющими сигналами на входах 20, 28, 21 и 22, которые формируютс  в зависимости от режима работы устройства.

При работе в режиме параллельного обмена информаци  может поступать и выдаватьс  на информационные входы и выходы 17 и 18. При этом на вход 23 поступает сигнал, обеспечивающий считывание выдаваемой информации , по адресу, формируемому блоком 3., и ее вывод производитс  на входы и выходы 17 и 18, а запись с этих входов и выходов обеспечиваетс  при поступлении сигнала на вход 20.

При работе в режиме последовательного обмена информаци  может поступать и выдаватьс  на вход и выход 19 При этом на вход 22 поступает сигнал обеспечивающий считывание выдаваемой

информации по адресу, формируемому блоком 3, и ее вывод производитс  на вход и выход 19, а запись с входа 19 обеспечиваетс  при поступлении сигнала на вход 28.

Устройство позвол ет производить запись информации в режиме параллельного обмена и считывание этой информации в режиме последовательного обмена или запись информации в режиме параллельного обмена.

Запись (считывание) в режимах параллельного обмена и последовательного обмена начинаетс  по сигналу смены адреса, поступающего на вход 23, только после подачи сигнала обращени  на вход 24. в режиме параллельного обмена последующа  запись (считывание)информации производитс  только по сигналу, поступающему на вход 23. В режиме последовательного обмена запись (считывание) информации по следующему адресу производитс  только после поступлени  очередного сигнала обращени  на вход 24.

Предложенное буферное запоминающее устройство может использоватьс  в стратстопных синхронных системах передачи (приема) информации и в случае, когда информаци  передаетс  с магистральных двухнаправленных шин с различной шириной информационного кода и промежуточным хранением в пам ти. При этом сокращаетс  количество оборудовани  за счет более эффективного использовани  накопител  1, уменьшаетс  потребл ема  мощность устройства и затраты на его изготовление. Это достигаетс  путем совмещени  функций параллельно-последовательного (последовательно-параллельного I преобразовани  и управлени  разр дностью параллельного кода в одном устройстве.

Технико-эконс  ическое преимущество предложенного устройства заключаетс  в более широкой по сравнению с известным устройством области применени .

242527

20 21 О

26 гг 2S

2J

О

о о

П

и

20 2124

О

22 28

Claims (2)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее элементы И с первого по пятый, первый и второй элементы ИЛИ, адресный блок, выход которого соединен с первым входом блока сравнения, и накопитель, первый выход которого подключен к первому входу пятого элемента И, причем первые входы второго и третьего элементов И объединены и являются-первым управляющим входом устройства, вторым, третьим и четвертым управляющими входами которого являются соответственно второй вход пятого элемента И, первый вход четвертого элемента И и первый вход первого элемента И, причем информационным входом и выходом устройства является второй вход второго элемента И, отличающееся тем, что, с целью расширения области применения устройства путем обеспечения передачи информации в прямой и обратном направлениях, введены регистры, блок управления, коммутатор, шестой и седьмой элементы И, причем первый и второй входы блока управления соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входом пятого элементов И, третий вход блока управления является пятым управляющим входам устройства, шестым и седьмым управляющим входом которого являются соответстветственно четвертый и пятый входы блока управления, шестой вход которого и первый вход шестого элемента И объединены и являются восьмым управляющим входом устройства, седьмой вход блока управления соединен с первым входом четвертого элемента И, а восьмой вход подключен к выходу блока сравнения и первому входу адресного блока, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопителя, первый и второй выходы блока управления подключены к управляющим входам первого и второго регистров соответственно, выходы которых соеди-: йены с информационными входами накопителя, а входы - соответственно с G выходами первого и второго элементов ИЛИ, первые входы которых подключены соответственно к выходам второго и третьего элементов И, а вторые входы (соединены с выходом шестого элемен та И, третий и четвертый выходы блокаq управления подключены к управляющим входам коммутатора, выход которого соединен с вторым входом четвертого элемента И, а первый и второй входы соединены соответственно с первым выходом накопителя и с вторым выходом накопителя и вторым входом седьмого элемента И, пятый выход блока управления подключен к второму входу первого элемента И, выход пятого элемента И соединен с вторым входом второго элемента И, второй вход треть его элемента И и выход седьмого элемента И объединены и являются вторым информационным входом и выходом устройства, адресным входом которого является второй вход блока сравнения, а третьим информационным входом и выходом устройства являются объединенные второй вход шестого и выход четвертого элементов И.

2. Устройство по π. 1, отличающееся тем, что блок управления содержит элементы И с восьмого но двенадцатый, элемент НЕ и элементы ИЛИ с третьего по пятый, причем первые входа третьего и пятого элементов ИЛИ и восьмого элемента И являются соответственно входами с первого по третий блока, первые входа четвертого элемента ИЛИ, девятого и одиннадцатого элементов И объединены и являются четвертым входом блока, второй вход четвертого элемента ИЛИ соединен с первыми входами десятого и двенадцатого элементов' И и является пятым входом блока, шестым входом которого является второй вход третьего элемента ИЛИ, седьмым входом - объединенные вторые входы пятого элемен та ИЛИ, одиннадцатого и двенадцатого элементов И, а восьмым входом - вход элемента НЕ, вторые входы девятого и десятого элементов И подключены к выходу третьего элемента ИЛИ и третьему входу пятого элемента ИЛИ, выходы четвертого и пятого элементов ИЛИ соединены с вторым и третьим входами восьмого элемента И, четвертый вход которого подключен к выходу элемента НЕ, и третьим входом элементов И с девятого по двенадцатый, выходы которых и выход восьмого элемента И являются соответственно выходами с первого по пятый блока .