SU1357966A1 - Устройство сопр жени процессора с пам тью - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано в устройствах управлени  обменом процессора с пам тью. Целью изобретени   вл етс  повьшение достоверности функционировани  и быстродействи . Устройство содержит сдвиговые регистры 1, 2 групп, элементы И 3, 4, 5, 20 групп, счетчик 6, блок 22 пам ти, формирователь 8 импульсов, двунаправленный коммутатор 1I, коммутатор 9, элемент НЕ 10, элементы ИЛИ 21 группы, группу 7 блоков пам ти. Цель изобретени  достигаетс  за счет введени  режимов ускоренного считывани  информации и обхода неисправных  чеек .пам ти. :1 з.п. ф-лы, 1 ил. с (Л 00 сд со О5 О5

Description

Изобретение относитс  к вычислительной технике, а именно к устройствам дл  управлени  обменом информа- 1щей, и может быть использовано при организации обмена информацией между различными блоками вычислительных систем.

Целью изобретени   вл етс  повьше- ние достоверности функционировани  и повышение быстродействи .

На чертеже представлена функциональна  схема предлагаемого устройства .

Устройство содержит сдвиговые регистры первой 1 и второй 2 групп, элементы И первой 3, второй 4, третьей 5 групп, счетчик 6, блоки 7 пам ти группы, формирователь 8 импульсов , коммутатор 9, элемент НЕ 10, двунаправленный коммутатор 1, информационные входы-выходы 1 2,, вход 3 начальной установки, вход 14 тактовых импульсов, вход 15 управлени  режимом обмена, вход 16 разрешени  работы, информационные входы 17 и информационные выходы 18, вход 19 управлени  приемом информации, элементы И 20 четвертой группы, элементы ИЛИ 21 группы, блок 22 пам ти и второй вход 23 управлени  режимом обмена .

Устройство работает следующим образом .

Блоки 7 пам ти группы реализованы на ПЛМ (далее ШМ 7) .

Пусть имеетс  ЗУ на цилиндрических магнитных доменах (ЦМД ЗУ), состо щее более чем из одной микросборки . Кажда  микросборка типа К1602РЦ2 имеет 282 регистра хранени , причем 260 из них основные, а 22 резервные, предназначенные дл  замены основных дефектных регистров. В соответствии с организацией ЦМД ЗУ устройство управлени  содержит 23-х разр дные регистры 2 группы. Количество регистров в группе определ етс  количеством параллельно работающих; ЦМД-микро- сборок. Информаци  о наличии и местоположении дефектов каждой микросборки хранитс  в блоке 7 пам ти, причем каждый разр д блока соответствует одной ЦМД-микросборке, а его содержимое определ ет годность 1 или дефектность VO регистров хранени  этой микросборки.

В режиме начальных установок на входе 16 устанавливают режим работы:

логическа  1 - запись в ЦМД ЗУ, логический О - считывание из ЦМД ЗУ, на вход 19 подают сигнал параллельного занесени  информации в первый (справа).разр д регистра 1 при записи и в последний (справа) разр д регистра 1 при чтении. Кроме того, устанавливают режим сдвига регистра 1

вправо при считыва1ши и влево - при записи. На &-ход 13 подают сигнал начальной установки, по окончании которого счетчик 6 и регистры 2 обнул ютс , а в регистры 1 заноситс  единица.

Б режиме записи информации в ЦМД ЗУ по входу 6 запускаетс  блок 11, а на вход 15 подают логическую 1, что .обеспечивает передачу ин- формации с входов 12 через коммутатор 9 на входы регистров 2 группь. Поскольку логическа  1 записана в перлом (справа) разр де регистров 1, то информаци  принимаетс  только в первый (справа) разр д регистров 2.

Если регистр хранегш  i-й ЦМД-микро- сборки бездефектёб, то на пр мом выходе i-й ПЛМ 1, и информаци  из первого разр да регистра 2 через элемент И 5 поступает на запись в

блок 22 пам ти. По окончании тактового импульса содержимое регистра 2 сдвигаетс  на один разр д вправо. Если регистр хранени  i-й ЦМД-микро- сборки дефектен, информаци  из регистра 2 в блок 22 пам ти не поступает (но при этом и него записываетс  неинформационный ноль), сдвига содержимого регистра 2 не производитс . Кроме того, единицей с инверсного выхода i-й ПЛМ осуществл етс  сдвиг 1 из первого (справа) разр да регистра 1 во второй разр д, слеовательно , информаци  в следующем такте принимаетс  уже во второй разр д регистра 2.

Таким образом, осуществл етс  преобразование информации, постзтающей от процессора, в соответствии с картой годности ЦМД-микросборок. В результате формируетс  поток, разр ды которого содержат неинформационные нули в позици х, соответствующих дефектным регистрам хранени .

После того, как информаци  прин та от процессора в блок 22 пам ти, она переписываетс  в ЦМД ЗУ уже астотой его работы, котора  в дес тки раз меньше частоты работы проессора .

3 ,

В режиме считывани  информации необходимо .прин ть информацию от ЦМД-микросборок и освободить ее от неинформационных нулей. Поскольку в общем случае адреса дефектных регистров хранени  в различных микросборках не совпадают, то осуществл етс  обща  задержка на 23 такта дл  выравнивани  разр дов одного слова. При счйтьшании устройство работа

ет так же, как и при записи, только прием информации в регистрах 2 осуществл етс  с последнего (.справа) разр да, а 1 в регистрах 1 сдвигаетс  слева направо. Если первые 22 регистра хранени  в i-й ЦМД-микро- сборке оказываютс  дефектными, то через 23 такта информаци  начинает поступать с выхода регистра 2 через элемент И 20 и ИЛИ 21 в блок 22 пам ти . Если в микросборке нет ни одного дефектного регистра, то вс  информаци , принимаема  от ЦМД ЗУ, поступает через последний разр д регистра 2 и, пройд  его, записыватьс  в блок 22 пам ти. Поскольку в течение первых 23-х .тактов в этот блок записывались нули, то дл  сокращени  временных потерь перекачку информации в процессор можно начать с 24-го адреса блока 22. Установка, режима в блоке 22 осуществл етс  по входу 23.

Формул, а изобретени 

Claims (2)

1. Устройство сопр жени  процессора с пам тью, содержащее первую и вторую группы сдвиговых регистров.

первую, вторую, третью группы элемен- 40 двунаправленного коммутатора соединетов И, счетчик, формирователь импульсов , выход которого соединен с первым входом каждого элемента И первой и второй групп, вход начальной установки каждого сдвигового регистра первой и второй групп соединен с входом начальной установки счетчика и . вл етс  входом начальной установки устройства, вход формировател  импульсов соединен со счетным входом счетчика и  вл етс  входом тактовых импульсов устройства, выход каждого элемента И первой группы соединен с синхровходом соответствующего сдвигового регистра первой группы, выход каждого элемента И второй группы соединен с синхровходом соответствующего сдвигового регистра второй группы , выход К-го регистра первой группы соединен с вторым информационным входом К-го регистра второй группы, К 1, М, где М - разр дность пам ти , выходы элементов И третьей груп

пы  вл ютс  информационными выходами устройства, а первый вход каждого элемента И третьей группы соединен с выходом соответствующего сдвигового регистра второй группы, отличающеес  тем, что, с целью повышени  достоверности функционировани , оно дополнительно содержит группы блоков пам ти, коммутатор, элемент НЕ, двунаправленный коммутатор, информационные входы-выходы которого  вл ютс  информационными входами- выходами устройства, перва  группа информационных входов коммутатора

 вл етс  информационными входают устройства, втора  группа информационных входов коммутатора соединена с выходами двунаправленного коммутатора , вход управлени  режимом которого соединен с управл ющим входом коммутатора , входом элемента НЕ, первым информационным входом каждого из сдвигового регистра первой группы и  вл етс  первым входом управлени 

режимом обмена устройства, стробирую- щий вход двунаправленного коммутатора  вл етс  входом разрешени  работы устройства, выход элемента НЕ соединен с вторым информационным входом каждого сдвигового регистра первой группы, каждый выход коммутатора соединен с первым информационным входом соответствующего сдвигового регистра второй группы, информационные входы

ны с выходами сдвиговых регистров второй группы, входы управлени  приемом информации каждого сдвигового регистра первой группы  вл ютс  входа45 ми управлени  приемом информации уст- .ройства, второй вход каждого элемента И первой группы соединен с инверсным выходом соответствующего блока пам ти группы, втор ые входы каждого

gQ элемента И второй и третьей групп соединены с пр мым выходом соответствующего блока пам ти группы, адресные входы блоков пам ти группьх подключены к выходам счетчика.

55

2. Устройство поп.1,отли- ч ающе е с   тем, что, с целью повышени  быстродействи , оно дополнительно содержит четвертую группу элементов И, группу ИЛИ и блок пам 5 1357966в

ти, выходы которого  вл ютс  информа-обмена устройства, второй вход каждо- диoнны и выходами устройства и соеди-го элемента И четвертой группы соединены с информационными входами дву-ней с выходом соответствующего сдви направленного коммутатора, адресныегового регистра второй группы, пер- входы блока пам ти соединены с выхо-вый вход каждого элемента ИЛИ группы дами счетчика, вход выборки блокасоединен с выходом соответствующего пам ти соединен с входом тактовых им- элемента И третьей группы, а второй пульсов устройства, вход чтени  запи-вход каждого элемента ИЛИ группы сое- си блока пам ти  вл етс  вторым вхо-ю .динен с выходом соответствующего эле- дом управлени  режимом обмена уст-мента И четвертой группы, выход каж- ройства, первый вход каждого из эле-дого элемента ИЛИ группы соединен с ментов И четвертой группы соединенсоответствующим информационным вхо- с первым входом управлени  режимомдом блока пам ти.