KR100388984B1 - 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치 - Google Patents

비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치 Download PDF

Info

Publication number
KR100388984B1
KR100388984B1 KR10-1999-0054015A KR19990054015A KR100388984B1 KR 100388984 B1 KR100388984 B1 KR 100388984B1 KR 19990054015 A KR19990054015 A KR 19990054015A KR 100388984 B1 KR100388984 B1 KR 100388984B1
Authority
KR
South Korea
Prior art keywords
signal
response signal
transmission response
transmission
decoder
Prior art date
Application number
KR10-1999-0054015A
Other languages
English (en)
Other versions
KR20010049086A (ko
Inventor
최병기
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-1999-0054015A priority Critical patent/KR100388984B1/ko
Publication of KR20010049086A publication Critical patent/KR20010049086A/ko
Application granted granted Critical
Publication of KR100388984B1 publication Critical patent/KR100388984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Interface Circuits In Exchanges (AREA)

Abstract

본 발명은 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치를 제공하기 위한 것으로, 이러한 본 발명은 디바이스의 지정된 주소를 점검하고 점검된 디코드 신호를 인가하는 복수개의 디코더와; 상기 복수개의 디코더에서 점검된 상디 디코딩 신호를 입력받아 논리곱 연산하여 다중화하고, 하나의 지정된 주소 디코딩 신호를 출력하는 디코더 다중화부와; 상기 디코더 다중화부에서 다중화된 상기 하나의 주소 디코딩 신호와 중앙처리장치에서 입력되는 전송시작신호를 조합하여 전송응답신호를 발생시키는 전송응답신호 발생부로 구성하여, 외부 디바이스의 수에 따라 전송응답 신호를 만드는 장치에서 중앙처리장치에서 발생하는 전송시작 신호를 이용하여 전송응답 신호를 안정적으로 만들 수 있게 되는 것이다.

Description

비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치{Apparatus for generating transmission acknowledgment signal by using transfer start signal in asymmetric subscriber system}
본 발명은 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치에 관한 것으로, 특히 외부 디바이스의 수에 따라 전송응답 신호를 만드는 장치에서 중앙처리장치에서 발생하는 전송시작(Transfer Start, TS) 신호를 이용하여 전송응답(Transfer Acknowledge, TA) 신호를 안정적으로 만들기에 적당하도록 한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치에 관한 것이다.
일반적으로 비대칭 가입자 시스템에서 중앙처리장치(CPU)는 지정된 주소에 데이터를 읽기 또는 쓰기를 할 경우 전송응답 신호를 기다린다. 그래서 지정된 주소에 있는 외부 디바이스는 전송응답 신호를 만들어 중앙처리장치(CPU)로 응답하여야 한다.
도1은 종래 비대칭 가입자 시스템의 전송응답신호 발생장치의 블록구성도이다.
이에 도시된 바와 같이, 전송응답 신호를 만들기 위해 각각 지정된 주소를 찾도록 주소를 디코딩하는 복수개의 디코더(1)와; 상기 복수개의 디코더(1)에서 디코딩된 주소를 각각 천이시키는 복수개의 디코더 천이부(2)와; 상기 복수개의 디코더(1)와 상기 복수개의 디코더 천이부(2)의 출력을 각각 조합하는 복수개의 디코더 조합부(3)와; 상기 복수개의 디코더 조합부(3)에서 출력된 신호를 입력받아 전송응답신호를 발생시키는 전송응답신호 발생부(4)로 구성된다.
그래서 전송응답신호를 만들기 위해서 각각에 지정된 주소를 찾는 주소 제1 내지 제n 디코더(1)가 있고, 이 디코더(1)의 출력을 이동(shift)시키는 제1 내지 제n 천이부(2)가 있다. 또한 이동한 디코더의 출력과 본래 디코더의 출력을 조합하는 제1 내지 제n 디코더 조합부(3)가 있다. 이때 디코더(1)와 디코더 천이부(2)와 디코더 조합부(3)는 디바이스의 수만큼의 회로가 필요하게 된다. 그리고 전송응답신호 발생부(4)에서는 디코더 조합부(3)의 출력들을 묶어 하나의 지정된 주소에 맞는 전송응답신호를 발생시키게 된다.
이러한 종래 장치의 동작을 좀더 상세히 설명하면 다음과 같다.
도4는 일반적인 중앙처리장치의 쓰기의 기본 타이밍도로서, 클럭에 따른 어드레스 버스의 어드레스 시그널(Address Bus)과 읽기/쓰기 신호(RHWL)와 전송시작 신호(TS)와 데이터 버스의 데이터 시그널(Data Bus)과 전송응답 신호(TA)를 보였다.
그래서 중앙처리장치는 데이터의 쓰기를 원하는 주소(Address Bus)와 읽기/쓰기 신호(RHWL)를 디바이스로 보내게 된다. 이때 주소 사용 시작을 알리는 신호로 전송시작 신호(TS)를 만들어낸다.
이에 따라 지정된 주소의 외부 디바이스로부터 전송응답 신호(TA)가 오면 중앙처리장치는 데이터(DATA Bus)를 외부 디바이스로 보내게 된다.
한편 도5는 종래 장치에 의한 전송응답신호의 타이밍도이다.
여기서 디바이스에 따라 지정된 주소가 있어 그 지정된 주소를 점검하는 주소 디코더(1)가 디바이스의 수에 따라 1 내지 n개까지 있게 되는데, 1 내지 n 개의디코더(1)는 읽기/쓰기 신호(RHWL)와 유사한 펄스폭을 가진다. 이러한 제1 내지 n 개의 디코더(Decoder, Decoder(1), Decoder(2))들은 디바이스에 따라 주소를 액세스하는 시간이 달라 전송응답신호(TA)들을 각각 만들어야 한다.
이에 따라 제1 내지 제n 디코더(1)를 적당히 이동하는 제1 내지 제n 디코더 천이부(2)가 필요하다. 이 제1 내지 제n 디코더 천이부(2)와 본래의 제1 내지 제n 디코더(1)를 논리곱 연산하여 조합하면 디바이스에 맞는 전송응답신호(TA)가 만들어진다.
그리고 제1 내지 제n 디코더 조합부(3)에서 만드는 각각의 전송응답신호(TA)들을 묶어 필요한 하나의 전송응답신호(TA)를 만들 수 있도록 전송응답신호 발생부(4)가 필요하다. 그래서 전송응답신호 발생부(4)는 각각 만들어진 전송응답신호(TA) 중 지정된 주소의 전송응답신호(TA)가 나갈 수 있도록 조합 논리 회로들로 설계되어 있다.
그래서 도5에서와 같이, 디코더와 이동한 디코더(1), (2) 신호를 논리곱 게이트로 조합하면 디코더 조합신호가 만들어지고, 그 신호는 필요한 전송응답신호(TA)로 사용되어진다.
그러나 이러한 종래의 장치는 디바이스에 따라 전송응답신호(TA)를 만들게 되는데, 디바이스의 수만큼 전송응답 신호를 만들기 위한 디코더 회로와 디코더 천이 회로와 디코더 조합회로가 필요하게 되는 문제점이 있었다.
또한 디바이스들이 주소를 액세스하는 시간에 따라 전송응답신호(TA)가 다르기 때문에 주소 액세스 시간에 따라 전송응답신호(TA)를 만들기 위해 필요한 복잡한 회로가 요구되는 단점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 외부 디바이스의 수에 따라 전송응답 신호를 만드는 장치에서 중앙처리장치에서 발생하는 전송시작 신호를 이용하여 전송응답 신호를 안정적으로 만들 수 있는 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치는,
디바이스의 지정된 주소를 점검하고 점검된 디코드 신호를 인가하는 복수개의 디코더와; 상기 복수개의 디코더에서 점검된 상디 디코딩 신호를 입력받아 논리곱 연산하여 다중화하고, 하나의 지정된 주소 디코딩 신호를 출력하는 디코더 다중화부와; 상기 디코더 다중화부에서 다중화된 상기 하나의 주소 디코딩 신호와 중앙처리장치에서 입력되는 전송시작신호를 조합하여 전송응답신호를 발생시키는 전송응답신호 발생부로 이루어짐을 그 기술적 구성상의 특징으로 한다.
도1은 종래 비대칭 가입자 시스템의 전송응답신호 발생장치의 블록구성도이고,
도2는 본 발명의 일실시예에 의한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치의 블록구성도이며,
도3은 도2의 상세구성도이고,
도4는 일반적인 중앙처리장치의 쓰기의 기본 타이밍도이며,
도5는 도1에 의한 전송응답신호의 타이밍도이고,
도6은 도2에 의한 전송응답신호의 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 디코더 20 : 디코더 다중화부
30 : 전송응답신호 발생부
이하, 상기와 같은 본 발명 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치의 기술적 사상에 따른 일실시예를 설명하면 다음과 같다.
도2는 본 발명에 의한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치의 블록구성도이다.
이에 도시된 바와 같이, 디바이스의 지정된 주소를 점검하고 점검된 디코드 신호를 인가하는 복수개의 디코더(10)와; 상기 복수개의 디코더(10)에서 점검된 상디 디코딩 신호를 입력받아 논리곱 연산하여 다중화하고, 하나의 지정된 주소 디코딩 신호를 출력하는 디코더 다중화부(20)와; 상기 디코더 다중화부(20)에서 다중화된 상기 하나의 주소 디코딩 신호와 중앙처리장치에서 입력되는 전송시작신호를 조합하여 전송응답신호를 발생시키는 전송응답신호 발생부(30)로 구성된다.
도3은 도2의 상세구성도이다.
이에 도시된 바와 같이, 복수개의 디코더(10)는 복수개의 주소를 입력받아 부정논리곱 연산을 수행하여 원하는 주소의 디코딩 신호가 입력되면 동작하는 제1 및 제2 주소 디코더(11)(12)로 구성되고, 디코더 다중화부(20)는 제1 및 제2 주소 디코더(11)(12)에서 신호를 입력받아 논리곱 연산하여 다중화한 다음 상기 전송응답신호 발생부(30)로 하나의 지정된 주소의 디코딩 신호를 출력하는 디코더 다중화 소자로 구성된다.
또한 본 발명은 다중화된 디코딩 신호와 중앙처리장치에서 발생하는 전송시작신호를 이용하여 전송응답신호를 만드는 것을 특징으로 하는 비대칭 가입자 시스템의 전송시작신호를 만든다.
이와 같이 구성된 본 발명에 의한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
먼저 본 발명은 종래와 같은 디바이스에 따라 주소 액세스 시간이 다르기 때문에 전송응답신호를 만들기 위한 디코더 천이부(2)와 디코더 조합부(3)가 불필요하고, 디코더 다중화부(20)와 중앙처리장치에서 입력되는 전송시작신호(TS)가 필요하다.
그래서 본 발명은 디바이스의 지정된 주소를 점검하는 제1 내지 제n 디코더(10)가 있고, 이 제1 내지 제n 디코더(10)를 묶어 필요한 하나의 디코딩 신호를 만드는 디코더 다중화부(20)가 있다. 그리고 중앙처리장치에서 만드는 전송시작 신호(TS)와 디코더 다중화부(20)에서 나오는 신호들을 조합하여 전송응답신호를 만드는 전송응답신호 발생부(30)가 있게 된다.
도3은 도2의 상세회로도인데, 2개의 주소를 예를 들었다.
그래서 주소를 나타내는 A1, A2, A3, A4는 어드레스 버스(Address Bus)이고, TS는 전송시작신호이다. 그리고 논리회로로 NAND, AND, OR 게이트들을 사용하여 디코더 다중화부(20)에서 출력되는 신호와 전송시작 신호를 조합하여 전송응답신호를 만들게 된다.
즉, 복수개의 디코더(10)에서는 디바이스에 따라 각각 적당한 주소가 할당되는데, 디바이스에 따라 그 주소가 맞는가를 점검하게 된다. 그리고 디바이스에 따라 점검된 주소 디코더(10)들은 디코더 다중화부(20)로 입력된다. 이렇게 디코더 다중화부(20)로 입력된 신호들은 하나의 지정된 주소의 디코딩 신호가 출력된다. 또한 전송시작신호는 중앙처리장치에서 만들어지는데, 이 전송시작 신호와 디코더다중화부(20)에서 출력되는 신호가 적당한 조합회로로 구성된 전송응답신호 발생부(30)로 입력되어 원하는 전송응답신호로 만들어진다.
도3은 도2에서 디코더와 디코더 다중화부와 전송응답신호 발생부의 상세구성도이다.
그래서 주소(A1, A2, A3, A4)가 "1111"이면 제1 주소 디코더(11)가 동작하게 되고, "1110"이면 제2 주소 디코더(12)가 동작하게 된다. 이러한 제1 및 제2 주소 디코더(11)(12)는 NAND 게이트로서 맞는 주소가 오면 "0"으로 동작하고, 그 외에는 "1"로 동작하게 된다.
그래서 제1 및 제2 주소 디코더(11)(12) 중에서 원하는 주소의 디코딩 신호가 만들어지면, 그 신호는 디코더 다중화부(20)로 입력된다. 디코더 다중화부(20)는 논리곱 소자로 구성되며, 제1 및 제2 주소 디코더(11)(12) 중에서 한 개의 신호라도 "0"이 되면 그 신호가 출력되고 그 외에는 "1"을 출력하게 된다.
이렇게 디코더 다중화부(20)에서 출력되는 신호와 중앙처리장치에서 출력되는 전송시작 신호는 전송응답신호 발생부(30)로 입력된다.
그래서 전송응답신호 발생부(30)에서는 우선 전송시작 신호(TS)를 반전한다. 이렇게 반전한 전송시작신호(TS)와 디코더 다중화부(20)에서 출력되는 신호를 전송응답신호 발생부(30)에서는 논리합 소자로 조합한다. 이에 따라 두 신호가 모두 "0" 이면 출력이 "0"이 되고, 그 이외에는 모두 "1"로 출력하게 된다.
도6은 본 발명에 의한 전송응답신호의 타이밍도인데, 2개의 주소(또는 디바이스)를 예를 들었다.
그래서 도6의 타이밍도를 보면, 원하는 주소를 디코딩한 디코더(10)는 중앙처리장치에서 발생하는 읽기/쓰기 신호(RHWL)와 유사한 펄스폭을 가지게 된다.
또한 전송시작 신호(TS)는 중앙처리장치(CPU)가 주소를 지정할 때 한 클럭(CLKOUT) 만큼 "0"으로 되었다가 다시 "1"로 되고, 전송응답신호(TA)를 응답받으면 한 클럭만큼 "0"으로 되었다가 "1"로 가게 된다.
그리고 전송시작신호(TS)를 인버터 소자를 사용하면 반전된 전송시작신호(/TS)를 만들게 된다.
그러면 디코더와 반전된 전송시작신호(/TS)를 논리합소자로 조합하여 두 신호가 모두 "0"일 경우에만 "0"이 되는 전송응답신호(TA)를 만들게 된다.
이처럼 본 발명은 외부 디바이스의 수에 따라 전송응답 신호를 만드는 장치에서 중앙처리장치에서 발생하는 전송시작 신호를 이용하여 전송응답 신호를 안정적으로 만들게 되는 것이다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치는 종래의 기술처럼 디바이스에 따라 전송응답신호를 만들기 위해 디바이스 수만큼 디코더 천이 회로와 디코더 조합 회로가불필요하기 때문에 간단한 디지털 논리회로로 구현할 수 있는 효과가 있게 된다.
또한 종래 기술이 디바이스들이 주소를 액세스 하는 시간이 달라 그 액세스 시간에 따라 전송응답신호를 만들기 위해 복잡한 회로와 많은 회로가 필요한 반면, 본 발명은 디코더 회로와 중앙처리장치에서 만드는 전송시작신호를 이용하여 간단하면서도 안정된 전송응답신호를 만들 수 있는 효과도 있게 된다.
더불어 본 발명은 많은 회로들을 줄일 수 있어 경제적으로 유리한 효과도 있게 된다.

Claims (2)

  1. 비대칭 가입자 시스템의 전송응답신호 발생장치에 있어서,
    디바이스의 지정된 주소를 점검하고 점검된 디코드 신호를 인가하는 복수개의 디코더와;
    상기 복수개의 디코더에서 점검된 상디 디코딩 신호를 입력받아 논리곱 연산하여 다중화하고, 하나의 지정된 주소 디코딩 신호를 출력하는 디코더 다중화부와;
    상기 디코더 다중화부에서 다중화된 상기 하나의 주소 디코딩 신호와 중앙처리장치에서 입력되는 전송시작신호를 조합하여 전송응답신호를 발생시키는 전송응답신호 발생부로 구성된 것을 특징으로 하는 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치.
  2. 비대칭 가입자 시스템의 전송응답신호 발생장치에 있어서,
    다중화된 디코딩 신호와 중앙처리장치에서 발생하는 전송시작신호를 이용하여 전송응답신호를 만드는 것을 특징으로 하는 비대칭 가입자 시스템의 전송시작신호를 이용한 전송응답신호 발생장치.
KR10-1999-0054015A 1999-11-30 1999-11-30 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치 KR100388984B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1999-0054015A KR100388984B1 (ko) 1999-11-30 1999-11-30 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1999-0054015A KR100388984B1 (ko) 1999-11-30 1999-11-30 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치

Publications (2)

Publication Number Publication Date
KR20010049086A KR20010049086A (ko) 2001-06-15
KR100388984B1 true KR100388984B1 (ko) 2003-06-25

Family

ID=19622841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-0054015A KR100388984B1 (ko) 1999-11-30 1999-11-30 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치

Country Status (1)

Country Link
KR (1) KR100388984B1 (ko)

Also Published As

Publication number Publication date
KR20010049086A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
US20020194520A1 (en) Apparatus and method for clock domain crossing with integrated decode
KR20010013744A (ko) 2스텝 메모리 장치 커맨드 버퍼 장치 및 방법 및 메모리장치 및 이를 사용한 컴퓨터 시스템
JPH11191292A (ja) 半導体記憶装置およびそのバーストアドレスカウンタ
US20040098517A1 (en) System and method for serial-to-parallel and/or parallel-to-serial data conversion
JP2000030444A (ja) ウェ―ブパイプライン構造の同期式メモリ装置
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
KR100303780B1 (ko) 디디알 에스디램에서의 데이터 우선 순위 결정 장치
JPH0244934A (ja) 多重化装置
KR100388984B1 (ko) 비대칭 가입자 시스템의 전송시작신호를 이용한전송응답신호 발생장치
KR970002679A (ko) 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로
KR100278923B1 (ko) 초고속 순차 컬럼 디코더
US6272065B1 (en) Address generating and decoding circuit for use in burst-type random access memory device having a double data rate, and an address generating method thereof
KR0172025B1 (ko) 반도체 기억 장치
KR100190373B1 (ko) 리드 패스를 위한 고속 동기식 메모리 장치
JP2600597B2 (ja) 情報伝播用ダイナミック回路
US5802387A (en) Efficient data transfer in a digital signal processor
JP3090104B2 (ja) 半導体メモリ装置
KR910006852A (ko) 메모리 제어 시스템 및 방법
US7143257B2 (en) Method and apparatus of a smart decoding scheme for fast synchronous read in a memory system
JP2001134341A (ja) クロック供給方式
KR100214537B1 (ko) 반도체 메모리의 컬럼 디코더회로
KR100232229B1 (ko) 피씨아이-피씨아이 브릿지
KR0182644B1 (ko) 메모리의 읽기 및 쓰기제어장치
KR960025580A (ko) 영상메모리 제어장치
KR100214327B1 (ko) 인터럽트 발생회로와 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130516

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140520

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee