JP2689755B2 - デスタッフ制御回路 - Google Patents
デスタッフ制御回路Info
- Publication number
- JP2689755B2 JP2689755B2 JP8566191A JP8566191A JP2689755B2 JP 2689755 B2 JP2689755 B2 JP 2689755B2 JP 8566191 A JP8566191 A JP 8566191A JP 8566191 A JP8566191 A JP 8566191A JP 2689755 B2 JP2689755 B2 JP 2689755B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- destuffing
- data signal
- destuff
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ伝送装置に関し、
特に高速非同期データ伝送におけるデスタッフ制御回路
に関する。
特に高速非同期データ伝送におけるデスタッフ制御回路
に関する。
【０００２】
【従来の技術】従来のデスタッフ制御回路は、図２の構
成図に示すように、非同期データ信号である入力信号１
を入力するデスタッフ判定回路８と、デスタッフ判定回
路８の出力を入力とするパルス発生回路９を有してい
る。
成図に示すように、非同期データ信号である入力信号１
を入力するデスタッフ判定回路８と、デスタッフ判定回
路８の出力を入力とするパルス発生回路９を有してい
る。
【０００３】次に、このデスタッフ制御回路の動作につ
いて、図３に示すタイミングチャートを用いて説明す
る。図３（ａ）は入力信号１の例であり、特定の位置に
スタッフ制御ビットＣとスタッフビットＳが含まれてい
る。スタッフビットＳの位置には通常は情報ビットが入
るが、スタッフありの時は空きビットとなる。スタッフ
の有無の判定は、スタッフ制御ビットＣにより行なわ
れ、例えばＣＣＣ＝１１１の多数決判定により決定され
る。
いて、図３に示すタイミングチャートを用いて説明す
る。図３（ａ）は入力信号１の例であり、特定の位置に
スタッフ制御ビットＣとスタッフビットＳが含まれてい
る。スタッフビットＳの位置には通常は情報ビットが入
るが、スタッフありの時は空きビットとなる。スタッフ
の有無の判定は、スタッフ制御ビットＣにより行なわ
れ、例えばＣＣＣ＝１１１の多数決判定により決定され
る。
【０００４】デスタッフ判定回路は、入力信号１のスタ
ッフの有無を判定し、パルス発生回路９に制御をかけ
る。パルス発生回路９は、スタッフありの時には図３
（ｂ）のごときデスタッフパルス７を発生し、このデス
タッフパルス７により、空きビットとなっているスタッ
フビットＳがデータとしてスタッフメモリに書込まれる
のを防止することとなる。
ッフの有無を判定し、パルス発生回路９に制御をかけ
る。パルス発生回路９は、スタッフありの時には図３
（ｂ）のごときデスタッフパルス７を発生し、このデス
タッフパルス７により、空きビットとなっているスタッ
フビットＳがデータとしてスタッフメモリに書込まれる
のを防止することとなる。
【０００５】
【発明が解決しようとする課題】この従来のデスタッフ
制御回路は、入力信号をそのままの速度で処理するた
め、データ伝送速度が速くデスタッフ判定回路やパルス
発生回路が複雑な処理を行なう場合には、消費電力が大
きくなるという問題点があった。
制御回路は、入力信号をそのままの速度で処理するた
め、データ伝送速度が速くデスタッフ判定回路やパルス
発生回路が複雑な処理を行なう場合には、消費電力が大
きくなるという問題点があった。
【０００６】
【課題を解決するための手段】本発明のデスタッフ制御
回路は、非同期のデータ信号をワード単位で並列展開す
る直列並列変換回路と、並列展開された前記データ信号
のデスタッフ判定するデスタッフ判定回路と、前記デス
タッフ判定によりデスタッフを行うと判定されたときに
は前記デスタッフ判定回路の制御により１ワード幅のパ
ルスを発生するパルス発生回路と、前記１ワード幅のパ
ルスを前記データ信号に必要とされるクロック精度のパ
ルスとする速度変換回路と、前記速度変換回路から出力
されたパルスを前記データ信号の１ビット幅のデスタッ
フパルスに変換する微分回路とを備えている。
回路は、非同期のデータ信号をワード単位で並列展開す
る直列並列変換回路と、並列展開された前記データ信号
のデスタッフ判定するデスタッフ判定回路と、前記デス
タッフ判定によりデスタッフを行うと判定されたときに
は前記デスタッフ判定回路の制御により１ワード幅のパ
ルスを発生するパルス発生回路と、前記１ワード幅のパ
ルスを前記データ信号に必要とされるクロック精度のパ
ルスとする速度変換回路と、前記速度変換回路から出力
されたパルスを前記データ信号の１ビット幅のデスタッ
フパルスに変換する微分回路とを備えている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成図、図４（ａ）〜
（ｅ）は図１の実施例の動作を示すタイミングチャート
である。
る。図１は本発明の一実施例の構成図、図４（ａ）〜
（ｅ）は図１の実施例の動作を示すタイミングチャート
である。
【０００８】図１において、直列並列変換回路２は、図
４（ａ）に示されるような非同期データ信号である１ワ
ードがｎビットで構成される入力信号１をワード単位で
ｎ並列展開し、入力信号１の信号速度を１／ｎに落とす
（図４（ｂ）参照）。スタッフ判定回路３は、入力信号
１の信号速度が１／ｎに落ちた基本周波数のクロック系
でスタッフ制御ビットＣの多数決判定等により直列並列
変換回路２から入力された信号のデスタッフの有無を判
定する。パルス発生回路４はデスタッフ判定回路３の制
御を受けて、デスタッフありのときは図４（ｃ）に示す
１ワード幅のパルスを発生する。速度変換回路５はパル
ス発生回路４の出力を元の入力信号１の周波数系のクロ
ック精度に戻す（図４（ｄ）参照）。微分回路６は速度
変換回路５の出力を微分および整形して図（ｅ）に示す
１ビット幅のデスタッフパルス７を出力する。以上の操
作によりデスタッフパルス７が生成される。
４（ａ）に示されるような非同期データ信号である１ワ
ードがｎビットで構成される入力信号１をワード単位で
ｎ並列展開し、入力信号１の信号速度を１／ｎに落とす
（図４（ｂ）参照）。スタッフ判定回路３は、入力信号
１の信号速度が１／ｎに落ちた基本周波数のクロック系
でスタッフ制御ビットＣの多数決判定等により直列並列
変換回路２から入力された信号のデスタッフの有無を判
定する。パルス発生回路４はデスタッフ判定回路３の制
御を受けて、デスタッフありのときは図４（ｃ）に示す
１ワード幅のパルスを発生する。速度変換回路５はパル
ス発生回路４の出力を元の入力信号１の周波数系のクロ
ック精度に戻す（図４（ｄ）参照）。微分回路６は速度
変換回路５の出力を微分および整形して図（ｅ）に示す
１ビット幅のデスタッフパルス７を出力する。以上の操
作によりデスタッフパルス７が生成される。
【０００９】
【発明の効果】以上説明したように本発明は、入力信号
を一旦直列並列変換して動作速度を１／ｎに落とし、動
作速度の遅いクロック系でデスタッフ判定と１ワード幅
のデスタッフパルスを発生し、これを速度変換して元の
入力信号の速度に応じたクロック精度の信号に戻したう
えで微分して１ビット幅のデスタッフパルスを生成する
こととしたので、特にデータ伝送速度が速くデスタッフ
判定回路やパルス発生回路が複雑な処理を行なう場合に
これらの回路を低速デバイスで構成でき、消費電力を削
減できるという効果を有する。
を一旦直列並列変換して動作速度を１／ｎに落とし、動
作速度の遅いクロック系でデスタッフ判定と１ワード幅
のデスタッフパルスを発生し、これを速度変換して元の
入力信号の速度に応じたクロック精度の信号に戻したう
えで微分して１ビット幅のデスタッフパルスを生成する
こととしたので、特にデータ伝送速度が速くデスタッフ
判定回路やパルス発生回路が複雑な処理を行なう場合に
これらの回路を低速デバイスで構成でき、消費電力を削
減できるという効果を有する。
【図１】本発明の一実施例の構成図である。
【図２】従来例の構成図である。
【図３】従来例の動作を説明するタイミングチャートで
ある。
ある。
【図４】図１の実施例の動作を説明するタイミングチャ
ートである。
ートである。
１ 入力信号 ２ 直列並列変換回路 ３ デスタッフ判定回路 ４ パルス発生回路 ５ 速度変換回路 ６ 微分回路 ７ デスタッフパルス ８ デスタッフ判定回路 ９ パルス発生回路
Claims (1)
- 【請求項１】 非同期のデータ信号をワード単位で並列
展開する直列並列変換回路と、並列展開された前記デー
タ信号のデスタッフ判定するデスタッフ判定回路と、前
記デスタッフ判定によりデスタッフを行うと判定された
ときには前記デスタッフ判定回路の制御により１ワード
幅のパルスを発生するパルス発生回路と、前記１ワード
幅のパルスを前記データ信号に必要とされるクロック精
度のパルスとする速度変換回路と、前記速度変換回路か
ら出力されたパルスを前記データ信号の１ビット幅のデ
スタッフパルスに変換する微分回路とを備えることを特
徴とするデスタッフ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8566191A JP2689755B2 (ja) | 1991-04-18 | 1991-04-18 | デスタッフ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8566191A JP2689755B2 (ja) | 1991-04-18 | 1991-04-18 | デスタッフ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04318716A JPH04318716A (ja) | 1992-11-10 |
| JP2689755B2 true JP2689755B2 (ja) | 1997-12-10 |
Family
ID=13865013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8566191A Expired - Lifetime JP2689755B2 (ja) | 1991-04-18 | 1991-04-18 | デスタッフ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2689755B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO313359B1 (no) * | 2000-02-08 | 2002-09-16 | Q Free Asa | Kommunikasjonskontroller for aktiv transponder |
-
1991
- 1991-04-18 JP JP8566191A patent/JP2689755B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04318716A (ja) | 1992-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2689755B2 (ja) | デスタッフ制御回路 | |
| JP3191701B2 (ja) | 伝送フレームフォーマット変換回路 | |
| US6928496B2 (en) | Data burst transfer circuit, parallel-serial and serial-parallel conversion circuits, and an oscillation circuit | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JP3592169B2 (ja) | 非同期データ転送制御装置および非同期データ転送制御方法 | |
| JPH05250316A (ja) | 装置間インタフェース方式 | |
| JP3013817B2 (ja) | 非同期データ変換システム | |
| KR0124771Y1 (ko) | 병렬 데이타 선입 선출 장치 | |
| JPH0312494B2 (ja) | ||
| JP2513132B2 (ja) | 信号速度変換装置 | |
| JP2586340B2 (ja) | 試験信号挿入回路 | |
| KR960042399A (ko) | 정보 저장기용 고속 비동기 시리얼통신 인터페이스 장치 | |
| JPH08197788A (ja) | プリンタ制御装置の画像データ読出し回路 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| KR0152397B1 (ko) | 근원지 동기전송 방식 데이타 수신장치 | |
| JPH0213500B2 (ja) | ||
| JPH0454044A (ja) | ディジタル信号の速度変換回路 | |
| JPH0419579B2 (ja) | ||
| JPH04292017A (ja) | シリアルパラレル変換回路 | |
| JPS63152240A (ja) | デ−タ転送方式 | |
| JPH06276237A (ja) | Ｌｓｉシステムのインタフェース方式 | |
| JPH0758950B2 (ja) | フレームアライナ回路 | |
| JPH0691440B2 (ja) | ランダムパルスパターン発生回路 | |
| JPH01226236A (ja) | 調歩データ伝送方式 | |
| JPH04282930A (ja) | 非同期トリガ伝達回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970729 |