JPS63152240A

JPS63152240A - デ−タ転送方式

Info

Publication number: JPS63152240A
Application number: JP61301011A
Authority: JP
Inventors: Tetsuro Ishikawa; 哲朗石川
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1986-12-17
Filing date: 1986-12-17
Publication date: 1988-06-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概要〕ホストコンピュータから端末装置へのデータ転送の際に
、一定周期のパルス列の間にデータパルスを１つずつ挿
入して成るシリアルデータを作成して転送し、受信側に
おいて該一定周期のパルス列からクロック信号を創出し
データの復調を行うことにより、転送線路ないし回路構
成の簡素化を図る。

〔産業上の利用分野〕

ホストコンビ二一夕から、例えば超精密旋盤やアッセン
ブリシステムにおける組立ロボットなどのような端末装
置比データを転送することで、コンピュータ制御が行な
われる。本発明は、このようなファクトリ−オートメー
ション（ＦＡ）などにおけるホストコンピュータと端末
装置との間におけるデータ転送方式に関する。

〔従来の技術〕

ホストコンピュータと端末装置との間など２者間のデー
タ転送には、その転送速度と経済性の観点からいろいろ
な方式が提案されている。パラレル転送方式は転送速度
は速いが伝送線を多く必要とし、距離が長い場合は経済
性に劣る。そこで一般にはシリアル転送方式が用いられ
るが、データ信号は一定の方式で変調しなければならな
いため、それを復調するときにクロック信号が必要にな
る。

変調されたパルス列を復調するには同期式と非同期式と
がある。第４図は従来の同期式によるデ−タ転送方式を
示すタイムチャートで、（ａ）はクロック信号、（ｂ）
はデータ信号である。同期式においては、これら両信号
（ａ）、（ｂ）がホストコンピュータから伝送線路を通
じて端末装置側に送られてくる。

受信側ではこのクロック信号（ａ）に同期して、例えば
クロック信号（ａ）の立ち上がり時点においてクロック
信号（ａ）とデータ信号（ｂ）を比較し、データを復調
する。

一方非同期式においては、第４図（ａ）に相当するクロ
ック信号は、受信側で水晶やフェイズロックドループに
よる発信回路により発生させ、同図ら）のデータ信号の
みが転送される。その後の復調に関しては同期式と同様
である。

〔発明が解決しようとする問題点〕

このように従来のデータ転送方式は、変調されたデータ
信号の復調に際し復調用のパルス列が必要であり、その
ために同期式においては、データ信号用とクロック信号
用の２本の伝送線路を要し、非同期式においては、受信
側でクロック信号発生用の回路を特別に設ける必要があ
る。

本発明の技術的課題は、従来のデータ転送方式における
このような問題を解決し、伝送線路ないし回路の簡素化
を図ることにある。

〔問題点を解決するための手段〕

第１図は本発明によるデータ転送方式の基本原理を説明
する図である。本発明は、ホストコンピュータとそれに
従属する装置との間において、データをシリアルに転送
する際に、該シリアル信号の構成として第１図に示すよ
うに、一定周期のパルス列Ａｔ、Ａ２・・・の間にデー
タパルスＢｌ、Ｂ２・・・ヲ挿入した状態とする。この
シリアル信号の受信側における復調は、該転送信号自身
のパルス列を用いて行なわれる。

〔作用〕

この技術的手段によれば、一定周期で発生するパルス列
Ａｌ、　Ａ２・・・の間に一つずつデータ信号Ｂ　１、
Ｂ２・・・を挿入して転送することにより、該パルス列
をトリガとして、データ信号が挿入されている位置にお
いて状態が変化する二次的な波形を発生させる。そして
この二次的な信号をクロック信号として、データ信号の
復調が行なわれる。その結果、ホストコンピュータから
のクロック信号の伝送線路、あるいは受信側におけるク
ロック信号発生用回路が不要となり、伝送線路ないし回
路の簡素化が図れる。

〔実施例〕

次に本発明によるデータ転送方式が、実際上どのように
具体化されるかを、実施例で説明する。

第１図は本発明によるデータ転送方式におけるシリアル
信号を示すもので、Ａｔ、Ａ２・・・は一定周期で発生
するパルス列、Ｂ１、Ｂ２・・・はデータ信号である。

第２図は、このように構成されて転送されてくるシリア
ル信号からデータ信号を復調する回路の実施例を示すブ
ロック図である。この図において、単安定マルチバイブ
レーク１、フリップフロップ２、シフトレジスタ４、ラ
ッチ回路６の順に接続されている。また単安定マルチバ
イブレータｌの出力端がインバータ３を介してシフトレ
ジスタ４のクロック端子に、シフトレジスタ４中のヘッ
ドパターンを検出するヘッドパターン認識回路５がラッ
チ回路６のクロック端子にそれぞれ接続されている。第
３図はこのブロック図における各点の波形と、各波形相
互間の関係を示すタイムチャートである。

本発明において、伝送されるシリアル信号は第１図に示
すように、一定周期のパルス信号Ａｔ、　Ａ２・・・の
間にデータ信号Ｂ１、Ｂ２・・・が挿入されている。

すなわち第１図に示す例で言えば、データ信号Ｂ１およ
びＢ３は論理Ｏを、またデータ信号Ｂ２は論理ｌを示し
ている。次にこのように構成されたシリアル信号からデ
ータ信号Ｂ１、Ｂ２・・・が復調される様子を、第２図
に例示したブロック図を用いて説明する。

いまホストコンピュータから伝送されてきた第１図に示
すシリアル信号は、第２図において（Ｃ）点に入力され
るが、そのタイミングチャートを第３図における信号（
Ｃ）に示す。シリアル信号（Ｃ）は、単安定マルチバイ
ブレータｌに入力されると共に、フリップフロップ２へ
も入力される。単安定マルチパイプレーク１は、シリア
ル信号（Ｃ）のパルス信号Ａ１の立ち上がりでトリガさ
れ、単安定マルチパイプレーク１の出力信号が（ｄ）点
に発生する。すなわち第３図（ｄ）に示すように、パル
ス信号ＡＩに同期して立ち上がり、データ信号Ｂ１の中
心にくるような時定数τをもって立ち下がる。この立ち
下がりのタイミングは、データ信号Ｂ１のパルス幅内で
あればいつでも良いが、中／Ｉ：、％　４こもってくる
ことにより、誤動作に対するマージン（余裕度）を最大
にすることができる。

以後同様にパルス信号Ａ２　、Ａ３・・・で単安定マル
チバイブレータ１がトリガされ、時定数τ後にその出力
が反転して立ち下がる動作を繰り返し、その出力信号（
ｄ）はフリップフロップ回路２のクロック信号として供
される。

一方、フリップフロップ回路２に直接入力された信号（
Ｃ）は、第３図のタイミングチャートに示すように、ク
ロック信号としての信号（ｄ）の立ち下がりで、その状
態が読み込まれ、（ｅ）点にフリップフロップ回路２の
出力信号として、第３図に示す信号（ｅ）を出力する。

また単安定マルチパイプレーク１の出力信号（ｄ）は、
インバータ３で反転され、第３図（ｆ）に示すような波
形をげ）点で示し、シフトレジスタ４のクロック信号と
して人力される。シフトレジスタ４は、シリアル信号を
パラレル信号に変換する作用をするもので、信号（ｅ）
の状態が、クロック信号となる信号（ｆ）で読み込まれ
る。すなわち信号（ｆ）において、パルスＣ１の立ち上
がりで信号（ｅ）の状態（論理０）が読み込まれる。次
にパルスＣ２の立ち上がりで、シフトレジスタ４の桁が
１つ繰り上げられると同時に、信号（ｅ）の状態（論理
ｌ）が読み込まれる。その結果シリアル信号（Ｃ）に挿
入されているデータ信号Ｂ１、Ｂ２・・・が復調され、
その論理値がシフトレジスタ４にパラレル信号として記
憶されたことになる。同様な動作が例えば８ビツトの規
定長になるまで繰り返して行なわれる。

以上の動作を行なうにあたり、次の問題点が提起される
。すなわち■単安定マルチバイブレータ１をトリガする
に際し、パルス列ＡＩ、Ａ２・・・とデータ信号Ｂｌ、
　Ｂ２・・・をどのように区別するかということと、■
データ信号Ｂｌ、　Ｂ２・・・の始点の判断をどのよう
にして行うかということである。本発明におけるデータ
転送方式においては、これらの問題点につき次の方法に
より解決している。すなわち単安定マルチバイブレータ
１はパルス信号ＡＩ、　Ａ２・・・の立ち上がりでトリ
ガされること、および単安定マルチハイブレーク１の時
定数τが、データ信号Ｂ１、Ｂ２・・・の立ち上がり以
後のタイミングであることに鑑み、転送するシリアル信
号（Ｃ）の最初に意識的にデータ信号Ｏのミッシングパ
ターンを送る。

これにより、例えば第３図の信号（Ｃ）におけるパルス
Ａｌ　、Ａ２のように、パルス列ＡＩ　、Ａ１＋１が連
続し、単安定マルチバイブレータ１は、必ずパルス列Ａ
Ｉ、　Ａ２・・・によりトリガされることになる。

またデータ信号旧、Ｂ２・・・の始点については、デー
タ信号Ｂ１、Ｂ２・・・の始めに、ヘッドパターンとし
であるパターンを決めておき、例えば８ビツトのデータ
でヘッドパターンを１１１１００１１とした場合に、そ
のヘッドパターンをヘッドパターン認識回路５に記憶し
ておく。一方シフトレジスタ４には、前記動作によりデ
ータ信号Ｂｌ、　Ｂ２・・・が順次復調されてパラレル
信号として記憶されていくが、ヘッドパターン認識回路
５に記憶されたヘッドパターンと一致したときに、転送
したデータ信号の固定長が確定したことを認識し、ヘッ
ドパターン認識回路５よりラッチ回路６にラッチ信号が
送られ、シフトレジスタ４からのパラレルデータ信号を
ラッチ回路６に記憶するようにする。以後８ビツトずつ
ラッチ信号を出力すれば、後続するデータ信号を継続し
て受信することができる。

〔発明の効果〕

以上のように本発明によれば、例えばホストコンピュー
タと端末装置との間におけるデータ転送に際し、一定周
期で発生するパルス列の間に１つずつデータ信号を挿入
して送ることにより、転送信号自身により受信側でクロ
ック信号を創出してデータ信号を復調することができ、
従来行なっていた同期式におけるクロック信号の転送線
路や、非同期式における受信側でのクロック信号発生回
路を省くことができ、伝送線路ないし受信側の回路の簡
素化を図ることが可能となる。

【図面の簡単な説明】

第１図は本発明によるデータ転送方式におけるシリアル
信号の構成を示す図、第２図は復調回路の実施例を示す
ブロック図、第３図は該ブロック図の各点における波形
のタイムチャート、第４図は従来の同期式におけるクロ
ック信号とデータ信号を示す図である。図において、Ａ１、Ａ２・・・はパルス列、Ｂ１、Ｂ２
・・・はデータ信号、■は単安定マルチバイブレーク、
２はフリップフロップ回路、３はインバータ、４はシフ
トレジスタ、５はヘッドパターン認識回路、６はラッチ
回路をそれぞれ示す。出願人　冨士通株式会社　　復代理人　福島原文ＡＩＥ
ｈ　　　Ａ２　　　Ｂ２　　　Ａｓ　　　Ｂｓ　　　４
４つ（若齢イク１１；精するフイｔ＼子ヤード第３図ｏｔｔｏｔ同期式子゛−ヤ票ムＬカ氏第４図

Claims

【特許請求の範囲】

ホストコンピュータとそれに従属する装置との間におい
て、データをシリアルに転送する際に、一定周期のパル
ス列（Ａ１、Ａ２・・・）の間にデータパルス（Ｂ１、
Ｂ２・・・）を挿入した状態で転送することにより、受
信側における復調を、転送信号自身のパルス列を用いて
行うことを特徴とするデータ転送方式。