JPH0385043A

JPH0385043A - データ転送装置

Info

Publication number: JPH0385043A
Application number: JP1220429A
Authority: JP
Inventors: Eiji Hongo; 本合　栄二
Original assignee: Fujitsu Frontech Ltd
Current assignee: Fujitsu Frontech Ltd
Priority date: 1989-08-29
Filing date: 1989-08-29
Publication date: 1991-04-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　　要〕シリアルデジタルデータの転送装置に関し、高速転送を
行うことの出来るデータ転送装置を得ることを目的とし
、回線を用いて調歩同期モードでデータ転送を行うデータ
転送装置において、前記データ受信時のスタートビット
のエツジパルスを検出するエツジ検出手段と、前記エツ
ジ検出手段からの検出出力によって計数を開始し、前記
受信データの転送スピード幅の所定倍数のクロックを発
生させると共に該計数値の半分の値でパルスを発生する
カウント手段とを具備し、前記カウント手段の出力で前
記受信データをラッチするように構成する。

〔産業上の利用分野〕

本発明は、データ転送装置に係り、更に詳しくはシリア
ルデジタルデータの転送装置に関する。

〔従来の技術〕

従来からデジタルデータをシリアルに転送するような端
末機器間の送受信装置は第４図のように第１の端末機器
の送信局１と第２の端末機器の受信局３間で回線２を介
してシリアルデジタルデータの伝送が行われる。このよ
うな回線２を用いてのデータ転送の同期方式には同期式
と調歩式とがあるが、本発明に用いられる調歩同期モー
ドでは転送時にデータ上に設けられたスタートビットと
ストップ・ビット間で同期をとっている。また、データ
の転送スピードは例えば１２００　ｂｐｓ及至ＩＭｂｐ
ｓと低速から高速までの広範囲の転送レートを有してい
る。このために送信局ｌから回線２を介して受信局３に
転送されて来る０例えば、第５図Ａに示すような受信デ
ータ４のデータ幅Ｔは転送スピードによって定まる。従
って受信局３側では第５図Ｂに示すように受信データ４
の幅Ｔの半分（真中）の位置でデータを打ち抜くパルス
５を発生させ、受信局３の出力側に第５図Ｃに示すよう
なデータ幅Ｔの半分のＴ／２連れて補正された出力デー
タ６を得ている。

また、第５図Ｂに示すパルス５を得るためには、第５図
りに示すように予め定めたデータ４の幅Ｔの何倍かのサ
ンプリング用クロック７を、第５図Ａのスタートビット
のマーク状１１Ｂの立ち下りパルス８ａからカウントし
、このサンプリング用クロックのカウント値がデータ幅
Ｔ内で定まる所定のカウント値が、例えば１６であれば
この値より小さなカウント値である０例えば１８まで第
１番目のデータ６ａが“０″であれば、始めのデータは
“０”であると多数決判断し、パルス５を発生させるよ
うにしている。

〔発明が解決しようとする課題〕

上述の従来構成によると、データ転送速度を速めると、
第５図Ａに示すデータ幅Ｔは狭くなる。

このときのサンプリング用クロックのデータ幅Ｔ内で定
まる所定のカウント値を１６から３２．６４と増加させ
れば精度は向上する。そして例えば６４のクロックカウ
ント値を選択したときに多数決論理によって、例えば、
５０までサンプリング用クロックをカウントした時に第
５ｒＭＣのように第１番目のデータ６ａがａＯ”のデー
タであると判断している。しかし、このようにクロック
の多数決論理でデータ６を得ようとすると、高速化する
ほどデータ幅Ｔは狭くなり、精度を高めようとしてサン
プリング用クロックの周波数を増加させると、このデー
タ幅Ｔ内に例えば６４発ものサンプリング用クロックが
入らなくなり、高速転送ができなくなり転送スピードに
制約を生ずる問題があった。

本発明は、高速転送を行うことの出来るデータ転送装置
を得ることを目的とする。

〔課題を解決するための手段〕

本発明のデータ転送装置は、その１例が第１図に示され
ているように回線を用いて調歩同期モードでデータ転送
を行うデータ転送装置において、データ受信時のスター
トビットのエツジパルスを検出するエツジ検出手段１３
と、エツジ検出手段１３からの検出出力によって計数を
開始し、受信データの転送スピード幅の所定倍数のクロ
ックを発生させると共に、計数値の半分の値でパルスを
発生するカウント手段１４とを具備し、このカウント手
段１４の出力で受信データをラッチするようにしたもの
である。

〔作　　　用〕

本発明のデータ転送装置は、シリアルデジタルデータの
スタートビットのエツジを検出し、このエツジ検出出力
によって駆動されるカウンタのカウント値が予め定めた
受信データの転送スピード幅の半分の値になったとき立
ち上げのパルスを出力させ、このパルスでデータをラッ
チして波形整形するようにしたもので、高速転送を可能
にしたものである。

〔実　　施　　例〕

以下、本発明のデータ転送装置の一実施例を第１図乃至
第３図について説明する。

第１図は本発明のデータ転送装置の系統図であリ、入力
端子Ｔ１には前段の端末からシリアルデジタルデータが
供給されてレシーバ回路１１に供給される。レシーバ回
路１１を通ったシリアルデジタルデータは波形整形回路
１２を形成するエツジ検出回路１３に供給される。この
エツジ検出回路１３には、クロック発生回路１０から転
送スピードを決定する例えば受信データ幅Ｔ内に１６個
のパルス（Ｘ１６）を出力するサンプリング用クロック
が供給される。転送スピードを増加させるためには受信
データの幅Ｔに３２個或いは６４個のパルス（Ｘ３２．
　　Ｘ６４）を出力するサンプリング用クロックを発生
させればよい。このサンプリング用クロックはカウント
回路Ｉ４にも供給される。工・ノジ検出回路１３は一種
のフリップフロップのようなカウント回路であり、リセ
ット出力でカウンタ回路１４をリセットさせる。エツジ
検出回路１３の出力はフリップフロップ回路１５に供給
され、カウント回路１４の出力はフリップフロップ回路
１５のＣＬＫ端子に供給されるとともに、回線回路１６
に供給される。フリップフロップ回路１５の出力データ
は回線回路及び第１のＭＰＸ１７に供給される。回線回
路１６はＬＳＩで構成され、シリアルデータをパラレル
データに変換するＳ−Ｐ変換等が行われ、回線回路１６
の出力は第１及び第２のＭＰＸ１７．１８に供給される
。第２のＭＰＸの入力には図示しないが、次段端子から
第２のレシーバを経て第１図に示したと同様の波形整形
回路から得゛られた整形波形次段データを端子Ｔ２に供
給し、この端子Ｔｚを通して次段データが第２のＭＰＸ
１８に供給され、第１及び第２のＭＰＸ１７．１８の出
力はドライバ回路１９．２０を介し次段端末の端子Ｔ４
及び前段端末の端子Ｔ３に供給される。

上述の構成における動作を説明するに、まず、前段端末
機器から入力端子Ｔ■にレシーバ回路１１を介して第２
図Ｂに示すように受信データ４がエツジ検出回路１３に
供給される。一方、このエツジ検出回路１３にはクロッ
ク発生回路１０から第２図Ａに示すようなサンプリング
用クロック２１が供給される。このサンプリング用クロ
ック２１は転送されるデータの伝送速度で定まるデータ
幅Ｔ（第２図Ｂ参照）内で１６．３２または６４発のサ
ンプリング用クロックが発生するように選択される。エ
ツジ検出回路１３では受信データ４のスタートビットの
マーク状Ｂ８から立ち下がったタイミングから次のサン
プリング用クロック２１が立ち上がった時点で立ち下が
り、第１番目の“Ｏ”のデータ４ａが立ち上がったタイ
ミングでサンプリング用パルス２１が立ち上がる期間、
すなわち、サンプリング用クロックのパルス幅だけ順次
ずれた第２図Ｃ，Ｄに示すように出力波形２２，２３゜
・・・が得られるようなフリップフロップ回路をカスケ
ード接続した一種のカウンタ構成となされているので、
出力波形２２の立ち下がりと出力波形２３の立ち上がり
のアンドをとれば、第２図Ｅのようなエツジパルス２４
が得られる。このようなエツジ検出回路１３のエツジパ
ルス２４を第３図Ｅに示す。すなわち、このエツジパル
ス２４は受信データ４の立ち下がり点で得られる。第３
図Ａは第２図Ａと同様のサンプリング用クロックを、同
じく第３図Ｂは第２図Ｂと同様の受信データ４を示して
いる。第３図Ｃはドライバ回路１９，２０の出力波形を
示すものでドライバ回路１９，２０内の温度特性等で歪
を発生した波形２５となされている。第３図りはレシー
バ回路１１の入力波形２６を示し、実際の転送しようと
するデータ４とはデユーティが異なったものとなってい
る。そこで、本例ではエツジ検出回路１３で得た第３図
上に示すエツジパルス２４でカウント回路１４をリセッ
トする。クロック発生回路１０からはサンプリング用の
クロック、例えばデータ幅Ｔ内に１６発のクロックが挿
入できるクロックが発生されているとすると、このクロ
ックがカウント回路１４に供給されているのでカウント
回路１４はエツジ検出回路１３からのエツジパルスによ
るリセットと同時にカウントを開始し、サンプリングク
ロックの１６個の内の半分の８個を計数したら立ち上が
る第３図Ｆに示すデータサンプリングパルスを発生させ
る。これは上記したデータ幅Ｔ内で１６．３２゜６４個
（Ｘ１６．　　ｘ３２．　　ｘ６４）のサンプリングパ
ルスに比べれば１個（×ｌ）のデータサンプリングパル
スとなる。このデータサンプリングパルス２７をデータ
４（実際には２６）が供給されているフリップフロップ
回路１５のＣＬＫ端子に供給することでデータをラッチ
すれば、第３図Ｇに示したデータ４からＴ／２周期ずれ
た波形成形されたデータ２８が得られる。このように元
のデータに正しく補正されたデータを従来から公知の回
線回路１６、第１及び第２のＭＰＸ１７．１８、ドライ
バ回路１９，２９を通して前段または次段端末に供給す
る。

回線回路１６はＬＳＩで構成されているが、高速転送で
ＩＭｂｐｓ程度になるとサンプリングクロックがＸ１６
．　　Ｘ３２．　Ｘ６４等のものを受は入れて処理でき
るものが現在ではないが、本例の構成ではカウント回路
１４からのカウント出力は第３図Ｆに示すように×１位
のデータサンプリングクロックであり、このようなもの
であればＩＭｂｐｓ程度の高転送が可能となる。

さらに、本発明によれば、ドライバ回路等で生じた歪に
依存せずにスタートビットのマーク状態の立ち下がりで
エツジパルスを形成し、カウント回路１４をリセットさ
せ、０１倍のデータサンプリングクロック２７を形成し
てデータをラッチさせているので歪の影響を無視できる
効果を有する。

なお、本発明は上述の実施例に限定されることなく、本
発明の要旨を逸脱しない範囲で種々変更することができ
る。

〔発明の効果〕

本発明のデータ転送装置によれば、高速転送可能であり
、ドライバ回路やレシーバ回路で発生する歪成分に関係
のないデータサンプリングクロックが得られ、元のデー
タに忠実な補正データを得ることができる。

【図面の簡単な説明】第１図は本発明のデータ転送装置の系統図、第２図は本
発明のデータ転送装置に用いるニジ検出回路の波形説明
図、ン第３図は本発明のデータ転送装置の波形整形回路の波形
図、第４図は従来の送受信装置を示す系統図、第５図は従来
の動作説明波形図である。１　・・・　送信局、２　・・・　受信局、１０　・・・　クロック発生回路、１１　・・・　レシーバ回路、１２　・・・　波形整形回路、１３　・・・　エツジ検出回路、１４　・・・　カウント回路、１５　・・・　フリップフロップ回路、１６　・・・　
回線回路。

Claims

【特許請求の範囲】回線を用いて調歩同期モードでデータ転送を行うデータ
転送装置において、前記データ受信時のスタートビットのエッジパルスを検
出するエッジ検出手段（１３）と、前記エッジ検出手段
（１３）からの検出出力によって計数を開始し、前記受
信データの転送スピード幅の所定倍数のクロックを発生
させると共に該計数値の半分の値でパルスを発生するカ
ウント手段（１４）とを具備し、前記カウント手段（１４）の出力で前記受信データをラ
ッチするようにしたことを特徴とするデータ転送装置。