JP2000295108A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 データの転送線路を少なくするために、送信
部でクロックとデータを三値信号に変換して出力し、受
信部でクロックとデータに復号する。 【解決手段】 シリアル送信装置１００は、二値信号で
ある送信クロック１０２と送信データ１０３とを入力し
て三値信号である転送信号１０４を生成する。ここで、
転送信号１０４は、送信クロック１０２がＬの期間はＬ
となり、ＬからＨになるエッジにおいて送信データ１０
３がＬの時は送信クロック１０２がＨの期間においてＨ
になり、ＬからＨになるエッジにおいて送信データ１０
５がＨの時は送信クロック１０２がＨの期間においてＨ
より大きな第３の値となるものである。また、シリアル
受信装置１０１は、三値信号である転送信号１０４を復
号化して受信クロック１０５と受信データ１０６を生成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、転送線路の数を削
減するために、クロックとデータの２つの信号を３１つ
の値信号に重畳し、またその三値信号をクロックとデー
タの２つの信号に復号する技術に関する。

【０００２】

【従来の技術】図７は従来のシリアルデータを転送する
信号処理装置を示すものである。１０７はデータ送信装
置、１０８はデータ受信装置である。そして、１０９は
送信シフトレジスタ、１１０はクロック制御装置、１１
１は受信シフトレジスタ、１１２はシリアルデータ、１
１３はシリアルクロックである。１０７の送信装置と１
０８の受信装置は１１２のシリアルデータと１１３のシ
リアルクロックで接続されている。

【０００３】以上のように構成されたシリアルデータ転
送装置について、以下その動作について説明する。１０
７のデータ送信装置から１０８のデータ受信装置にデー
タを転送する手段として、データを１ビットごとに転送
するシリアルデータ転送がある。最初に１０７のデータ
送信装置は１０９の送信シフトレジスタに転送を行うデ
ータを入力する。次にデータ送信装置内の１１０のクロ
ック制御装置により、データのビット数にあたるクロッ
クを発生する。このクロックを使い、既に１０９の送信
シフトレジスタ内に格納されているデータを１ビット単
位で１１２のシリアルデータに出力する。また、同時に
送信シフトレジスタのシフトクロックの極性を反転し
て、シリアルクロックとして１１３に出力する。一方、
１０８の受信装置の１１１の受信シフトレジスタでは、
前記の１１２のシリアルデータをシフトレジスタのデー
タ、１１３のシリアルクロックをシフトレジスタのクロ
ックとして、ビット単位にデータの取り込みを行う。１
１３のシリアルクロックにより、データのビット数だけ
１１２のデータの取り込み動作を繰り返し、１１１の受
信シフトレジスタには送信データが転送させる。

【０００４】以上の動作を図８を用いて、４ビットの”
０１１０”のデータを送信装置から受信装置にシリアル
データ転送の場合について説明する。送信装置では送信
シフトレジスタにＴ０のタイミングで送信データ”０１
１０”を入力する。その後シリアルクロックがデータの
ビット数あたるパルス数出力し、この場合では４パルス
出力する。シリアルデータはＴ０のタイミングで最初の
ビットのデータが出力し、この場合ではＬレベルを出力
する。次にＴ２のシリアルクロックの立ち下がりのタイ
ミングで次のビットのデータを出力し、この場合はＨレ
ベルを出力する。同様にシリアルクロックのたち下がり
である、Ｔ４ではＨレベル、Ｔ６ではＬレベルを出力す
る。一方受信装置ではシリアルクロックの立ち上がりご
とに、受信シフトレジスタにデータを取り込む。図６で
はＴ１のタイミングで最初のデータであるＬレベル（こ
の場合は”０”）を取り込む。さらに、シリアルクロッ
クの立ち上がりであるＴ３では２番目のデータのＨレベ
ル（この場合は”１”）、Ｔ５では３番目のデータのＨ
レベル（この場合は”１”）、Ｔ７では最終の４番目の
データのＬレベル（この場合は”０”）を順番に取り込
む。そして受信のシフトレジスタには送信データの”０
１１０”が格納されてことになる。Ｔ７以降のタイミン
グ（たとえばＴ８）で受信シフトレジスタの値を読み出
せば、送信装置からのデータが受信装置に転送されたこ
とになる。

【０００５】しかしながら、このシリアルデータ転送に
はシリアルクロック、データの２本の転送線路が必要で
ある。この点を改善した方式に調歩同期方式のシリアル
データ転送がある。その例を図９に示す。１００はシリ
アル送信装置、１０１はシリアル受信装置、１０２は送
信クロック、１０３は送信データ、１０４は転送線路信
号、１０５は受信クロック、１０６は受信データ、１１
４はクロック開始信号、１１５はデータスライス信号で
ある。１００のシリアル送信装置には１０２の送信クロ
ック、１０３の送信データの入力があり、１０４の転送
線路が接続されている。この転送線路にはさらに１０１
のシリアル受信装置が接続され、１０５の受信クロック
と１０６の受信データを出力する。図７、８では送信シ
フトレジスタ、受信シフトレジスタがあり、送信側のデ
ータが受信側に格納されるまでを説明したが、以後送受
信のシフトレジスタ部分は共通となるため、省略しシリ
アルデータ転送について述べる。

【０００６】以上のように構成されたシリアルデータ転
送装置について、以下その動作について説明する。送信
装置には三値出力回路、スタート信号生成器からなり、
１０３の送信データは三値出力回路により、１０４の転
送線路信号にＭまたはＬレベルを出力する。１０２の送
信クロックはスタート信号生成器に入力され、データが
始まる１ビット前のパルスのみ１０４の転送線路信号に
Ｈレベルを出力する。一方受信装置では１０４の転送線
路信号はＨ，Ｍ，Ｌの３レベルがどの値であるか、識別
する三値識別回路に接続され、１１５のデータスライス
信号にはＨまたはＭか、Ｌレベルであるのかを判定した
信号を出力し、１１４のクロック開始信号にはＨレベル
であるかどうかを判定した信号を出力する。１１４のク
ロック開始信号を受け取り、クロック生成器ではクロッ
ク開始信号が終了した時点から、クロック周期の１／２
期間遅らせ、送信側と同一周波数のクロックをデータの
ビット数にあたるパルス数を出力する。このクロックに
より１１５のデータスライス信号をＤフリップフロップ
でサンプリングすることで、送信データを取り込み受信
データとして出力する。またクロック生成器で作成され
たクロックは受信装置でシリアルデータをパラレルデー
タに変換する受信シフトレジスタのために出力する。

【０００７】以上の動作を図１０により、前回同様に４
ビットの”０１１０”のデータを送信装置から受信装置
にシリアルデータ転送の場合について説明する。送信ク
ロックはデータの開始以前に１パルスある。送信装置は
１０４の転送線路信号に、その区間のクロックがＨ期間
であるＴ０からＴ１の間に、Ｈレベルを出力する。それ
以降のＴ１からＴ５の区間は１０４の転送線路信号には
送信データのみが影響し、送信装置は１０４の転送線路
信号にＴ１からＴ２では最初のデータである”０”（こ
の場合Ｌレベル）、Ｔ２からＴ３では次のデータであ
る”１”（この場合はＭレベル）、Ｔ３からＴ４ではそ
の次のデータである”１”（この場合はＭレベル）、Ｔ
４からＴ５では最終データである”０”（この場合はＬ
レベル）を出力する。一方受信装置では１０４の転送線
路信号を受け取り、転送路信号は三値識別回路に入力す
る。そこでクロック開始信号とデータスライス信号に分
離される。クロック開始信号は転送路信号がＨレベル時
の開始信号を抽出する信号であり、転送路信号をＶＲＥ
ＦＨと比較し、Ｈレベル時のみＨを出力することで得る
ことができる。データスライス信号は転送路信号のデー
タを抽出する信号であり、ＭレベルかＬレベルか識別す
るために、転送路信号をＶＲＥＦＬと比較し、Ｈまたは
Ｍレベル時をＨ、Ｌレベル時をＬレベルを出力すること
で得ることができる。さらに受信装置はクロック開始信
号のＨレベルを認識後、クロックの周期の１／２遅れ
て、送信装置側と同一周波数のクロックをデータ数だけ
発生する。このクロックの立ち上がりで前記データスラ
イス信号をＤフリップフロップでサンプリングすると、
出力はＬ、Ｈ、Ｈ、Ｌレベルとなり、この場合には”０
１１０”のビット列が転送され、受信データとなる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来の構成ではデータ転送にシリアルデータとシリアルク
ロックの２本の転送線路及び端子が必要である。また転
送線路数の問題を解決した調歩同期によるシリアルデー
タ転送では送信装置と受信装置のクロック周波数が一致
していなければならない。ところが、マイクロコンピュ
ータの三値の汎用の出力端子により、ソフトウエアによ
るシリアルを構成した場合には、ソフトウエアの割り込
み処理などにより、１ビットのデータ幅は変化する。こ
のために転送クロックが一定周波数でないため、この調
歩同期方式では実現できなかった。

【０００９】本発明は上記従来の問題点を解決するもの
で、１本の転送線路及び１端子で転送でき、シリアルク
ロック周波数が一定でない場合であっても転送可能なシ
リアルデータ転送装置を提供することを目的とする。

【００１０】

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項１に記載の信号処理装置は、第１の
レベルと第２のレベルとを有する第１の二値信号と第２
の二値信号とを入力し、前記第１の二値信号が第１のレ
ベルの期間は第１のレベルとなり、前記第１の二値信号
が第１のレベルから第２のレベルに遷移する時に、前記
第２の二値信号が第１のレベルならば前記第１の二値信
号が第２のレベルの期間は第２のレベルとなり、前記第
２の二値信号が第２のレベルならば前記第１の二値信号
が第２のレベルの期間は第３のレベルとなる三値信号を
生成するものである。

【００１１】上記構成により、２つの信号を１つの信号
に重畳するために、伝送路の数を減少できるという効果
がある。

【００１２】上記課題を解決するために、本発明の請求
項２に記載の信号処理装置は、第１のレベルと第２のレ
ベルと第３のレベルとを有し、レベルの遷移特性が、前
記第１のレベルから前記第２のレベルまたは前記第３の
レベルへ、前記第２のレベルまたは前記第３のレベルか
ら前記第１のレベルへ、遷移する三値信号を入力し、前
記三値信号が、前記第１のレベルの期間をうけて第１の
レベルとなり、前記第２のレベルまたは前記第３のレベ
ルの期間をうけて第２のレベルとなる第１の二値信号
と、前記三値信号が、前記第２のレベルから前記第１の
レベルに遷移する期間をうけて前記第１のレベルとな
り、前記第３のレベルから前記第１のレベルに遷移する
期間をうけて前記第２のレベルとなる第２の二値信号と
を生成するものである。

【００１３】上記構成により、１つに重畳された信号か
ら２つの信号を生成するために、伝送路の数を減少でき
るという効果がある。

【００１４】上記課題を解決するために、本発明の請求
項３に記載の信号処理装置は、請求項１記載の信号処理
装置において、第１の端子をある電位に接続した第１の
抵抗手段と、第１の端子を前記第１の抵抗手段の第２の
端子に接続した第２の抵抗手段と、第１の端子を前記第
２の抵抗手段の第２の端子に接続し第２の端子を接地し
第２の信号が第１のレベルの時に接続状態となる第１の
スイッチ手段と、第１の端子を前記第１の抵抗手段の第
２の端子に接続し第２の端子を接地し第１の信号が第１
のレベルの時に接続状態となるた第２のスイッチ手段と
を備えるものである。

【００１５】上記構成により、請求項１に記載の信号処
理装置による効果を、簡単な回路によって実現できる。

【００１６】上記課題を解決するために、本発明の請求
項４に記載の信号処理装置は、請求項２記載の信号処理
装置において、三値信号を第１の基準レベルと比較して
第１の内部二値信号を生成する第１の比較手段と、前記
第１の内部二値化信号を遅延させて求める第１の二値信
号を生成する遅延手段と、前記三値信号を第２の基準レ
ベルと比較して第２の内部二値信号を生成する第２の比
較手段と、前記第１の内部二値信号のエッジにより前記
第２の信号をサンプリングするラッチ手段とを備えるも
のである。

【００１７】上記構成により、請求項２に記載の信号処
理装置による効果を、簡単な回路によって実現できる。

【００１８】上記課題を解決するために、本発明の請求
項５に記載の信号処理装置は、請求項４記載の信号処理
装置において、第１の比較手段と遅延手段の間に信号の
ノイズを除去するノイズ除去手段をさらに備えるもので
ある。

【００１９】上記構成により、ノイズの影響を低減する
ことができるので、三値信号からクロックとデータを誤
りを少なく復号することができる。

【００２０】

【発明の実施の形態】以下本発明の実施の形態につい
て、図面を参照しながら説明する。

【００２１】図１は本発明の第一の実施例におけるシリ
アルデータ転送装置を示すものである。図１の１００は
三値シリアル送信装置、１０１は三値シリアル受信装
置、１０２は送信クロック、１０３は送信データ、１０
４は転送線路、１０５受信クロックである。そして１０
０の三値シリアル装置と１０１の三値シリアル受信装置
が１０４の転送線路により接続されている。

【００２２】以上のように構成されたシリアルデータ転
送装置について、図２を用いて説明する。１０２の送信
クロックは１０３の送信データと同期しており、クロッ
クの立ち下がりであるＴ１、Ｔ３、Ｔ５、Ｔ７のタイミ
ングでデータは変化する。これらの信号を入力して、１
００の三値シリアル送信装置では、１０２の送信クロッ
クがＬレベル（Ｔ０以前、Ｔ１からＴ２，Ｔ３からＴ
４，Ｔ５からＴ６、Ｔ７以降）の時には、Ｌレベルを１
０４の転送路信号に出力する。１０２の送信クロックが
Ｈレベル（Ｔ０からＴ１，Ｔ２からＴ３，Ｔ４からＴ
５、Ｔ６からＴ７）の時には、送信データにより、Ｈま
たはＭレベルを出力する。図２では、１０３の送信デー
タがＨレベルの時である、Ｔ２からＴ３、Ｔ４からＴ５
区間をＨレベルを１０４の転送路信号に出力し、Ｌレベ
ルの時である、Ｔ０からＴ１、Ｔ６からＴ７区間をＭレ
ベルを１０４の転送路信号に出力する。

【００２３】一方、三値シリアル受信装置では前記動作
により作成された１０４の転送路信号をＨかＭまたはＬ
レベルにあるのか検出するためにＶＲＥＦＨと比較する
Ｈレベル比較器及びＬかＨまたはＭレベルにあるのか検
出するためにＶＲＥＦＬと比較するＬレベル比較器に入
力する。Ｌレベル比較器の出力はＨレベルからＬレベル
及びＬレベルからＨレベルの変化点でのパルス発生をお
さえるノイズ除去、遅延することにより、１０５の受信
クロックを作成する。１０５の受信クロックの立ち上が
りのタイミング（Ｔ０ｄ，Ｔ２ｄ，Ｔ４ｄ，Ｔ６ｄ）で
Ｈレベル比較器の出力をサンプリングすることで１０６
の受信データを得ることができる。

【００２４】図３は上記三値シリアル送信装置の実施例
である。１００の三値シリアル送信装置には抵抗Ｒの２
本とトランジスタＴｒ１、Ｔｒ２からなる三値の出力回
路がある。Ｔｒ２は１０４の転送線路信号とＧＮＤ間に
あり、Ｔｒ２が導* になると出力はＬレベルとなる。Ｔ
ｒ１は電源から２個直列に接続された抵抗ＲとＧＮＤ間
にあり、Ｔｒ２が絶縁状態にこのトランジスタの制御が
有効になる。Ｔｒ１が導* 、Ｔｒ２が絶縁状態では転送
線路信号は電源電圧を２本の抵抗により分圧されたＭレ
ベルになり、Ｔｒ１が絶縁、Ｔｒ２も絶縁状態では転送
線路信号はＨレベルになる。さらに２つのインバータが
あり、１０３の送信データを反転し、Ｔｒ１のゲート信
号の作成に使い、もうひとつは１０２の送信クロックを
反転し、Ｔｒ２のゲート信号の作成に使われている。

【００２５】このように構成された三値シリアル送信装
置について、４ビットの”０１１０”のデータを送信場
合について、その動作を図４を用いて説明する。１０３
の送信データは１０２の送信クロックにより、シフトレ
ジスタに格納されている４ビット送信しているデータを
を１ビットごとに出力した信号であり、立ち下がりごと
に変化する信号である。このため送信データは、Ｔ１以
前は最初のデータである”０”（この場合Ｌレベル）で
あり、次のＴ１からＴ３まではその次のデータ”１”
（この場合Ｈレベル）であり、Ｔ３からＴ５までは３番
目のデータ”１”（この場合Ｈレベル）であり、Ｔ５か
らＴ７は最終データ”０”（この場合Ｌレベル）であ
り、Ｔ７以降は以前の状態を保持している。

【００２６】１０２の送信クロックは反転され、３０２
のＴｒ２の制御信号になる。Ｔｒ２は３０２の制御信号
がＨレベルであるＴ０以前、Ｔ１からＴ２、Ｔ３からＴ
４、Ｔ５からＴ６、Ｔ７以降のとき、Ｔｒ２は導* 状態
となり、１０４の転送路信号はＬレベルになる。１０３
の送信データも反転され、３０１のＴｒ１の制御信号に
なる。Ｔｒ１は３０１の制御信号がＨレベルであるＴ１
からＴ４は絶縁状態となり、前記のＴｒ２が絶縁状態で
あるＴ２からＴ３、Ｔ４からＴ５期間、１０４の転送路
信号はＨレベルになる。Ｔ１以前およびＴ５以降は導*
状態となり、前記のＴｒ２が絶縁状態であるＴ０からＴ
１、Ｔ６からＴ７期間、１０４の転送路信号はＭレベル
することができ、クロックとデータを重畳した三値シリ
アル信号が得られる。

【００２７】図５は上記三値シリアル受信装置の実施例
である。１０１の三値シリアル送信装置にはＨレベル検
出比較器、Ｌレベル検出比較器、基準電圧発生器、ノイ
ズ除去、遅延、Ｄフリップフロップからなる。１０４の
転送路信号はＨレベル検出比較器とＬレベル検出比較器
に入力される。Ｌレベル検出比較器の出力５０２はノイ
ズ除去に入力される。さらにノイズ除去の出力５０３は
遅延され１０６の受信クロックとなる。Ｈレベル検出比
較器の出力はＤフリップフロップのデータに接続され、
１０６の受信クロックによりサンプリングされ、１０５
の受信データとなる。またＨレベル検出比較器及びＬレ
ベル検出比較器には比較する基準電圧として、ＶＲＥＦ
Ｈ，ＶＲＥＦＬが接続されている。

【００２８】このように構成された三値シリアル受信装
置について、前記図４の４ビットの”０１１０”のデー
タを三値シリアル送信装置により作成した転送線路信号
の場合について、その動作を図６を用いて説明する。１
０４の転送線路信号はＬレベル検出比較器により、５０
２のＬレベル検出信号はＶＲＥＦＬより低い電圧期間で
あるＴ０以前、Ｔ１からＴ２、Ｔ３からＴ４、Ｔ５から
Ｔ６、Ｔ７以降はＬレベルとなり、それ以外はＨレベル
である。しかしＨからＬまたはＬからＨレベルに変化す
る変化点では図６のようにパルス状のノイズが発生する
場合がある。この変化点でのパルス状のノイズを除去
し、５０３のエッジノイズ除去信号となる。さらに５０
３のエッジノイズ除去信号を遅延させ、１０５の受信ク
ロック得ることができる。また１０４の転送線路信号は
Ｈレベル検出比較器により、５０１のＨレベル検出信号
はＶＲＥＦＨより高い電圧期間であるＴ２からＴ３、Ｔ
４からＴ５期間はＨレベルとなる。この信号もＨからＬ
またはＬからＨレベルに変化する変化点でパルス状のノ
イズが発生する。５０１のＨレベル検出信号を前記作成
の１０５の受信クロックの立ち上がりであるＴ０ｄ，Ｔ
２ｄ，Ｔ４ｄ，Ｔ６ｄでサンプリングすると、１０６の
受信データを得ることができ、Ｔ０ｄからＴ２ｄではＬ
レベル、Ｔ２ｄからＴ４ｄではＨレベル、Ｔ４ｄからＴ
６ｄではＨレベル、Ｔ６ｄ以降はＬレベルとなる。これ
より送信データと同一の”０１１０”を得ることができ
る。

【００２９】

【発明の効果】本発明はシリアルデータとクロックを三
値化により重畳する事により、従来のシリアルデータ転
送装置ではデータとクロックの２本の転送線路を要して
いたが、本発明のシリアルデータ転送装置は１本の転送
線路で転送できる作用を有する。またクロックを重畳し
ているので、クロックの周期が一定でない場合でも、１
本の転送線路で転送できる作用を有する。このため従来
実現できなかった、マイクロコンピュータの三値出力１
端子をソフトウエアによる制御した場合でも、シリアル
データ転送が可能である。またマイクロコンピュータの
テストモードを決定する等の三値の入出力端子があれ
ば、外部よりレジスタの番地を指定して、そのデータ出
力する機能を端子数が端子を増加することなく実現でき
る作用がある。

【００３０】実施例では三値について述べたが、多値化
することにより、１本の転送線路でありながら、１クロ
ックにおいて複数のビットの転送できる作用も有する。

【図面の簡単な説明】

【図１】本発明の第一の実施の形態における信号処理装
置のブロック図

【図２】本発明の第一の実施の形態における信号処理装
置の動作説明図

【図３】本発明の第一の実施の形態における信号処理装
置装置の回路図

【図４】本発明の第一の実施の形態における信号処理装
置の動作説明図

【図５】本発明の第一の実施の形態における信号処理装
置のブロック図

【図６】本発明の第一の実施の形態における信号処理装
置の動作説明図

【図７】従来のシリアルデータを行う信号処理装置のブ
ロック図

【図８】従来のシリアルデータを行う信号処理装置の動
作説明図

【図９】従来の１転送路でシリアルデータを転送する信
号処理装置のブロック図

【図１０】従来の１転送路でシリアルデータを転送する
信号処理装置の動作説明図

【符号の説明】

１００ シリアル送信装置 １０１ シリアル受信装置 １０２ 送信クロック １０３ 送信データ １０４ 転送線路 １０５ 受信クロック １０６ 受信データ １０７ 送信装置 １０８ 受信装置 １０９ シフトレジスタ １１０ クロック制御装置 １１１ シフトレジスタ １１２ シリアルデータ １１３ シリアルクロック １１４ クロック開始制御信号 １１５ データスライス信号 ３０１ Ｔｒ１の制御信号 ３０２ Ｔｒ２の制御信号 ５０１ Ｈレベル検出信号 ５０２ Ｌレベル検出信号 ５０３ エッジノイズ除去信号

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のレベルと第２のレベルとを有する
   第１の二値信号と第２の二値信号とを入力し、 前記第１の二値信号が第１のレベルの期間は第１のレベ
   ルとなり、 前記第１の二値信号が第１のレベルから第２のレベルに
   遷移する時に、 前記第２の二値信号が第１のレベルならば前記第１の二
   値信号が第２のレベルの期間は第２のレベルとなり、 前記第２の二値信号が第２のレベルならば前記第１の二
   値信号が第２のレベルの期間は第３のレベルとなる三値
   信号を生成することを特徴とする信号処理装置。
2. 【請求項２】 第１のレベルと第２のレベルと第３のレ
   ベルとを有し、 レベルの遷移特性が、 前記第１のレベルから前記第２のレベルまたは前記第３
   のレベルへ、 前記第２のレベルまたは前記第３のレベルから前記第１
   のレベルへ、 遷移する三値信号を入力し、 前記三値信号が、 前記第１のレベルの期間をうけて第１のレベルとなり、 前記第２のレベルまたは前記第３のレベルの期間をうけ
   て第２のレベルとなる第１の二値信号と、 前記三値信号が、 前記第２のレベルから前記第１のレベルに遷移する期間
   をうけて前記第１のレベルとなり、 前記第３のレベルから前記第１のレベルに遷移する期間
   をうけて前記第２のレベルとなる第２の二値信号とを生
   成することを特徴とする信号処理装置。
3. 【請求項３】 請求項１記載の信号処理装置において、 第１の端子をある電位に接続した第１の抵抗手段と、 第１の端子を前記第１の抵抗手段の第２の端子に接続し
   た第２の抵抗手段と、 第１の端子を前記第２の抵抗手段の第２の端子に接続し
   第２の端子を接地し第２の信号が第１のレベルの時に接
   続状態となる第１のスイッチ手段と、 第１の端子を前記第１の抵抗手段の第２の端子に接続し
   第２の端子を接地し第１の信号が第１のレベルの時に接
   続状態となるた第２のスイッチ手段とを備え、前記第２
   のスイッチ手段の第１の端子の信号を三値信号とするこ
   とを特徴とする信号処理装置。
4. 【請求項４】 請求項２記載の信号処理装置において、 三値信号を第１の基準レベルと比較して第１の内部二値
   信号を生成する第１の比較手段と、 前記第１の内部二値化信号を遅延させて求める第１の二
   値信号を生成する遅延手段と、 前記三値信号を第２の基準レベルと比較して第２の内部
   二値信号を生成する第２の比較手段と、 前記第１の内部二値信号のエッジにより前記第２の内部
   二値信号をサンプリングするラッチ手段とを備えること
   を特徴とする信号処理装置。
5. 【請求項５】 請求項４記載の信号処理装置において、
   第１の比較手段と遅延手段の間に信号のノイズを除去す
   るノイズ除去手段をさらに備えることを特徴とする信号
   処理装置。