JPH0459819B2 - - Google Patents

Info

Publication number
JPH0459819B2
JPH0459819B2 JP56502845A JP50284581A JPH0459819B2 JP H0459819 B2 JPH0459819 B2 JP H0459819B2 JP 56502845 A JP56502845 A JP 56502845A JP 50284581 A JP50284581 A JP 50284581A JP H0459819 B2 JPH0459819 B2 JP H0459819B2
Authority
JP
Japan
Prior art keywords
data
state
signal
bit
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56502845A
Other languages
English (en)
Other versions
JPS57501409A (ja
Inventor
Jon Hooru Baanzu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPS57501409A publication Critical patent/JPS57501409A/ja
Publication of JPH0459819B2 publication Critical patent/JPH0459819B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/02Arrangements for detecting or preventing errors in the information received by diversity reception
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

請求の範囲 1 2値の“0”状態または2値の“1”状態を
有する複数のビツトから成るアドレス信号および
データ信号を、第1および第2の2値信号の手段
によつてシリアルに伝送する方式であつて: (a) 前記アドレス信号の最初のビツトに先行し
て、また前記データ信号の最終ビツトの後に、
前記第1および第2信号において第1の2値状
態を発生させ; (b) 前記アドレス信号のビツトごとに、 2値の“0”状態を有するビツトに対して
は、第2の2値状態の第1信号および第1の2
値状態の第2信号に続き第1の2値状態の第
1、第2信号を発生させ、 2値の“1”状態を有するビツトに対して
は、第1の2値状態の第1信号および第2の2
値状態の第2信号に続き第1の2値状態の第
1、第2信号を発生させ; (c) データ信号のビツトごとに、 2値の“0”状態を有するビツトに対して
は、第2の2値状態の第1信号および第1の2
値状態の第2信号を発生させ、 2値の“1”状態を有するビツトに対して
は、第1の2値状態の第1信号および第2の2
値状態の第2信号を発生させ; (d) データ信号の連続ビツト間で、前記第1およ
び第2信号において第2の2値状態を発生させ
る; ことを特徴とするシリアルデータ伝送方式。 2 前記ステツプ(c)および(d)を反復して後続デー
タ信号を伝送するステツプをさらに備えたことを
特徴とする請求の範囲第1項記載のシリアルデー
タ伝送方式。 3 動的に変化する周波数のクロツク信号を発生
するステツプをさらに備え、前記のステツプ(b)お
よび(c)は、クロツク信号に応答して、各ビツトご
とにそれぞれ2値状態の第1、第2信号を発生さ
せることを特徴とする請求の範囲第1項記載のシ
リアルデータ伝送方式。 4 所定範囲の周波数にわたつて変化する周波数
クロツク信号を発生するステツプをさらに備え、
前記のステツプ(b)および(c)は、クロツク信号に応
答して、各ビツトごとにそれぞれの2値状態の第
1、第2信号を発生させることを特徴とする請求
の範囲第1項記載のシリアルデータ伝送方式。 5 所定周波数を有するクロツク信号を発生する
ステツプをさらに備え、前記のステツプ(b)および
(c)は、クロツク信号に応答して、各ビツトごとに
それぞれの2値状態の第1、第2信号を発生させ
ることを特徴とする請求の範囲第1項記載のシリ
アルデータ伝送方式。 発明の背景 本発明は、一般的にはシリアルデータ伝送方式
に関するものであり、より具体的にはデイジタル
データ信号をシリアルに伝送するための自己クロ
ツキング伝送方式に関するものである。 先行技術の自己クロツキング・データ伝送技術
のなかに、“ポーラー・リターン・ツー・ゼロ”
と称される一つの手法があり、それはデータ列の
ビツト・インタバル内の異種電圧レベルを用いて
データ信号を符号化するものである。例えば、基
準電圧レベルに対し正電圧レベルが2値の“1”
状態を示し、一方基準電圧レベルに対し負電圧レ
ベルが2値の“0”状態を示す。マンチエスタ
ー・コーデイングと称される他の手法は、各ビツ
ト・インタバル内の信号変化を与え、信号変化の
方向によつてビツトの2値状態を与えるものであ
る。例えば、ビツト・インタバル内での正への電
圧変化が2値の“1”状態を示し、一方負への変
化が2値の“0”状態を示すようなものである。 しかしながら、これら先行技術による伝送デー
タ信号を正しく受信するためには、このデータ信
号の連続ビツト間のタイミングがデータ送信装置
で正確に維持されると共にデータ受信装置で正し
く識別されることが必要である。さらに、データ
受信装置における正確な受信は、クロツク信号の
回復とビツト・インタバルの正確な設定に依存す
る。このように、上記先行技術を用いた伝送シス
テムはデータ信号伝送の速度とタイミングの変化
に極めて敏感であり、このような変化を補償する
ための高価かつ複雑な回路を受信装置に備える必
要がある。 発明の概要 従つて本発明の一つの目的は、伝送速度とタイ
ミングの広い変化に適合する自己クロツキング・
データ伝送システム用の改良された方式を提供す
ることにある。 本発明の他の目的は、データ送信装置と複数の
データ受信装置との間でシリアルデータ伝送を可
能とする改良された自己クロツキング・データ伝
送方式を提供することにある。 本発明の更に他の目的は、データ送信装置と、
複数の個別アドレス指定が可能なデータ受信装置
間とのシリアルデータ伝送を可能にする改良され
たデータ伝送方式を提供することにある。 上記目的を達成するための本発明の伝送方式
は、2値の“0”状態または2値の“1”状態を
有する複数のビツトから成るアドレス信号および
データ信号を、第1および第2の2値信号の手段
によつてシリアルに伝送する方式であつて: (a) 前記アドレス信号の最初のビツトに先行し
て、また前記データ信号の最終ビツトの後に、
前記第1および第2信号において第1の2値状
態を発生させ; (b) 前記アドレス信号のビツトごとに、 2値の“0”状態を有するビツトに対して
は、第2の2値状態の第1信号および第1の2
値状態の第2信号に続き第1の2値状態の第
1、第2信号を発生させ、 2値の“1”状態を有するビツトに対して
は、第1の2値状態の第1信号および第2の2
値状態の第2信号に続き第1の2値状態の第
1、第2信号を発生させ; (c) データ信号のビツトごとに、 2値の“0”状態を有するビツトに対して
は、第2の2値状態の第1信号および第1の2
値状態の第2信号を発生させ、 2値の“1”状態を有するビツトに対して
は、第1の2値状態の第1信号および第2の2
値状態の第2信号を発生させ; (d) データ信号の連続ビツト間で、前記第1およ
び第2信号において第2の2値状態を発生させ
る; ことを特徴とするシリアルデータ伝送方式であ
る。
【図面の簡単な説明】
第1図は、本発明に従つた自己クロツキング・
データ伝送システムのブロツク図である。 第2図は、第1図のデータ伝送システムのデー
タ伝送装置のブロツク図である。 第3図は、第1図のデータ伝送システムのデー
タ受信装置の一実施例のブロツク図である。 第4図は、第1図のデータ伝送システム内のデ
ータ送信装置からデータ受信装置へと伝送するデ
ータ信号の符号化に使用できる2値状態を例示す
る状態図である。 第5図は、第3図のデータ受信装置の種々の信
号の波形を例示するタイミング図である。 第6図は、第1図のデータ伝送システムのデー
タ受信装置の他の実施例のブロツク図である。 第7図は、第6図のデータ受信装置の種々の信
号の波形を例示するタイミング図である。 好適実施例の詳細な説明 第1図に、本発明を実施する自己クロツキン
グ・データ伝送システムのブロツク図を例示す
る。データ送信装置101は、“トルー・データ”
と“コンプリメント・データ”と表示した2本の
信号線によつてデータ受信装置102−104に
結合されている。これらのデータ受信装置102
−104は、“リターン・データ”と表示した信
号線によつてデータ送信装置101に結合されて
いる。データ受信装置102は、個別信号線によ
つて、データ送信装置101へとリターン・デー
タ信号を伝送できるようになつている。データ受
信装置103,104は、共通の信号線によつ
て、リターン・データ信号を受信できるようにな
つている。データ受信装置102−104からリ
ターン・データ信号線上を伝送されるリターン・
データ信号は、トルー・データ線とコンプリメン
ト・データ線を介してデータ送信装置から受信さ
れたデータ信号に同期して送出される。データ送
出装置101とデータ受信装置102−104は
互いに近接していてもよいが、データ伝送が自己
クロツキングによつて行われかつ伝送周波数に依
存しないので、極めて離間して配置されていても
よい。例えば、データ送信装置101はマイクロ
プロセツサであつて良く、データ受信装置102
−104は携帯無線電話装置の制御回路内のイン
タフエース・アダプタであつて良い。 本発明によれば、データ送信装置101からデ
ータ受信装置102−104へのデータ伝送は、
トルー・データ線とコンプリメント・データ線の
2ビツトを合わせて4種類の2値状態を利用して
行われる。例えば、第4図の状態図を参照すれ
ば、“ワード状態”401と表示された第1の状
態においては、トルー・データ信号線は2値の
“1”状態であり、コンプリメント・データ線も
2値の“1”状態である。データを伝送していな
いときには、送信装置が、トルー・データ線上お
よびコンプリメント・データ線上にワード状態4
01をもたらす。受信装置は、ワード状態を認識
することにより、データが伝送されていないこと
が分かる。データ信号を伝送するときには、ワー
ド状態401から、01で表現されるゼロ
(“0”)状態402へと、あるいは10で表現さ
れる2値データ“1”状態404へと変化する。
ここでトルー・データ信号線は2値データ信号の
“1”状態に対して2値の“1”状態を保ち、コ
ンプリメント・データ信号線は2値データ信号の
“1”状態に対して2値の“0”状態を保つ。伝
送データ信号列のひき続くビツトを表現する前
に、データ信号である“1”状態404又は
“0”状態402への変化に先立ち、両データ信
号線は2値状態00で表現されるビツト状態40
3に変化する。その後にデータ信号線は、“1”
状態404または“0”状態402のいずれかに
変化する。トルー・データ線とコンプリメント・
データ線上の2ビツト2値状態の組合せを以下の
表1に示す。
【表】 0 0 ビツト状態
更に、第4図中の状態401−404間の変化
は、一度に1本の信号線しか2値状態を変えない
ように設計されている。ワード状態401とビツ
ト状態403との間、および“1”状態404と
“0”状態402との間の直接変化は許されない
が、これらはトルー・データ線とコンプリメン
ト・データ線の双方が同時に状態変化しなければ
ならないからである。このように、同時には1本
の信号線しか2値状態を変化させないように2値
状態401−404間の変化を制限することによ
り、誤りとタイミング変化の影響を軽減できる。
更に、第4図の状態図のデータ信号を伝送するこ
とにより、トルー・データ線上とコンプリメン
ト・データ線上の伝送が自己クロツキングで行わ
れ、伝送周波数に依存しなくなる。第4図の各状
態変化相互の時間間隔は同一である必要がなく、
また動的に変化しても良い。このように本発明の
データ伝送方式によれば、連続的な状態変化相互
間の時間間隔がランダムに変化しても良く、デー
タ伝送周波数は完全に非同期となる。 ここで伝送シーケンスを要約すれば、データ伝
送を行わないときは、トルー・データ線とコンプ
リメント・データ線はワード状態401をとる
(第5図の波形図左端参照)。データ信号の伝送に
際しては、各データビツトに対して2状態間の変
化が生じる。データ信号列の最初のビツトに対し
ては、伝送すべきデータの2値状態に依存して、
ワード状態401から“1”状態404又は
“0”状態402への変化が行なわれる。次に、
ビツト状態403への状態変化が行なわれる。こ
の後、ひき続くデータ信号の各連続ビツトに対し
て、“1”状態404又は“0”状態402への
変化とビツト状態403への復帰が繰返される。
伝送データ信号の各データビツトの直後にビツト
状態403への変化が行なわれるので、ビツト状
態403をデータ受信装置におけるクロツク信号
発生に利用できる。データ信号の最終ビツトに対
しては、“1”状態404又は“0”状態402
からワード状態401へと戻る最終状態変化が行
なわれる。データ信号最終ビツト伝送後のワード
状態401への復帰は、全てのデータ信号が伝送
されたことをデータ受信装置102−104に示
す。 第1図中のデータ伝送装置101とデータ受信
装置102−104との間のデータ信号の双方向
伝送を行なうため、リターン・データ信号線と表
示された別の信号線を、データ受信装置102−
104からノン・リターン・ツー・ゼロ(NRZ)
符号化データ信号を伝送するために設置できる。
データ受信装置102−104は、トルー・デー
タ信号線とコンプリメント・データ信号線の2値
状態を検出することによつて得たクロツク信号を
利用して、リターン・データ信号線上にリター
ン・データ信号を伝送することができる。このリ
ターン・データ信号を伝送するには、データ受信
装置102におけるように各データ受信装置ごと
に個別のリターンデータ信号線を設けることもで
きるし、あるいはテータ受信装置103−104
におけるように多数のデータ受信装置を共通のリ
ターン・データ信号線に接続することもできる。
共通のリターンデータ信号線に多数のデータ受信
装置を接続する場合などには、リターンデータ信
号の伝送を行わせる特定のデータ受信装置を選択
的にアドレスすることが必要になる。種々のアド
レシング方式が使用できる。例えばデータ送信装
置で伝送するデータ信号の一部を借用してアドレ
スを伝送する方式、又はアドレス信号をデータ信
号から分離して伝送する方式などが使用できる。 第2図を参照すれば、第1図のデータ送信装置
101の一実施例のブロツク図が例示されてい
る。データ伝送前においては、シフトレジスタ2
11の内容がすべて“0”であり、オアゲート2
12の出力が“0”となる。このため反転ゲート
215、オアゲート218を通じて、オアゲート
220,221の入力に“1”が入り、それらの
出力であるコンプリメント・データ線およびトル
ー・データ線がともに“1”となつて、ワード状
態401を作る。データ伝送が必要になるとラツ
チ201のストロープ入力端子STにデータスト
ローブ・パルス(一時的な2値の“1”状態)が
印加されて、入力データの新たなセツトがラツチ
201にロードされるが、以下ではこれを8ビツ
トの2値信号から成るデータであるとして説明す
る。ラツチ201はデータストロープ・パルス期
間だけ入力データを取込み、それ以外はラツチ状
態になつている。この正パルスであるデータスト
ローブ信号はまた、反転ゲート202を経て、負
のパルスとしてフリツプ・フロツプ208クロツ
ク入力Cに入力される。クロツク入力Cへの負の
パルスからの立上がりのときに、D入力が+V電
圧レベルを取込み、フリツプ・フロツプ208の
Q出力が“1”になる。このQ出力によつて、オ
アゲート204を経てビジー信号の“1”が発生
するが、これはこのデータ送信装置がデータ信号
の伝送に関し現在ビジー状態にあることを表示す
るものである。 フリツプ・フロツプ209、レジスタ203,
211の各クロツク入力端子に結合したシフトク
ロツク信号が、トルー・データ信号線とコンプリ
メント・データ信号線上のデータ伝送速度を決定
する。このシフトクロツク信号は、クロツク発振
回路又はマイクロコンピユータ等の遠隔装置から
供給することができる。本発明によれば、このシ
フトクロツク信号は周期的である必要はなく、時
間的にまたデータビツトごとに周波数が動的に変
化してもよい。 フリツプ・フロツプ208がデータストローブ
信号によつていつたんクロツクされると、フリツ
プ・フロツプ209のQ出力は、データストロー
ブ信号後の最初のシフトクロツク信号の立ち上が
りで“1”にクロツクされる。このフリツプ・フ
ロツプ209のQ出力“1”は、レジスタ203
のパラレル/シフト入力端子P/Sとレジスタ2
11のD入力端子に結合される。従つて、シフト
クロツク信号の次の立ち上がりでレジスタ203
にラツチ201からのデータ信号が並列的にロー
ドされ、かつシフトレジスタ211の初期には
“1”がロードされる。フリツプ・フロツプ20
9Q出力の“1”は、フリツプ・フロツプ208
のリセツト、オアゲート205と204を介する
ビジー信号の保持、並びにオアゲート205、反
転ゲート206およびオアゲート207を介する
レジスタ203へのシフトクロツク信号の供給に
も使用される。シフトレジスタ211の初段が
“1”であるので、シフトクロツクの正パルス時
にアンドゲート213の両入力が“1”となり、
オアゲート218,220,221を介して、両
ゲート信号線はワード状態となる。 シフトクロツク信号の次の8サイクル・インタ
バルの間、レジスタ203中のデータ信号は右シ
フトされて各データが連続的に反転ゲート21
6、アンドゲート217とアンドゲート219に
供給される。フリツプフロツプ208がリセツト
されたので、その出力Qおよびフリツプフロツプ
209の出力Qが“0”になり、それがシフトク
ロツク信号に応じてシフトレジスタ211のD入
力に供給される。これと同時にただ1つの“1”
が、シフトクロツク信号に応じてシフトレジスタ
211内の段間を右にシフトされる。このシフト
レジスタ211の全出力はオアゲート212を介
してアンドゲート214を開放すると共に、オア
ゲート205と204を介してビジー信号の
“1”を保持する。 シフトクロツク信号が“0”のときに反転ゲー
ト210を介してアンドゲート214に“1”を
与えるので、その結果アンドゲート217,21
9を開放にして、レジスタ203からのデータが
データ信号線上へと伝送可能になる。オアゲート
212、反転ゲート215により、オアゲート2
18が“0”状態に変化すると、トルー・デー
タ、コンプリメント・データの各信号線の状態は
レジスタ203内のデータ信号の各データによつ
て決定されることになる。トルー・データ信号線
は“1”のデータ信号に対しては同様に“1”と
なり、一方コンプリメント・データ信号線は
“0”のデータ信号に対して“1”となる。各デ
ータ信号のデータビツト伝送間においては、シフ
トクロツク信号が“1”であり、反転ゲード21
0の出力を“0”にする。この結果、アンドゲー
ト214,219,217を閉鎖にして、ラツチ
203からのデータ信号の伝送を不能にする。一
方、シフトレジスタ211の出力はいずれか1つ
が“1”であるのでオアゲート212の出力が
“1”になり、反転ゲート215、オアゲート2
18を介して、最終的に両データ信号線が“0”
となり、ビツト状態403になる。トルー・デー
タ信号線とコンプリメント・データ信号線に対す
る典型的な波形を第5図に例示する。 コンプリメント・データ、トルー・データの各
信号線上にデータ信号が伝送されるとともに、リ
ターン信号線からリターンデータ信号が受信さ
れ、これはレジスタ203のD入力端子に結合さ
れる。最初にラツチ201から並列的に入力デー
タ信号がロードされたレジスタ203は、入力デ
ータ信号を右側にシフトして伝送しつつリターン
データ信号を直列的に受信する。入力データ信号
の最終ビツトが伝送されるとシフトレジスタ21
1の内容がすべて“0”にされ、オアゲート21
2が“1”から“0”に変化する。そのため反転
ゲート215、オアゲート218,220,22
1を介して、両データ信号線を強制的に“1”に
してワード状態にする。また、オアゲート205
と反転ゲート206を介して、レジスタ203へ
のシフトクロツク信号の供給の不能にする。送信
が完了すると、レジスタ203はデータ受信装置
から受信したりリターンデータ信号をその出力端
子に出力する。 第3図を参照すれば、第1図のデータ受信装置
102−104の一実施例の詳細回路図が示され
ている。典型的なデータ信号伝送に対する第3図
中の信号の波形が第5図に例示されているが、こ
こで伝送データ信号は11010001であり、またリタ
ーンデータ信号は01110101である。第3図のデー
タ受信装置はナンドゲート305と306で構成
されたデータラツチを備えており、これはトル
ー・データ、コンプリメント・データ信号線の組
合せで表わされるデータ“1”状態404(第4
図参照)を検出するナンドゲート303によつて
セツトされ、一方、データ“0”状態402を検
出するナンドゲート304によつてリセツトされ
る。トルー・データ、コンプリメント・データの
各信号線上の2ビツトの2値状態をデコードする
ために、反転信号が反転ゲート301と302か
ら供給される。データラツチ305,306から
の出力は再生されたNRZデータ信号であり、こ
れはレジスタ312のD入力端子と最上位のパラ
レル入力に結合される。データ受信中は、ナンド
ゲート311の出力は“0”である。 データ受信装置が、伝送データ間のビツト状態
403を受信すると、ナンドゲート311の出力
が“1”となる。これにより、データ伝送のクロ
ツクが回復され、ビツトクロツクパルスとしてレ
ジスタ312のクロツク入力へと供給される。レ
ジスタ312は、ビツトクロツクに従つて、入力
したデータ信号を右側へシフトする。ビツトクロ
ツク信号は、ワード状態401を受信したときに
も“1”状態となる。 データ受信装置は、ナンドゲート309と31
0で形成された最終ビツトラツチも備えている。
この最終ビツトラツチ309,310は、ナンド
ゲート307で検出されるトルーデータ、コンプ
リメント・データ信号線のビツト状態403によ
つてリセツトされかつ、ナンドゲート308で検
出されたトルー・データ、コンプリメント・デー
タ信号線のワード状態401によつてセツトされ
る。最終ビツトラツチの出力信号は、ナンドゲー
ト314とレジスタ312のパラレル/シフト入
力端子に供給される。 第3図のデータ受信装置へのデータ信号伝送が
開始すると、ワード状態受信によりレジスタ31
2はまず最終ビツトラツチの出力信号に応答し
て、入力データをパラレルにロードする。その後
ビツトクロツク信号の各立ち上がり端に応答する
シリアルに受信した再生NRZデータ信号を右側
シフトする。この好適実施例においてはデータ信
号は8ビツトであるから、レジスタ312とラツ
チ313は8段である。再生NRZデータ信号の
8ビツトがすべてレジスタ312中にシフトされ
た後に、ワード状態を検出したナンドゲート30
8から供給されるフレームクロツク信号によつ
て、ラツチ313が動作し、受信NRZデータ信
号をレジスタ312から出力端子へと結合させ
る。レジスタ312がシフトされている間は、ラ
ツチ313はフレームクロツク信号に従つてラツ
チ状態に保持されている。また、レジスタ312
にロードされたリターンデータ信号は、伝送デー
タが受信されている間、ナンドゲート314−3
16によつてリターンデータ信号線にシリアル的
に供給されている。ワード状態受信時において、
ナンドゲート314が開放になり、入力データの
最下位ビツトがナンドゲート314,316を通
じてリターンデータ信号線に供給される。ビツト
状態受信時において、ナンドゲート315が開放
になり、レジスタ312からの低次ビツトがナン
ドゲート315,316を通じてリターンデータ
信号線に供給される。 第3図のデータ受信装置は、このデータ伝送シ
ステム内の各データ受信装置ごとに個別のリター
ンデータ信号線を必要とする。共通のリターンデ
ータ信号線に多数のデータ信号装置を結合する場
合には、各データ受信装置を選択的にアドレスす
る機能が必要になる。多数のデータ受信装置を選
択的にアドレスする一つの方法として、データ信
号に先行してアドレス信号を送出する方法があ
る。データ信号に先行してアドレス信号を送るた
めの種々の伝送フオーマツトが、本発明のデータ
伝送方式を用いて実現できる。例えば、第4図の
データ伝送形式を用いる場合には、ワード状態に
よつてアドレス信号とデータ信号を分離する方式
を採用することができる。他の方式によれば、ア
ドレス信号の各ビツト直後にはトルー・データ、
コンプリメント・データ信号線のワード状態を挿
入し、かつデータ信号の各ビツト間にはビツト状
態を挿入することによりアドレス信号とデータ信
号を区別することもできる。この方式を用いれ
ば、固定長データ語を保持しつつ可変長アドレス
を定義できる。アドレス信号の終了は、後続のデ
ータ信号の最初のビツト後に発生するトルー・デ
ータ、コンプリメント・データ信号線のビツト状
態により識別される。データ信号の終了は、最後
に付加したワード状態により識別される。この方
式によつて伝送される8ビツトのアドレス信号
と、後続の8ビツトのデータ信号を受信するデー
タ受信装置の一実施例を第6図に示す。 第6図のデータ受信装置は、アドレスレジスタ
320、アドレスデコーダ321およびゲート3
22−325が付加されている点を除き、第3図
のデータ受信装置と本質的に同一である。典型的
なアドレス信号とデータ信号伝送に対しての第6
図中の信号の波形を第7図に例示しているが、こ
こで伝送されたアドレス信号は01010101であり、
伝送されたデータ信号は11010001であり、リター
ンデータ信号は1110101である。第6図において、
アドレスレジスタ320は、ナンドゲート308
と反転ゲート322とで検出されたトルー・デー
タ、コンプリメント・データ信号線のワード状態
401に応答して、データラツチ305−306
からのNRZデータ信号をシリアル的に受信する。
アドレス信号の各ビツト間にワード状態が存在す
るので、ナンドゲート308と反転ゲート322
とは検出したワード状態に応答してクロツクパル
スを発生する。アドレスレジスタ320に受信さ
れた8ビツトのアドレス信号はアドレスデコーダ
321でデコードされ、この受信装置に対する正
しいアドレスが受信されデコードされた場合に
は、ナンドゲート323が開放される。このアド
レス信号に続くデータ信号は、第3図を参照して
説明したように、レジスタ312内にシリアル的
に受信される。データ信号の各ビツト間にビツト
状態が存在するので、ナンドゲート311は検出
したビツト状態に応答してクロツクパルスを発生
する。これにより、受信した伝送データがレジス
タ312内で右側にシフトされる。レジスタ31
2内に当初パラレル的にロードされていたリター
ンデータは、順次シフトされ反転ゲート324を
介してナンドゲート315にシリアル的に供給さ
れるが、このナンドゲートは、正しいアドレスを
受信しデコードしたアドレスデコーダ321によ
つて開放にされる。リターンデータ信号は、ナン
ドゲート315からナンドゲート316を介して
オープンコレクタ反転ゲート325に結合され、
共通リターンデータ信号線に供給される。種々の
データ受信装置がリターンデータ信号線に結合さ
れているので、オープンコレクタ反転ゲート32
5は各データ受信装置をリターンデータ信号線に
インタフエースするのに使用される。各データ受
信装置をリターンデータ信号線にインタフエース
するために、高論理出力および低論理出力に加え
他に影響を及ぼさないハイインピーダンス状態を
有するトライステート・バス装置を使用すること
もできる。伝送されたデータ信号の8ビツト全部
がレジスタ312内にシリアル的にシフトされる
と、アドレスデコーダ321で開放されていたナ
ンドゲート323が最終ビツトラツチ309,3
10の出力に応答して、レジスタ312の受信デ
ータ信号をレジスタ326内に入力する。 本発明の他の側面によれば、第6図のデータ受
信装置は、リターンデータ信号線上に割込信号を
一時的にのせることにより、リターンデータ信号
が有効であることをデータ送信装置に通知するこ
とができる。第6図において、最終ビツトラツチ
309,310の出力によつてナンドゲート31
4が開放され、割込信号をリターンデータ信号線
に結合される。最終ビツトラツチ309,310
の出力は、リターンデータ信号の伝送期間だけナ
ンドゲート314を閉鎖する。このように、選択
されたデータ受信装置がリターンデータ信号を伝
送している期間を除き、任意の受信装置が任意の
時点で割込み信号をリターンデータ信号線の結合
できる。データ送信装置はどの受信装置がこの割
込信号を発生したかを知る方法がないので、デー
タ送信装置はこの割込信号を受信した後全てのデ
ータ受信装置を調査することになろう。 第2図のデータ送信装置と第3図、第6図のデ
ータ受信装置は、CMOSデバイスで構成できる。
更に、第2図のデータ送信装置第3図、第6図の
データ受信装置を構成する電子装置を両者別々に
あるいは両者を単一の集積回路装置内に作成する
こともできる。 本発明のデータ伝送方式を、種々のデータ伝送
システムに対して有利に適用できる。例えば、本
発明のデータ伝送システムをマイクロプロセツサ
と、補助メモリ、キーボード、表示装置や無線ユ
ニツト等の周辺装置間のデータ通信に使用するこ
とができる。同様に、本発明のデータ伝送方式
を、中央制御局から遠く離れた複数の無線送信装
置の制御に適用することもできる。本データ伝送
方式は自己クロツキングであつて速度とタイミン
グ変化に依存しないので、正しい伝送を行なうえ
で、長距離による遅延や誤りはクリテイカルでは
ない。 要するに、本発明のデータ伝送方式は、速度と
タイミング変化の影響を極めて受けにくい高信頼
の、自己クロツキングの双方向データ伝送を提供
する。本発明のデータ伝送方式は、トルー・デー
タ、コンプリメントデータの各信号線上の2ビツ
トの2値状態を使用することにより、データ信号
の開始および終了ならびにデータ信号のビツトの
2値状態を1義的に定めると共に、アドレス信号
とデータ信号をも区別することができる。選択さ
れた正しい2ビツトの2値状態は、第4図のよう
に、一方の信号線の2値状態の変化だけによつて
各状態に変化する。
JP56502845A 1980-09-15 1981-08-14 Expired - Lifetime JPH0459819B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/187,303 US4369516A (en) 1980-09-15 1980-09-15 Self-clocking data transmission system

Publications (2)

Publication Number Publication Date
JPS57501409A JPS57501409A (ja) 1982-08-05
JPH0459819B2 true JPH0459819B2 (ja) 1992-09-24

Family

ID=22688430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56502845A Expired - Lifetime JPH0459819B2 (ja) 1980-09-15 1981-08-14

Country Status (10)

Country Link
US (1) US4369516A (ja)
EP (1) EP0059724B1 (ja)
JP (1) JPH0459819B2 (ja)
AU (1) AU544403B2 (ja)
BR (1) BR8108793A (ja)
CA (1) CA1172331A (ja)
DK (1) DK163471C (ja)
MX (1) MX151315A (ja)
SE (1) SE8203028L (ja)
WO (1) WO1982001111A1 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176866A (en) * 1981-04-24 1982-10-30 Sony Corp Encoder of binary signal
US4616314A (en) * 1983-05-12 1986-10-07 Motorola, Inc. Microcomputer controlled data receiver
US4692859A (en) * 1983-05-16 1987-09-08 Rca Corporation Multiple byte serial data transfer protocol
US4599723A (en) * 1984-02-14 1986-07-08 Pulse Electronics, Inc. Method of encoding data for serial transmission
US4654655A (en) * 1984-03-02 1987-03-31 Motorola, Inc. Multi-user serial data bus
US4658096A (en) * 1984-09-18 1987-04-14 Metrofone, Inc. System for interfacing a standard telephone set with a radio transceiver
US4680787A (en) * 1984-11-21 1987-07-14 Motorola, Inc. Portable radiotelephone vehicular converter and remote handset
GB8528890D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Data transmission system
US4785396A (en) * 1986-01-28 1988-11-15 Intel Corporation Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
JP2592054B2 (ja) * 1986-01-31 1997-03-19 シャープ株式会社 データ記録方法
US4868859A (en) * 1987-06-12 1989-09-19 Bt Telecom, Inc. Supervised, interactive alarm reporting system
US5029233A (en) * 1987-10-09 1991-07-02 Motorola, Inc. Radio arrangement having two radios sharing circuitry
US5249302A (en) * 1987-10-09 1993-09-28 Motorola, Inc. Mixed-mode transceiver system
AU2917489A (en) * 1987-12-07 1989-07-05 Versus Technology, Inc. System for interfacing an alarm reporting device with a cellular radio transceiver
US4894827A (en) * 1988-03-02 1990-01-16 International Telesystems Corporation Redundancy and buffering circuits
US4972432A (en) * 1989-01-27 1990-11-20 Motorola, Inc. Multiplexed synchronous/asynchronous data bus
US4912756A (en) * 1989-04-07 1990-03-27 Unilink Corporation Method and apparatus for error-free digital data transmission during cellular telephone handoff, etc.
GB9011700D0 (en) * 1990-05-25 1990-07-18 Inmos Ltd Communication interface
US5214774A (en) * 1990-07-30 1993-05-25 Motorola, Inc. Segmented memory transfer and message priority on synchronous/asynchronous data bus
US5150359A (en) * 1990-08-06 1992-09-22 Motorola, Inc. Multiplexed synchronous/asynchronous data bus
KR0131142B1 (ko) * 1991-07-18 1998-04-21 안토니 제이. 살리 2세 무선전화기의 주변 장치에 대해 우선권 부여 데이타 전달 방법 및 장치
US5297142A (en) * 1991-07-18 1994-03-22 Motorola, Inc. Data transfer method and apparatus for communication between a peripheral and a master
GB9125884D0 (en) * 1991-12-05 1992-02-05 Jones Simon R Digital circuits
FI110833B (fi) * 1993-11-30 2003-03-31 Nokia Corp Menetelmä ja laitteisto datan siirtämiseksi digitaalisen matkapuhelimen ja siihen liitettävän ulkoisen datapäätelaitteen välillä
US5553300A (en) * 1994-04-26 1996-09-03 United Microelectronics Corporation Semiconductor microscope data interface for computer
US5959260A (en) * 1995-07-20 1999-09-28 Motorola, Inc. Method for entering handwritten information in cellular telephones
US5848072A (en) * 1995-08-10 1998-12-08 Motorola, Inc. Method of and apparatus for communicating messages
US5844510A (en) * 1996-01-26 1998-12-01 Ora Electronics, Inc. System and method for extracting a data signal encoded onto first and second binary signals
US6081724A (en) * 1996-01-31 2000-06-27 Qualcomm Incorporated Portable communication device and accessory system
US5884148A (en) * 1996-07-08 1999-03-16 Omnipoint Corporation Wireless local loop system and method
US5748902A (en) * 1996-07-19 1998-05-05 Compaq Computer Corporation Polarity switched data bus for reduced electromagnetic interference
US5913176A (en) * 1997-04-14 1999-06-15 Jrc Canada Inc. System for virtual connection to dedicated PSTN lines
US6185258B1 (en) * 1997-09-16 2001-02-06 At&T Wireless Services Inc. Transmitter diversity technique for wireless communications
EP1372271A3 (en) * 1997-09-16 2005-01-12 AT&T Wireless Services, Inc. Transmitter diversity technique for wireless communications
EP2285011B8 (en) 1997-10-31 2018-06-27 AT&T Mobility II LLC Maximum likelihood detection of concatenated space codes for wireless applications
US6208627B1 (en) 1997-12-10 2001-03-27 Xircom, Inc. Signaling and protocol for communication system with wireless trunk
US6097817A (en) * 1997-12-10 2000-08-01 Omnipoint Corporation Encryption and decryption in communication system with wireless trunk
US6580906B2 (en) 1997-12-10 2003-06-17 Intel Corporation Authentication and security in wireless communication system
US6526026B1 (en) 1997-12-10 2003-02-25 Intel Corporation Digit transmission over wireless communication link
US8165028B1 (en) 1997-12-10 2012-04-24 Intel Corporation Monitoring in communication system with wireless trunk
US6188736B1 (en) 1997-12-23 2001-02-13 At&T Wireless Svcs. Inc. Near-optimal low-complexity decoding of space-time codes for fixed wireless applications
US6263035B1 (en) 1998-02-02 2001-07-17 Oki Telecom, Inc. System and method for adjusting a phase angle of a recovered data clock signal from a received data signal
US6310870B1 (en) 1998-03-30 2001-10-30 Oki Telecom, Inc. Method for transmitting high data rate information in code division multiple access systems
TW391116B (en) * 1998-07-24 2000-05-21 Koninkl Philips Electronics Nv High-speed serial data communication system
US6459740B1 (en) * 1998-09-17 2002-10-01 At&T Wireless Services, Inc. Maximum ratio transmission
US6804307B1 (en) 2000-01-27 2004-10-12 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for efficient transmit diversity using complex space-time block codes
EP1128271A1 (en) * 2000-02-22 2001-08-29 THOMSON multimedia S.A. Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
US6591114B1 (en) 2000-02-24 2003-07-08 Qualicom Systems, Inc. Fixed cellular communications system
CN1647196A (zh) * 2002-04-11 2005-07-27 皇家飞利浦电子股份有限公司 随机的dc控制
US7020208B1 (en) 2002-05-03 2006-03-28 Pericom Semiconductor Corp. Differential clock signals encoded with data
WO2012170921A2 (en) * 2011-06-10 2012-12-13 Intersil Americas LLC System and method for operating a one-wire protocol slave in a two-wire protocol bus environment

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634855A (en) * 1969-05-05 1972-01-11 Wendell S Miller Self-clocking multilevel data coding system
US3702379A (en) * 1970-08-06 1972-11-07 Motorola Inc Data transferring system utilizing frame and bit timing recovery technique
JPS4850183A (ja) * 1971-10-27 1973-07-14
BE790658A (fr) * 1971-10-29 1973-04-27 Siemens Ag Montage de transmission de donnees
US3803366A (en) * 1971-12-30 1974-04-09 Kokusai Electric Co Ltd Duplex communication system using plurality of hand sets
US3863025A (en) * 1973-04-25 1975-01-28 Gte Automatic Electric Lab Inc Data transmission method
US3961367A (en) * 1974-07-03 1976-06-01 Rca Corporation Self-clocking, error correcting low bandwidth digital recording system
US3978319A (en) * 1975-10-29 1976-08-31 International Business Machines Corporation Universal self-clocking code reading method and apparatus
US4085448A (en) * 1976-10-04 1978-04-18 International Business Machines Corporation Data communication bus structure
US4101969A (en) * 1977-06-06 1978-07-18 Digital Equipment Corporation Secondary storage facility with means for monitoring sector pulses
US4361876A (en) * 1978-09-05 1982-11-30 Motorola, Inc. Microcomputer with logic for selectively disabling serial communications
US4280221A (en) * 1979-05-31 1981-07-21 The Boeing Company Digital data communication system

Also Published As

Publication number Publication date
AU544403B2 (en) 1985-05-23
EP0059724A1 (en) 1982-09-15
US4369516A (en) 1983-01-18
DK163471C (da) 1992-07-20
JPS57501409A (ja) 1982-08-05
MX151315A (es) 1984-11-08
SE8203028L (sv) 1982-05-14
WO1982001111A1 (en) 1982-04-01
CA1172331A (en) 1984-08-07
AU7580581A (en) 1982-04-14
BR8108793A (pt) 1982-08-10
EP0059724A4 (en) 1983-02-09
EP0059724B1 (en) 1985-06-12
DK163471B (da) 1992-03-02
DK217482A (da) 1982-05-14

Similar Documents

Publication Publication Date Title
JPH0459819B2 (ja)
US4592072A (en) Decoder for self-clocking serial data communications
JPH055711Y2 (ja)
EP0150072B1 (en) Decoder
US4665517A (en) Method of coding to minimize delay at a communication node
US7907681B2 (en) Circuit and method for differential signaling receiver
US5142556A (en) Data transfer system and method of transferring data
GB1469465A (en) Detection of errors in digital information transmission systems
US5077552A (en) Interface for coupling audio and video equipment to computer
US6232796B1 (en) Apparatus and method for detecting two data bits per clock edge
US5742135A (en) System for maintaining polarity synchronization during AMI data transfer
US20030112827A1 (en) Method and apparatus for deskewing parallel serial data channels using asynchronous elastic buffers
US4962509A (en) Code violation detection circuit for use in AMI signal transmission
JP2951992B2 (ja) 特に自動車のための通信ネットワークのステーション間の情報伝送方法および装置
US5208840A (en) Method and arrangement for detecting framing bit sequence in digital data communications system
US4255813A (en) Dicode transmission system
US6889272B1 (en) Parallel data bus with bit position encoded on the clock wire
KR880001024B1 (ko) 데이터 전송방법
KR880001023B1 (ko) 셀프콜록킹 데이타 전송시스템
CA1204515A (en) Interface for serial data communications link
JPS6254253B2 (ja)
JPS60235548A (ja) 信号フレ−ムの伝送方式
JPS59135561A (ja) 回線制御信号検出,送信回路
JPS63212244A (ja) シリアルデ−タ転送方式
JPS6253100B2 (ja)