JPS6074853A - 波形成形装置 - Google Patents
波形成形装置Info
- Publication number
- JPS6074853A JPS6074853A JP58182209A JP18220983A JPS6074853A JP S6074853 A JPS6074853 A JP S6074853A JP 58182209 A JP58182209 A JP 58182209A JP 18220983 A JP18220983 A JP 18220983A JP S6074853 A JPS6074853 A JP S6074853A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- signal
- counter
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、例えばループ方式のデータリンク制御シス
テムにおいて、伝送系で蓄積された波形歪を補正して波
形成形する波形成形装置に関するものでおる。
テムにおいて、伝送系で蓄積された波形歪を補正して波
形成形する波形成形装置に関するものでおる。
一般に、データリンク制御を行う場合、伝送系（ケーブ
ル、ドライバ、レシーバ）で波形歪枠；蓄積され、元の
データ波形が消滅してしまうことがめった。特に、伝送
系をループ方式によって構成した場合、第１図に示すよ
うに、光スィッチ１によって入力信号２をそのｉｔ次局
へ伝送すること、すなわちハードウェア解列を行うこと
が難しいという問題点があった。
ル、ドライバ、レシーバ）で波形歪枠；蓄積され、元の
データ波形が消滅してしまうことがめった。特に、伝送
系をループ方式によって構成した場合、第１図に示すよ
うに、光スィッチ１によって入力信号２をそのｉｔ次局
へ伝送すること、すなわちハードウェア解列を行うこと
が難しいという問題点があった。
この発明は、上記のような問題点に着目してなされたも
ので、入力信号の立上りまたは立下りを検出してカウン
タを作動させ、このカラ／りが所定数カウントした時に
入力信号を取込で波形成形することにより、伝送系での
波形歪を完全に補正でき、ハードウェア解列が可能とな
る波形成形装置を提供するものである。
ので、入力信号の立上りまたは立下りを検出してカウン
タを作動させ、このカラ／りが所定数カウントした時に
入力信号を取込で波形成形することにより、伝送系での
波形歪を完全に補正でき、ハードウェア解列が可能とな
る波形成形装置を提供するものである。
以下、この発明の一実施例を図面について説明する。
第２図は、この発明に係る波形成形装置の基本構成を示
す回路図である。また、この実施例は、光通信システム
におけるＨ Ｄ Ｌ Ｃ（Ｈｉｇｈｌｅｖｅｌｄａｔａ
１ｉｎｋ ｃｏｎｔｒｏｌ ）のデータリンク方式に
適用した場合を示している。
す回路図である。また、この実施例は、光通信システム
におけるＨ Ｄ Ｌ Ｃ（Ｈｉｇｈｌｅｖｅｌｄａｔａ
１ｉｎｋ ｃｏｎｔｒｏｌ ）のデータリンク方式に
適用した場合を示している。
同図において、３は光送信器、４は光受信器、５は光受
信器４によって光電変換された直列電気信号が入力され
るＪ−にフリップフロップ、６はフリップフロップ５の
出力が入力されるＤ形フリップフロップで、フリップフ
ロップ５とともに図外の発振器から基準クロック信号（
ＣＬＫ）が入力されている。７は前記直列信号の立下り
（データ信号開始）を検出する手段としてのノアゲート
、８はシンクロナス４ビツトデイケードカウンタ、９．
１０はインバータ、１１はナントゲート、１２は４ビツ
トデイケードカウンタ８の出力がＨ（ハイレベル）とな
るとプリセットされるＤ形フリップフロップで、プリセ
ットされると出力がＨ（１”）となる。１３はインバー
タ１４全介して入力される基準クロック信号（ＣＬＫ）
Ｑカウントするシンクロナス４ピツトデイケードカウン
タで、前記検出手段からの信号に基づいて基準クロック
信号（ＣＬＫ）ｉ所定数（ここでは４）カウントする。
信器４によって光電変換された直列電気信号が入力され
るＪ−にフリップフロップ、６はフリップフロップ５の
出力が入力されるＤ形フリップフロップで、フリップフ
ロップ５とともに図外の発振器から基準クロック信号（
ＣＬＫ）が入力されている。７は前記直列信号の立下り
（データ信号開始）を検出する手段としてのノアゲート
、８はシンクロナス４ビツトデイケードカウンタ、９．
１０はインバータ、１１はナントゲート、１２は４ビツ
トデイケードカウンタ８の出力がＨ（ハイレベル）とな
るとプリセットされるＤ形フリップフロップで、プリセ
ットされると出力がＨ（１”）となる。１３はインバー
タ１４全介して入力される基準クロック信号（ＣＬＫ）
Ｑカウントするシンクロナス４ピツトデイケードカウン
タで、前記検出手段からの信号に基づいて基準クロック
信号（ＣＬＫ）ｉ所定数（ここでは４）カウントする。
１５は４ビツトデイケードカウンタ１３からのカウント
出力信号に同期して前記直列電気信号を取込み、波形成
形するＤ形フリップフロップ、１６はフリップフロップ
１５から波形成形されて出力された直列信号を処理し、
光送信器３がら出力させるシンクロナスデータリンクコ
ントローラ、１７は基準クロック信号（ＣＬＫ）を１０
分周した信号（ＣＬＫ／１ ｏ ）ｙ出力するディケー
ドカウンタである。
出力信号に同期して前記直列電気信号を取込み、波形成
形するＤ形フリップフロップ、１６はフリップフロップ
１５から波形成形されて出力された直列信号を処理し、
光送信器３がら出力させるシンクロナスデータリンクコ
ントローラ、１７は基準クロック信号（ＣＬＫ）を１０
分周した信号（ＣＬＫ／１ ｏ ）ｙ出力するディケー
ドカウンタである。
上記フリップフロップ５，６，１２．１５には、それぞ
れ十５ｖの直流電源が接続されており、また１０分周し
たクロック信号（ＣＬＫ／１０）は４ビツトデイケード
カウンタ８に入力されている。
れ十５ｖの直流電源が接続されており、また１０分周し
たクロック信号（ＣＬＫ／１０）は４ビツトデイケード
カウンタ８に入力されている。
次に、上記構成に基づいて作用を説明する。なお、第３
図に第２図の各部ｆａｔ〜（ハ）の信号波形を示す。
図に第２図の各部ｆａｔ〜（ハ）の信号波形を示す。
ｆ−Ｉ Ｄ Ｌ Ｃのデータリンク方式においては、伝
送しようとする任意のビット列にブロックの切れ目を示
すフラグシーケンス、アドレス情報、制御情報等を含む
フレームと呼ばれるビット列を単位として伝送が行われ
ている。その際、”０”全挿入、除去（送信時、ピッ）
１がｎ個連続すると次のビットとの間に１０″を挿入し
、フラグシーケンスとの重なりを避け、受信時、送信時
に挿入された“０”を除去する）することにより、伝送
データの符号体系を束縛しないようにしている。
送しようとする任意のビット列にブロックの切れ目を示
すフラグシーケンス、アドレス情報、制御情報等を含む
フレームと呼ばれるビット列を単位として伝送が行われ
ている。その際、”０”全挿入、除去（送信時、ピッ）
１がｎ個連続すると次のビットとの間に１０″を挿入し
、フラグシーケンスとの重なりを避け、受信時、送信時
に挿入された“０”を除去する）することにより、伝送
データの符号体系を束縛しないようにしている。
光受信器４から入力される直列信号（ｂ）は、１”のデ
ータがｎ個連続すると自動的に０″になるように、外部
のコントローラによって制御されている。このデータの
一番最初の１０″が検出されると、ノアゲート７からそ
の直列信号ｔｂｌの立下り時に同期して微分パルスが出
力１ｃ）される。一方、４ビツトデイケードカウンタ８
は、直列信号（ｂｌが８個以上連続して′１”になる、
ことがないので必ず′０”になっており、通常のデータ
受信が終了すると直列信号（ｂｌはオール″′１”とな
り、基準クロック信号（ＣＬＫ）を１０分周した分周信
号（ＣＬＫ／１０）の立上りに同期して８個友ルントす
ると出力ｔｅｌが”１”となりフリップフロップ１２は
プリセットされる。そして、前述したノアゲート７から
微分パルスが出力され、その出力（ｃｌがｌ１ｔＮの間
フリップフロップ１２の出力［ｈ）が１″となってナン
トゲート１１から”０”の微分パルスが出力され、４゛
ビツトデイケードカウンタ１３はオール″０″がセット
される。このセットが完了した時点で、インバータ１４
により反転された基準クロック信号によって、４ビツト
デイケードカウンタ１３はカウント動作を開始し、カウ
ント数が４になると出力（１）が“１″に立上る。そし
て、この立上り時に直列信号ｆｂ）、すなわち受信デー
タをフリップフロップ１５にセットする。以後、４ビツ
トデイケードカウ／り１３により、そのカウント値が４
になるとフリップフロップ１５へ受信データをセットし
、これを繰り返すことによりフリップフロップ１５から
波形成形された直列信号（ホ）が得られる。
ータがｎ個連続すると自動的に０″になるように、外部
のコントローラによって制御されている。このデータの
一番最初の１０″が検出されると、ノアゲート７からそ
の直列信号ｔｂｌの立下り時に同期して微分パルスが出
力１ｃ）される。一方、４ビツトデイケードカウンタ８
は、直列信号（ｂｌが８個以上連続して′１”になる、
ことがないので必ず′０”になっており、通常のデータ
受信が終了すると直列信号（ｂｌはオール″′１”とな
り、基準クロック信号（ＣＬＫ）を１０分周した分周信
号（ＣＬＫ／１０）の立上りに同期して８個友ルントす
ると出力ｔｅｌが”１”となりフリップフロップ１２は
プリセットされる。そして、前述したノアゲート７から
微分パルスが出力され、その出力（ｃｌがｌ１ｔＮの間
フリップフロップ１２の出力［ｈ）が１″となってナン
トゲート１１から”０”の微分パルスが出力され、４゛
ビツトデイケードカウンタ１３はオール″０″がセット
される。このセットが完了した時点で、インバータ１４
により反転された基準クロック信号によって、４ビツト
デイケードカウンタ１３はカウント動作を開始し、カウ
ント数が４になると出力（１）が“１″に立上る。そし
て、この立上り時に直列信号ｆｂ）、すなわち受信デー
タをフリップフロップ１５にセットする。以後、４ビツ
トデイケードカウ／り１３により、そのカウント値が４
になるとフリップフロップ１５へ受信データをセットし
、これを繰り返すことによりフリップフロップ１５から
波形成形された直列信号（ホ）が得られる。
このようにして、伝送系によって生じた±５０チ以下（
第３図のＸの範囲）の波形歪（ノクルス巾歪）が補正さ
れ、ループ状のデータリンク制御においてもハードウェ
ア解列を行うことが可能となる。
第３図のＸの範囲）の波形歪（ノクルス巾歪）が補正さ
れ、ループ状のデータリンク制御においてもハードウェ
ア解列を行うことが可能となる。
なお、この発明は、上記第２図に示した回路構成に限定
されるもので蝶なく、また５ＤＬＣ方式および他の類似
したデータリンク制御についても適用可能である。
されるもので蝶なく、また５ＤＬＣ方式および他の類似
したデータリンク制御についても適用可能である。
以上説明したように、この発明によれば、入力信号の立
上りまたは立下りを検出してカウンタを作動させ、この
カラ／りが所定数力ウノトシた時に入力信号を取込んで
波形成形するようにしたため、伝送系で蓄積された波形
歪を完全に補正できるという効果があり、ループ方式の
データリンク制御を行う場合に、中継器等に使用でき、
しかもハードウェア解列を行うことができるという効果
がある。
上りまたは立下りを検出してカウンタを作動させ、この
カラ／りが所定数力ウノトシた時に入力信号を取込んで
波形成形するようにしたため、伝送系で蓄積された波形
歪を完全に補正できるという効果があり、ループ方式の
データリンク制御を行う場合に、中継器等に使用でき、
しかもハードウェア解列を行うことができるという効果
がある。
第１図は従来のハードウェア解列を行う様子を示す図、
第２図はこの発明の一実施例を示す基本構成回路図、第
３図は第２図に示す各部の信号波形を示す図である。 ５・・・・・・・・・Ｊ−Ｉ（フリップフロップ６．１
２．１５・・・・・・・・・Ｄ形フリップフロップケー
トカウンタ １１・・・・・・・・・・・・・・・ナントゲート代理
人大岩増雄
第２図はこの発明の一実施例を示す基本構成回路図、第
３図は第２図に示す各部の信号波形を示す図である。 ５・・・・・・・・・Ｊ−Ｉ（フリップフロップ６．１
２．１５・・・・・・・・・Ｄ形フリップフロップケー
トカウンタ １１・・・・・・・・・・・・・・・ナントゲート代理
人大岩増雄
Claims (1)
- 入力された直列信号の立上りまたは立下りを検出する手
段と、該検出手段からの出力信号に基づいて基準クロッ
ク信号を所定数カウントするカウンタと、該カウンタか
らのカウント終了信号に同期して前記直列信号を取込み
波形成形する回路とを備えたことを特徴とする波形成形
装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182209A JPS6074853A (ja) | 1983-09-30 | 1983-09-30 | 波形成形装置 |
| DE19843435097 DE3435097A1 (de) | 1983-09-30 | 1984-09-25 | Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen |
| US06/655,455 US4675545A (en) | 1983-09-30 | 1984-09-28 | Wave shaping apparatus for eliminating pulse width distortion |
| SE8404850A SE458326B (sv) | 1983-09-30 | 1984-09-28 | Vaagformningsanordning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182209A JPS6074853A (ja) | 1983-09-30 | 1983-09-30 | 波形成形装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074853A true JPS6074853A (ja) | 1985-04-27 |
| JPH0561828B2 JPH0561828B2 (ja) | 1993-09-07 |
Family
ID=16114258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182209A Granted JPS6074853A (ja) | 1983-09-30 | 1983-09-30 | 波形成形装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4675545A (ja) |
| JP (1) | JPS6074853A (ja) |
| DE (1) | DE3435097A1 (ja) |
| SE (1) | SE458326B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2629963B1 (fr) * | 1988-04-12 | 1991-03-15 | Trt Telecom Radio Electr | Dispositif de mesure et d'annulation de la distorsion biaise des signaux binaires du type ne comportant pas de composante spectrale a la frequence zero |
| JP3028841B2 (ja) * | 1990-09-28 | 2000-04-04 | 株式会社東芝 | Ｐｗｍ発生回路 |
| US5442310A (en) * | 1992-07-31 | 1995-08-15 | Intel Corporation | Circuitry and method for reset discrimination |
| US5541759A (en) * | 1995-05-09 | 1996-07-30 | Microsym Computers, Inc. | Single fiber transceiver and network |
| FR2738701A1 (fr) * | 1995-09-13 | 1997-03-14 | Trt Telecom Radio Electr | Systeme de transmission a sensibilite au bruit diminuee |
| FR2764135B1 (fr) * | 1997-05-30 | 1999-07-09 | Sgs Thomson Microelectronics | Procede et dispositif de filtrage d'un signal impulsionnel |
| DE10117838A1 (de) | 2001-04-02 | 2002-10-17 | Omron Electronics Mfg Of Germa | Verfahren zur Störlichtunterdrückung und Messgerät |
| DE102005021193A1 (de) * | 2005-05-03 | 2006-11-09 | Endress + Hauser Gmbh + Co. Kg | Schaltungsanordnung und Verfahren zur Signalaufbereitung eines digitalen Signals |
| CN103297001B (zh) * | 2013-05-17 | 2016-06-22 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773552A (en) * | 1980-10-27 | 1982-05-08 | Nec Corp | In-step synchronism type receiving circuit |
| JPS5852527A (ja) * | 1981-09-24 | 1983-03-28 | Fujitsu Ltd | 温度センサ |
| JPS58123260A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | フレ−ム同期方式 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1299420A (en) * | 1970-10-27 | 1972-12-13 | Fernseh Gmbh | Impulse width discriminator |
| US3766323A (en) * | 1971-02-24 | 1973-10-16 | Itt | Digital dial pulse distortion corrector |
| FR2181110A5 (ja) * | 1972-04-17 | 1973-11-30 | Materiel Telephonique | |
| DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
| US4227054A (en) * | 1978-12-01 | 1980-10-07 | Bell Telephone Laboratories, Incorporated | Digital constant-percent break pulse corrector |
| DE2931528A1 (de) * | 1979-08-03 | 1981-02-19 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur erkennung eines empfangenen vorgegebenen pruefsignals fuer ein datenmodem, insbesondere fuer ein bildschirmtext-modem |
-
1983
- 1983-09-30 JP JP58182209A patent/JPS6074853A/ja active Granted
-
1984
- 1984-09-25 DE DE19843435097 patent/DE3435097A1/de active Granted
- 1984-09-28 US US06/655,455 patent/US4675545A/en not_active Expired - Fee Related
- 1984-09-28 SE SE8404850A patent/SE458326B/sv not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5773552A (en) * | 1980-10-27 | 1982-05-08 | Nec Corp | In-step synchronism type receiving circuit |
| JPS5852527A (ja) * | 1981-09-24 | 1983-03-28 | Fujitsu Ltd | 温度センサ |
| JPS58123260A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | フレ−ム同期方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3435097C2 (ja) | 1990-04-05 |
| US4675545A (en) | 1987-06-23 |
| SE8404850L (sv) | 1985-03-31 |
| DE3435097A1 (de) | 1985-04-18 |
| SE458326B (sv) | 1989-03-13 |
| JPH0561828B2 (ja) | 1993-09-07 |
| SE8404850D0 (sv) | 1984-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6074853A (ja) | 波形成形装置 | |
| JP3085448B2 (ja) | 通信システム | |
| CN210201839U (zh) | 一种传输协议自适应解码系统 | |
| JPH08274766A (ja) | クロック回復外挿法 | |
| JPH05161181A (ja) | 時刻同期方式 | |
| JPH02260734A (ja) | シリアルデータ伝送方式 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| KR970002947B1 (ko) | 신호전송 구동장치 및 그 제어방법 | |
| JP3697017B2 (ja) | 赤外線通信機器および赤外線通信方法 | |
| JPH0316054B2 (ja) | ||
| JP3517362B2 (ja) | マンチェスタ符号の同期回路 | |
| JPH0385043A (ja) | データ転送装置 | |
| SU1496013A2 (ru) | Устройство дл компенсации искажений типа преобладани | |
| JP2001127744A (ja) | 調歩同期式データ通信装置、及び調歩同期式データ通信方法 | |
| JPS60213130A (ja) | 符号誤り訂正回路 | |
| JPH04144325A (ja) | フレーム同期装置 | |
| JPS59123330A (ja) | エラ−検出方式 | |
| JPH0373632A (ja) | 通信装置 | |
| JPS6076808A (ja) | クロツク整形回路 | |
| JPH01260944A (ja) | 通信端末装置 | |
| JPH066341A (ja) | 調歩同期方式通信のための受信回路 | |
| JPH02164134A (ja) | パリティカウント回路 | |
| JPH08214045A (ja) | 周波数偏移変復調装置 | |
| JPH01138833A (ja) | 双方向デジタル伝送システム | |
| JPS59174759U (ja) | 符号判定回路 |