SE458326B - Vaagformningsanordning - Google Patents
VaagformningsanordningInfo
- Publication number
- SE458326B SE458326B SE8404850A SE8404850A SE458326B SE 458326 B SE458326 B SE 458326B SE 8404850 A SE8404850 A SE 8404850A SE 8404850 A SE8404850 A SE 8404850A SE 458326 B SE458326 B SE 458326B
- Authority
- SE
- Sweden
- Prior art keywords
- pulse
- counter
- flip
- flop
- pulse train
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
- H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
- Selective Calling Equipment (AREA)
Description
458 326 l0 15 20 25 30 35 2 framkanten för varje puls i det inkommande pulståget; och återställande vågformningsorgan som vid varje räk- ning-slut-signal från räknaren aktiveras för mottagning av det höga eller låga värdet i pulstàget i syfte att av det inkommande pulstáget alstra ett àterställt puls- tåq- .
Den inmatade pulstágssignalen bringas till bak- kants- eller framkantstillståndet vid en förskriven tidpunkt, vilken bestämmes av räknaren, efter varje - puls framkant eller bakkant, varigenom vågformningen av pulstâgssignalen utföres så att pulsbredden alltid blir konstant. Om vågformningsanordningen tillämpas vid exempelvis högnivâdatalänkstyrmetoden kan följaktligen maskinvaruanalys utföras.
Föreliggande uppfinning kommer nu att beskrivas under hänvisning till bifogade ritningar. Fig 1 är ett blockschema och visar principen för en anordning för utförande av maskinvaruanalys i dataöverföringssystem enligt teknikens ståndpunkt. Fig 2 är ett blockschema över en pulsvágformningsanordning enligt uppfinningen.
Pig 3 är ett vàgformsdiagram för signaler i olika delar av'fig 2.
Fig 2 är ett kretsschema och visar den grundläggande uppbyggnaden hos en vàgformningsanordning enligt upp- finningen. Utföringsformen visas såsom tillämpad vid HDLC-metoden (högnivádatalänkstyrning) vid ljuskommu- nikationssystem.
I figuren betecknar hänvisningssiffra 3 en ljus- sändare, hänvisningssiffra 4 en ljusmottagare, hänvis- ningssiffra 5 en JK-vippa, vilken mottar seriella elek- triska signaler, vilka härrör från en av ljusmottagaren utförd fotoelektrisk omvandling, och hänvisningssiffra 6 en D-vippa, vilken mottar vippans 5 utsignal. En re- ferensklocksignal (CLK) från en ej visad oscillator matas till vipporna 5 och 6. Hänvisningssiffra 7 be- tecknar en NOR-grind för detektering av bakkanter i den se- 10 15 20 25 30 35 458 326 3 riella signalen (datasignalens start), hänvisningssiffra 8 en synkron 4~bitars dekadräknare, hänvisningsnummer 9, 10 inverterare, hänvisningsnummer ll en NAND-grind och hänvisningsnummer 12 en D-vippa, vilken ställs när dekadräknarens 8 utsígnal blir H (hög nivå). D-vippans 12 utsignal blir H (“l") om den är ställd. Hänvisnings~ nummer 13 betecknar en synkron 4-bitars dekadräknare, vilken räknar de genom en inverterare 14 inmatade re- ferensklocksignalerna (CLK). Räknaren 13 räknar ett föreskrivet antal (i detta fall 4) referensklocksigna- ler (CLK) på grundval av en signal från detekteringsor- ganen. Hänvisningssiffra 15 betecknar en D-vippa, vilken mottar den seriella elektriska signalen synkront med utsignalen från dekadräknaren 13 och utför vågformningen.
Hänvisningsnummer 16 är en synkron datalänksstyrenhet, vilken behandlar den seriella signalen efter vippans 15 vågformning och matar ut den behandlade signalen via ljussändaren 3. Med hänvisningssiffra 17 betecknas en dekadräknare, vilken avger en med 10 frekvensdelad signal (CLK/10), vilken är baserad på referensklock- signalen (CLK).
Vipporna 5, 6, 12, 15 är anslutna till en 5V~lik- stfömsmatning och den med 10 frekvensdelade klocksig- nalen matas in till dekadräknaren 8.
Den ovannämnda anordningens funktion kommer nu att beskrivas. Fig 3 visar vàgformen hos signaler i delarna (a) - (m) i fig 2.
Vid HDLC-datalänkmetoden utförs överföring för varje bittåg med användning av bittåg, som kallas ram, som enhet, innefattande en flaggsekvens för angivande av blockslut, adressinformation, styrinformation och liknande. Om en "1"-bit uppträder n gånger i följd i sändningstillstàndet införes en "O"-bit före nästa bit för att överlappning av flaggsekvensen skall undvikas.
Den i sändningstillstàndet införda "O"-biten avlägsnas i mottagningstillstándet, varigenom kodsystemet för transmissionsdata inte begränsas. 458 326 10 15 20 25 30 35 4 Den från ljusmottagaren 4 inmatade seriella sig- nalen (b) styrs genom yttre styrning på så sätt att om en databit som är "l" uppträder n gånger i följd blir den automatiskt "O"- Om den första "O" i datan detekteras avger NOR-grinden 7 en differentiell puls (c) synkront med den seriella signalens (b) fall. 4-bitars dekadräknaren blir alltid "O" eftersom den.seriel1a signalen (b) inte blir "l" åtta gånger i följd och efter det att den ordinära datakommunikationen är slut blir den seriella signalen (b) "l“ hela tiden. Om signaleni räknas åtta gånger synkront med framkanten i frekvens- divideringssignalen (CLK) delas med 10, 12 ställs.
(CLK/10), när referensklocksignalen blir utsignalen (e) "l" och vippan När en differentiell puls avges av NOR-grinden 7 och utsignalen (c) är "l“ blir vippans 12 utsignal (h) "l" och NAND-grinden ll avger en differentiell puls som är lika med "0", till "O". varigenom dekadräknaren 13 sätts När inställningen är klar börjar dekadräknaren 13 att räkna i överensstämmelse med de av inverteraren 14 inverterade referensklocksignalerna. Om det räknade talet blir 4 blir utsignalen (2) "l". Vid stigtidpunkten föres den seriella signalen (b), dvs mottagen data, till-vippan 15. Om det av dekadräknaren 13 räknade talet blir 4 föres mottagen data till vippan 15; Detta för- farande upprepas, varigenom seriella signaler (m), för vilka vågformning har utförts, erhålles från vippan 15.
Vágdistortion (pulsbreddsdistortion), som har upp- kommit under överföringen i transmissionssystemet och som ligger inom É 50% (området x i fig 3) korrigeras sålunda och maskinvaruanalys kan utföras även vid data- länkstyrning i ringnät.
Föreliggande uppfinning är inte begränsad till den i fig 2 visade kretsuppbyggnaden utan kan också tillämpas vid SDLC-metoden och liknande datalänkstyr- ning.
Claims (7)
1. l. Vågformningsanordning, vilken eliminerar puls- breddsdistortion hos varje puls i ett inkommande puls- tåg, som består av en serie pulser med föreskriven bredd, organ (5, 6, 7) för detektering av en framkant k ä n n e t e c k n a d av för en första puls i det inkommande pulståget för alstring av en startpuls; organ (17) för alstring av klockpulser med en föreskriven frekvens, varvid ett flertal klockpulser alstras under varje puls i pulstàget; att detekteringsorganet har en JK-vippa (5), vars ingångar mottar det inkommande pulståget, en D-vippa (6), som har dels en dataingång som är ansluten till en utgång från JK-vippan (5), dels en klockingàng som mottar klockpulserna, och en NOR-grind (7) med ingångar som är anslutna till utgångar fràn JK-vippan resp D-vippan för alstring av en startpuls för den första pulsens framkant; en räknare (13) som aktiveras av startpulsen för alstring av ett räknat tal genom cyklisk räkning av ' flertalet klockpulser, för alstring av en räkning-slut- signal för varje cykel som det räknade talet uppnår ett föreskrivet värde, vilket motsvarar en fördröjning från framkanten för varje puls i det inkommande pulstàget; och återställande vágformningsorgan (15) som vid varje räkning-slut-signal från räknaren (13) aktiveras för mottagning av det höga eller låga värdet i pulstàget i syfte att av det inkommande pulstâget alstra ett àterställt pulståg.
2. Vågformningsanordning enligt krav l, k ä n - n e t e c k n a d av att klockpulsernas frekvens motsvarar pulserna i det inkommande pulstàget för alstring av ett flertal klockpulser under varje puls i pulståget; och att räknaren (13) är en dekadräknare. 458 326 6
3. Anordning enligt krav 2, k ä n n e t e c k - n a d av att dekadräknaren (13) dekadräknare. är en synkron 4-bitars
4. Anordning enligt krav 2, k ä n n e t e c k - 5 n a d av att dekadräknaren (13) har organ för alstring av räkning-slut-signalen när det räknade talet när ' ett värde lika med 4.
5. Anordning enligt krav 2, k ä n n e t e c k - n a d av att dekadräknaren (13) 10 ning av räknaren, vilka påverkas har organ för inställ- av startpulsen för “ nollställning av räknaren.
6. Anordning enligt krav l, k ä n n e t e c k - n a d av att detekteringsorganet vidare har en andra räkna- 15 re (8), som räknar klockpulser under en period som motsvarar ett förutbestämt antal pulser för det inkom- mande pulståget, organ för återställning av det räknade talet för det andra räkneorganet för varje låg puls i det inkommande pulståget, så att den andra räknaren 20 alstrar en utsignal efter en serie med det förbestämda antalet inkommande höga pulser, vilka motsvarar en flaggsekvens, en andra vippa (12) som har dels en ställd ingång som är ansluten till den andra räknarens (8) utgång, dels ingångsorgan från NOR-grinden (7) för 25 återställníng av den andra vippan och en NAND-grind (ll) med ingångar som är anslutna till utgångar från NOR-grinden samt den andra vippan (12) för alstring av startpulsen vid bakkanten, för en låg puls som följer på flaggsekvensen. 30
7. Anordning enligt något av krav l-5, t e c k n a d av k ä n n e - att vågformningsorganet (15) har en D-vippa med dels en dataingång för mottagning av det inkommande pulståget, dels en klockingång som påverkas av räk- 35 ning-slut-signalen så att utsignalen från D-vippan alstrar det âterställda pulståget.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58182209A JPS6074853A (ja) | 1983-09-30 | 1983-09-30 | 波形成形装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8404850D0 SE8404850D0 (sv) | 1984-09-28 |
SE8404850L SE8404850L (sv) | 1985-03-31 |
SE458326B true SE458326B (sv) | 1989-03-13 |
Family
ID=16114258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8404850A SE458326B (sv) | 1983-09-30 | 1984-09-28 | Vaagformningsanordning |
Country Status (4)
Country | Link |
---|---|
US (1) | US4675545A (sv) |
JP (1) | JPS6074853A (sv) |
DE (1) | DE3435097A1 (sv) |
SE (1) | SE458326B (sv) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2629963B1 (fr) * | 1988-04-12 | 1991-03-15 | Trt Telecom Radio Electr | Dispositif de mesure et d'annulation de la distorsion biaise des signaux binaires du type ne comportant pas de composante spectrale a la frequence zero |
JP3028841B2 (ja) * | 1990-09-28 | 2000-04-04 | 株式会社東芝 | Pwm発生回路 |
US5442310A (en) * | 1992-07-31 | 1995-08-15 | Intel Corporation | Circuitry and method for reset discrimination |
US5541759A (en) * | 1995-05-09 | 1996-07-30 | Microsym Computers, Inc. | Single fiber transceiver and network |
FR2738701A1 (fr) * | 1995-09-13 | 1997-03-14 | Trt Telecom Radio Electr | Systeme de transmission a sensibilite au bruit diminuee |
FR2764135B1 (fr) * | 1997-05-30 | 1999-07-09 | Sgs Thomson Microelectronics | Procede et dispositif de filtrage d'un signal impulsionnel |
DE10117838A1 (de) | 2001-04-02 | 2002-10-17 | Omron Electronics Mfg Of Germa | Verfahren zur Störlichtunterdrückung und Messgerät |
DE102005021193A1 (de) * | 2005-05-03 | 2006-11-09 | Endress + Hauser Gmbh + Co. Kg | Schaltungsanordnung und Verfahren zur Signalaufbereitung eines digitalen Signals |
CN103297001B (zh) * | 2013-05-17 | 2016-06-22 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1299420A (en) * | 1970-10-27 | 1972-12-13 | Fernseh Gmbh | Impulse width discriminator |
US3766323A (en) * | 1971-02-24 | 1973-10-16 | Itt | Digital dial pulse distortion corrector |
FR2181110A5 (sv) * | 1972-04-17 | 1973-11-30 | Materiel Telephonique | |
DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
US4227054A (en) * | 1978-12-01 | 1980-10-07 | Bell Telephone Laboratories, Incorporated | Digital constant-percent break pulse corrector |
DE2931528A1 (de) * | 1979-08-03 | 1981-02-19 | Standard Elektrik Lorenz Ag | Schaltungsanordnung zur erkennung eines empfangenen vorgegebenen pruefsignals fuer ein datenmodem, insbesondere fuer ein bildschirmtext-modem |
JPS5773552A (en) * | 1980-10-27 | 1982-05-08 | Nec Corp | In-step synchronism type receiving circuit |
JPS5852527A (ja) * | 1981-09-24 | 1983-03-28 | Fujitsu Ltd | 温度センサ |
JPS58123260A (ja) * | 1982-01-18 | 1983-07-22 | Hitachi Ltd | フレ−ム同期方式 |
-
1983
- 1983-09-30 JP JP58182209A patent/JPS6074853A/ja active Granted
-
1984
- 1984-09-25 DE DE19843435097 patent/DE3435097A1/de active Granted
- 1984-09-28 US US06/655,455 patent/US4675545A/en not_active Expired - Fee Related
- 1984-09-28 SE SE8404850A patent/SE458326B/sv not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3435097C2 (sv) | 1990-04-05 |
US4675545A (en) | 1987-06-23 |
SE8404850L (sv) | 1985-03-31 |
DE3435097A1 (de) | 1985-04-18 |
JPH0561828B2 (sv) | 1993-09-07 |
SE8404850D0 (sv) | 1984-09-28 |
JPS6074853A (ja) | 1985-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4241444A (en) | Arrangement for time-division multiplex PWM data transmission | |
SE458326B (sv) | Vaagformningsanordning | |
CN104660220B (zh) | 一种产生整数频率脉冲的信号发生器及信号产生方法 | |
EP0084356A2 (en) | Pulse generator | |
US3247491A (en) | Synchronizing pulse generator | |
GB1454531A (en) | Frequency comparison circuit arrangements | |
GB1307403A (en) | Digital synchronization system | |
US2642526A (en) | Ring oscillator pulse producing circuit | |
SU1496013A2 (ru) | Устройство дл компенсации искажений типа преобладани | |
SU949784A1 (ru) | Устройство дл формировани серий импульсов | |
SU902275A2 (ru) | Селектор посылок по длительности | |
SU746881A1 (ru) | Многоканальный генератор импульсов | |
SU1112571A1 (ru) | Делитель частоты | |
SU1596301A1 (ru) | Устройство определени временного положени импульсных сигналов | |
JPS62200846A (ja) | レシ−バ回路 | |
SU978357A1 (ru) | Делитель частоты импульсов с регулируемым коэффициентом делени | |
SU674208A1 (ru) | Формирователь импульса огибающего серию импульсов | |
SU617860A1 (ru) | Детектор сигнала двоичного частного телеграфировани | |
JPS5744337A (en) | Pulse counting circuit | |
SU621114A1 (ru) | Устройство контрол поэлементной синхронизации | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
SU928665A1 (ru) | Устройство поэлементного фазировани | |
SU544170A1 (ru) | Стартстопное приемное устройство | |
SU1615894A2 (ru) | Устройство тактовой синхронизации | |
SU995189A1 (ru) | Устройство дл дифференциально-фазной защиты электроустановки |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8404850-3 Format of ref document f/p: F |
|
NUG | Patent has lapsed |
Ref document number: 8404850-3 Format of ref document f/p: F |