DE102005021193A1

DE102005021193A1 - Schaltungsanordnung und Verfahren zur Signalaufbereitung eines digitalen Signals

Info

Publication number: DE102005021193A1
Application number: DE200510021193
Authority: DE
Inventors: Jochen Politt; Dietmar FRÜHAUF
Original assignee: Endress and Hauser SE and Co KG
Current assignee: Endress and Hauser SE and Co KG
Priority date: 2005-05-03
Filing date: 2005-05-03
Publication date: 2006-11-09
Also published as: WO2006117296A1

Abstract

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Signalaufbereitung eines ursprünglichen zeitkritischen digitalen Signals mit fester Bitrate, mit denen sich eine zeitliche Verzerrung des Digitalsignals durch einen Übertrager in weiten Grenzen kompensieren läßt, wobei die betreffende Schaltungsanordnung energiesparend realisierbar ist und eine Vorselektion von Übertrager-Bauelementen entfallen kann. DOLLAR A Dazu wird bei dem erfindungsgemäßen Verfahren synchron zu einer Flanke des zeitlich verzerrten Signals (10.2) ein Triggerimpuls von einem Differenzierglied erzeugt, mit dem ein Taktgenerator auf die betrachtete Flanke des zeitlich verzerrten Signals (10.2) synchronisiert wird. Mit diesem synchronisierten Takt wird eine Abtastung (12) des verzerrten digitalen Signals durch eine Abtastschaltung gesteuert und ein dem ursprünglichen unverzerrten Signal entsprechendes fehlerfreies digitales Signal generiert. DOLLAR A Die Erfindung umfaßt auch eine entsprechende Schaltung.

Description

Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Signalaufbereitung eines ursprünglichen digitalen Signals mit fester Bitrate, insbesondere eines solchen digitalen Signals, das durch ein Bauelement zeitlich verzerrt wird.

Es ist bekannt, daß digitale Signale mit fester Bitrate bei ihrer Übertragung durch bestimmte Bauelemente in unerwünschter Weise zeitlich verzerrt werden. Übertrager dieser Art sind beispielsweise Bauelemente zur galvanischen Trennung, wie z.B. kapazitive Trennungen oder auch Optokoppler. Dabei dienen galvanische Trennungen insbesondere einer Potentialtrennung zwischen verschiedenen elektronischen Baugruppen, beispielsweise zwischen sogenannten eigensicheren und nicht eigensicheren Schaltungsteilen. Beim Einsatz von Optokopplern zur Übertragung eines digitalen Signals sind in verschiedenen Anwendungsfällen große Abstände zwischen Sender und Empfänger gefordert. Daraus resultieren hohe Lichtverluste. Beim Einsatz von empfindlichen, aber sehr langsamen Phototransistoren als Empfänger kommt es zu einer starken zeitlichen Verzerrung des digitalen Signals.

Zur Kompensation der beschriebenen störenden Laufzeiteffekte bei der Übertragung digitaler Signale mittels Optokopplern ist zwar auch eine gegenläufige zeitliche Vorentzerrung der digitalen Signale vorgeschlagen worden. Aber hierzu ist eine Vorselektion von Optokopplern erforderlich, die in der Praxis zu einer großen Ausschußrate und entsprechenden ökonomischen Nachteilen führt. Eine andere Möglichkeit zur Kompensation der beschriebenen störenden Laufzeiteffekte bei der Übertragung digitaler Signale mittels Optokopplern ergibt sich durch die Verwendung von verhältnismäßig schnellen PIN-Dioden als Empfänger. PIN-Dioden als Empfänger führen jedoch zu einem sehr hohen Stromverbrauch, der nicht in allen Anwendungen der betrachteten Schaltungen zu realisieren und/oder gewünscht ist.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, mit der sich eine zeitliche Verzerrung eines zeitkritischen Digitalsignals durch einen Übertrager in weiten Grenzen kompensieren läßt, wobei die betreffende Schaltungsanordnung energiesparend realisierbar ist und eine Vorselektion von Übertrager-Bauelementen entfallen kann.

Diese Aufgabe wird gelöst durch eine erfindungsgemäße Schaltungsanordnung zur Signalaufbereitung eines ursprünglichen digitalen Signals mit fester Bitrate, das durch ein Übertrager-Bauelement zeitlich verzerrt wird. Die Schaltungsanordnung umfasst ein Differenzierglied, einen Taktgenerator und eine Abtastschaltung, wobei das Differenzierglied synchron zu einer Flanke des zeitlich verzerrten Signals einen Triggerimpuls erzeugt, mit dem der Taktgenerator auf die betrachtete Flanke des zeitlich verzerrten Signals synchronisiert wird, und wobei mit diesem synchronisierten Takt eine Abtastung des verzerrten digitalen Signals durch die Abtastschaltung gesteuert und ein dem ursprünglichen unverzerrten Signal entsprechendes fehlerfreies digitales Signal generiert wird.

In einer bevorzugten ersten Ausführungsform der Schaltungsanordnung nach der Erfindung werden Triggerimpulse für jede steigende Flanke des zeitlich verzerrten Signals erzeugt.

In einer weiteren Ausführungsform der Schaltungsanordnung nach der Erfindung werden Triggerimpulse für jede fallende Flanke des zeitlich verzerrten Signals erzeugt.

Bei anderen Ausführungsformen der Schaltungsanordnung nach der Erfindung wird die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt wird, die der einfachen oder der doppelten Bitrate entspricht.

Noch andere Ausführungsformen der erfindungsgemäßen Schaltungsanordnung betreffen das Differenzierglied, das einen monostabilen Multivibrator, ein NAND-, NOR- und ein Tiefpass-Glied, wobei je nach Ausgestaltung der Tiefpass einen Widerstand und einen Kondensator umfasst.

Bei wieder anderen Ausführungsformen der erfindungsgemäßen Schaltungsanordnung umfaßt der Taktgenerator einen Oszillator und einen Zähler, wobei je nach Ausgestaltung der Oszillator ein Quarzoszillator ist und der Zähler durch einen oder mehrere kaskadierte Zählerbausteine realisiert wird.

Noch weitere Ausführungsformen der Schaltungsanordnung nach der Erfindung betreffen bezüglich des digitalen Signals ein Manchester – codiertes Signal bzw. ein NRZ-codiertes Signal, zum Beispiel einer seriellen Schnittstelle.

Eine weitere Ausführungsform der erfindungsgemäßen Schaltungsanordnung betrifft einen Optokoppler als Übertrager-Bauelement, der als Trennung zwischen einem eigensicheren Stromkreis und einen nicht eigensicheren Stromkreis dient.

Die oben genannte Aufgabe wird außerdem gelöst durch ein erfindungsgemäßes Verfahren zur Signalaufbereitung eines ursprünglichen digitalen Signals mit fester Signalfrequenz, das durch ein Übertrager-Bauelement zeitlich verzerrten wird, wobei ein Differenzierglied synchron zu einer Flanke des zeitlich verzerrten Signals einen Triggerimpuls erzeugt, mit dem ein Taktgenerator auf die betrachtete Flanke des zeitlich verzerrten Signals synchronisiert wird, und wobei mit diesem synchronisierten Takt eine Abtastung des verzerrten digitalen Signals durch die Abtastschaltung gesteuert und ein dem ursprünglichen unverzerrten Signal entsprechendes fehlerfreies digitales Signal generiert wird.

Bei einer bevorzugten Ausführungsform des Verfahrens nach der Erfindung werden Triggerimpulse für jede steigende Flanke des zeitlich verzerrten Signals erzeugt.

Bei einer anderen Ausführungsform des Verfahrens nach der Erfindung werden Triggerimpulse für jede fallende Flanke des zeitlich verzerrten Signals erzeugt.

Bei einem weiteren Verfahren nach der Erfindung wird die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt, die der Bitrate entspricht.

Bei noch einem weiteren Verfahren nach der Erfindung wird die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt, die der doppelten Bitrate entspricht.

Die Erfindung wird nachfolgend unter Verweis auf verschiedene Ausführungsbeispiele, die in der beigefügten Zeichnung dargestellt sind, näher beschreiben und erläutert. Dabei zeigen:
1 eine schematische Darstellung eines ersten Ausführungsbeispiels einer Abtastung eines zeitlich verzerrten digitalen Signals nach der Erfindung;
2 eine schematische Darstellung eines zweiten Ausführungsbeispiels einer Abtastung eines zeitlich verzerrten digitalen Signals nach der Erfindung;
3 eine schematische Darstellung einer Ausführungsform einer Schaltungsanordnung nach der Erfindung;
4 eine schematische Darstellung eines Ausführungsbeispiels der Schaltungsanordnung nach 3; und
5 eine Darstellung des Zeitverhaltens der Schaltungsanordnung nach 4.
Zur Vereinfachung und Übersichtlichkeit der Zeichnung sind gleiche Bauteile, Signale und ähnliche Elemente in den 1-5 mit gleichen Bezugszeichen versehen.
In 1 ist ein erstes Ausführungsbeispiel einer erfindungsgemäßen Abtastung eines zeitlich verzerrten Manchester-codierten digitalen Signals (10.2) dargestellt. 2 ist eine schematische Darstellung eines zweiten Ausführungsbeispiels der erfindungsgemäßen Abtastung am Beispiel eines NRZ-codierten (NRZ: Non Return To Zero) zeitlich verzerrten digitalen Signals (10.2), das ausgangsseitig an einem hier in den 1 und 2 nicht dargestellten Übertrager-Bauelement ansteht.
Das zeitlich verzerrte digitale Datensignal (10.2) hat eine feste Bitrate mit einer dazugehörigen Bitdauer T_B und Signalfrequenz f_B = 1/T_B. Eine Abtastung (12) wird nach der Erfindung zu festen definierten Zeitpunkten durchgeführt. Bei dem in 1 dargestellten Manchester-codierten digitalen Datensignal (10.2) erfolgt die Abtastung (12) mit einer Abtastfrequenz, die der doppelten Signalfrequenz f_B, also 2f_B, entspricht. Sinnvollerweise erfolgt die Abtastung (12) jeweils zu den Zeitpunkten 0,25T_B und 0,75T_B nach der Synchronisation. Demgegenüber ist bei dem in 2 dargestellten NRZ-codierten digitale Datensignal (10.2) die Abtastfrequenz der Abtastung (12) gleich der Signalfrequenz f_B. Sinnvollerweise erfolgt hierbei die Abtastung (12) jeweils zum Zeitpunkt 0,5T_B nach der Synchronisation.
Der Abtastvorgang wird nach der Erfindung entweder mit einer steigenden oder der fallenden Flanke des digitalen Datensignals (10.2) synchronisiert. Nach der Abtastung (12) resultiert die zeitliche Verzerrung des digitalen Datensignals (10.2) nicht mehr aus der unterschiedlichen Verzögerung von steigender und fallender Flanke durch das Übertrager-Bauelement, sondern nur noch aus einer verbleibenden sehr geringen zeitlichen Abweichung zwischen zwei aufeinander folgenden gleichartigen Flanken des digitalen Datensignals (10.2) von einem Nominalwert. Ein in den 1 und 2 jeweils schraffiert dargestellte Bereich stellt jene mögliche zeitliche Verzerrung des Übertrager-Bauelementes, beispielsweise eines Optokopplers, dar, die durch die erfindungsgemäße Schaltungsanordnung noch kompensiert wird.
Das erfindungsgemäße Verfahren kann für alle codierten Datensignale mit zwei logischen Zuständen (binäre Signale) und einer festen Bitdauer T_B eingesetzt werden. Neben den in den 1 und 2 dargestellten Manchester- und NRZ-codierten Datensignalen kann die Erfindung auch bei Return-to-zero (RZ)-codierten Signalen mit einer Abtastfrequenz = 2f_B und bei Differential-Manchester-codierten Signalen mit einer Abtastfrequenz = 2f_B Anwendung finden.
3 ist eine schematische Darstellung einer ersten Ausführungsform einer Schaltungsanordnung nach der Erfindung, mit der das oben beschriebene und in den 1 und 2 veranschaulichte Verfahren realisiert werden kann.
Ein ursprüngliches digitales Datensignal 10.1, das über ein Übertrager-Bauelement 14, hier: beispielsweise ein Optokoppler, übertragen wird, weist am Ausgang des Optokopplers 14 und einer gegebenenfalls erforderlichen Signalaufbereitung eine zeitliche Verzerrung auf. Dieses zeitlich verzerrte digitale Datensignal ist in Anlehnung an die Darstellung der 1 und 2 auch in 3 mit "10.2" bezeichnet. Die zur Kompensation der zeitlichen Verzerrung und zur Rekonstruktion des ursprünglichen digitalen Datensignals 10.1 dienende Schaltungsanordnung nach der Erfindung umfaßt wenigstens ein Differenzierglied 16, einen Taktgenerator und ein Abtastglied 20. Zur Veranschaulichung und zum besseren Verständnis der Erfindung auch anhand der nachfolgenden Beschreibung der 4 und 5 sind die in der Schaltungsanordnung auftretenden Signale besonders bezeichnet. So sind neben dem ausgangsseitig am Optokoppler 14 anliegenden zeitlich verzerrten Datensignal 10.2 ein Pulssignal nach dem Differenzierglied 16 mit "10.3" und ein am Eingang zum Abtastglied 20 anstehendes Signal aus dem Taktgenerator 18 mit "10.4" bezeichnet. Folgerichtig trägt dann das ausgangsseitig am Abtastglied 20 anliegende, rekonstruierte digitale Datensignal das Bezugszeichen "10.5".
In 4 ist ein realisiertes Ausführungsbeispiel einer Schaltungsanordnung nach 3 dargestellt. Im Einzelnen zeigt 4, daß das Differenzierglied 16 vorteilhafterweise ein NAND-Glied 16a, ein NOR-Glied 16b, einen Widerstand 16c und eine Kapazität 16d umfaßt. Der Widerstand 16c und die Kapazität 16d bilden dazu einen Tiefpass für das zeitlich verzerrte Datensignal 10.2. Obwohl hier nicht dargestellt, kann das Differenzierglied 16 auch durch einen beliebigen monostabilen Multivibrator realisiert werden.
Wie 4 auch zeigt, umfaßt der Taktgenerator 18 einen ersten Zähler 18a und einen zweiten Zähler 18b sowie einen Quarzgenerator 18c. Es ist auch denkbar, andere kaskadierte Zählerbausteine zu verwenden.
Die Funktionsweise der in den 3 und 4 dargestellten erfindungsgemäßen Schaltungsanordnung wird nachfolgend unter Verweis auf das in 5 dargestellte Zeitverhalten der Schaltungsanordnung beschrieben, wobei zur Veranschaulichung und als Beispiel ein Manchester-codiertes digitales Datensignal gewählt wurde. Die in den 1, 3 und 4 mit "10.1" bis "10.5" bezeichneten Datensignale sind in 5 zusätzlich mit "Signal 1" bis "Signal 5" bezeichnet.
Das eingangsseitig in den Optokoppler 14 gegebene und zu übertragende ursprüngliche digitale Datensignal 10.1 steht am Ausgang des Optokopplers 14 als zeitlich um 4μs bzw. 2μs verzerrtes Signal 2 (10.2) an. Die hier dargestellte Verzerrung um 4μs bzw. 2μs ist beispielhaft und dient nur zur Veranschaulichung, daß steigende und fallende Flanken des ursprünglichen digitalen Datensignals 10.1 unterschiedlich verzögert werden, was im Signalverlauf von Signal 2 deutlich erkennbar ist. Das Differenzierglied 16 generiert wahlweise aus jeder steigenden oder fallenden Flanke des Datensignals 10.2 einen kurzen Impuls, der als Signal 3 bzw. 10.3 in 5 dargestellt ist. Dieses Impulssignal 10.3 wird zum Synchronisieren des Taktgenerators 18 benutzt. Die Zeitpunkte der Abtastung 12 (siehe dazu auch 1) werden dadurch in ein dafür benötigtes Raster des Eingangssignals gelegt. Bei jeder steigenden- oder fallenden Flanke findet erneut eine Synchronisation statt.
Das synchronisierte Taktsignal 10.4 (Signal 4) am Ausgang des Taktgenerators 18 wird benutzt, um das zeitlich verzerrte Datensignal 10.2 am Ausgangs des Optokopplers 14 im ursprünglichen Zeitraster abzutasten und neu zu generieren. Das Datensignal 10.5 (Signal 5) am Ausgang des Abtastgliedes 20 entspricht nun wieder dem unverzerrten Datensignal 10.1 am Eingang des Optokopplers 14. Es ist um T_B/4 gegenüber dem Datensignal 10.1 verzögert.

Claims

Schaltungsanordnung zur Signalaufbereitung eines ursprünglichen digitalen Signals (10.1) mit fester Bitrate, dass durch ein Übertrager-Bauelement (14) zeitlich verzerrt wird, dadurch gekennzeichnet, dass die Schaltungsanordnung ein Differenzierglied (16), einen Taktgenerator (18) und eine Abtastschaltung (20) umfaßt, wobei das Differenzierglied (16) synchron zu einer Flanke des zeitlich verzerrten Signals (10.2) einen Triggerimpuls erzeugt, mit dem der Taktgenerator (18) auf die betrachtete Flanke des zeitlich verzerrten Signals synchronisiert wird, und wobei mit diesem synchronisierten Takt eine Abtastung des verzerrten digitalen Signals durch die Abtastschaltung (20) gesteuert und ein dem ursprünglichen unverzerrten Signal (10.1) entsprechendes fehlerfreies digitales Signal (10.5) generiert wird.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass Triggerimpulse für jede steigende Flanke des zeitlich verzerrten Signals erzeugt werden.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Triggerimpulse für jede fallende Flanke des zeitlich verzerrten Signals erzeugt werden.
Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt wird, die der Signalfrequenz (f_B) entspricht.
Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt wird, die der doppelten Signalfrequenz (f_B) entspricht.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Differenzierglied einen monostabilen Multivibrator umfaßt.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Differenzierglied ein NAND- (16a), NOR- (16b) und ein Tiefpass-Glied (16c, 16d) umfasst.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Tiefpass-Glied einen oder mehreren Widerständen (16c) und eine oder mehrere Kapazitäten (16d) umfasst.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der Taktgenerator (18) einen Oszillator und einen Zähler umfasst.
Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass der Oszillator ein Quarzoszillator (18c) ist.
Schaltungsanordnung nach einem der Ansprüche Anspruch 9 oder 10, dadurch gekennzeichnet, dass der Zähler durch einen oder mehrere kaskadierte Zählerbausteine (18a, 18b) realisiert wird.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das abzutastende Signal ein Manchester-codiertes Signal ist.
Schaltungsanordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das abzutastende Signal ein NRZ-codiertes Signal, beispielsweise einer seriellen Schnittstelle ist.
Schaltungsanordnung nach einem der vorgehenden Ansprüche 1 bis 13, dadurch gekennzeichnet, dass sie zur Aufbereitung eines ursprünglichen digitalen Signals verwendet wird, das durch einen Optokoppler (14) zeitlich verzerrt wird, der als Trennung zwischen einem eigensicheren Stromkreis und einen nicht eigensicheren Stromkreis dient.
Verfahren zur Signalaufbereitung eines ursprünglichen digitalen Signals (10.1) mit fester Signalfrequenz, das durch ein Übertrager-Bauelement (14) zeitlich verzerrten wird, wobei ein Differenzierglied (16) synchron zu einer Flanke des zeitlich verzerrten Signals einen Triggerimpuls erzeugt, mit dem ein Taktgenerator auf die betrachtete Flanke des zeitlich verzerrten Signals (10.2) synchronisiert wird, und wobei mit diesem synchronisierten Takt eine Abtastung des verzerrten digitalen Signals durch die Abtastschaltung gesteuert und ein dem ursprünglichen unverzerrten Signal (10.1) entsprechendes fehlerfreies digitales Signal (10.5) generiert wird.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß Triggerimpulse für jede steigende Flanke des zeitlich verzerrten Signals erzeugt werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Triggerimpulse für jede fallende Flanke des zeitlich verzerrten Signals erzeugt werden.
Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, daß die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt wird, die der Signalfrequenz (f_B) entspricht.
Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeichnet, dass die Abtastung des verzerrten digitalen Signals mit einer Abtastfrequenz durchgeführt wird, die der doppelten Signalfrequenz (f_B) entspricht.