DE3435097A1 - Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen - Google Patents

Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen

Info

Publication number
DE3435097A1
DE3435097A1 DE19843435097 DE3435097A DE3435097A1 DE 3435097 A1 DE3435097 A1 DE 3435097A1 DE 19843435097 DE19843435097 DE 19843435097 DE 3435097 A DE3435097 A DE 3435097A DE 3435097 A1 DE3435097 A1 DE 3435097A1
Authority
DE
Germany
Prior art keywords
flip
circuit arrangement
flop
output signal
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843435097
Other languages
English (en)
Other versions
DE3435097C2 (de
Inventor
Noboru Nagoya Aichi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3435097A1 publication Critical patent/DE3435097A1/de
Application granted granted Critical
Publication of DE3435097C2 publication Critical patent/DE3435097C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)
  • Selective Calling Equipment (AREA)

Description

BESCHREIBUNG
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen, die in Datenübertragungssystemen wie Fernregelsystemen mit geschlossener Schleife auftretende Impulsverzerrungen korrigiert.
Im allgemeinen treten in Fernregelsystemen im Übertragungsweg (Kabel, Sender oder Empfänger) Impulsverzerrungen auf, so daß die ursprüngliche Datenimpulsfolge nicht mehr erkennbar ist. Ist das Übertragungssystem ein solches mit geschlossener Schleife, wie in Fig. 1 gezeigt, so ist es schwierig, das Eingangssignal 2 mittels eines optischen Schalters 1 an die nächste Station zu übertragen, ohne daß Verzerrungen auftreten. In einem solchen Falle ist eine Analyse der Hardware schwierig.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen vorzuschlagen, mit der die gegenüber einer Ursprungsimpulsfolge bestimmter Impulsbreite aufgetretenen Impulsbreitenverzerrungen vollständig korrigiert werden.
Eine Schaltungsanordnung zur Lösung dieser Aufgabe ist gekennzeichnet durch einen Flankendetektor zum Feststellen des Anstiegs oder Abfalls der Impulse in der Eingangsimpulsfolge, einen Zähler zum Zählen der nach einem Ausgangssignal des Flankendetektors aufgetretenen Taktimpulse und zur Ausgabe eines Zählendesignals bei Erreichen eines vorbestimmten Zählerstandes und Mitteln zum Korrigieren der Impulsbreite in einer Ausgangsimpulsfolge gegenüber der Eingangsimpulsfolge, dem die Eingangsimpulsfolge immer dann zugeführt wird, wenn das Zählendesignal aufgetreten ist.
Der Abfall oder Anstieg der Impulsfolge findet dabei zu bestimmten Zeitpunkten statt, die durch den Zähler nach dem Anstieg oder Abfall eines jeden Impulses angegeben werden, so daß auf diese Weise eine Regenerierung der Eingangsimpulsfolge in der Weise stattfindet, daß die Impulsbreite immer konstant ist. Wird die erfindungsgemäße Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen zum Beispiel in Fernregelungssystemen mit hohem Pegel (high level data link control method) angewandt, so kann eine Analyse der Hardware durchgeführt werden.
Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles unter Bezug auf die Zeichnungen näher erläutert
Es zeigen:
Fig. 1 ein Blockschaltbild, das das Prinzip einer Einrichtung zur Durchführung einer Hardware-Analyse in Datenübertragungssystemen bekannter Art darstellt,
Fig. 2 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen und
Fig. 3 eine Darstellung der an den verschiedenen
Punkten der Fig. 2 auftretenden Impulsformen.
Das in der Fig. 2 gezeigte Blockschaltbild zeigt den grundsätzlichen Aufbau der erfindungsgemäßen Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen in der Anwendung auf ein Fernregelungssystem (HDLC = high level data link control) unter Anwendung eines optischen Übertragungssystems .
Es sind ein Lichtsender 3, ein Lichtempfänger 4 sowie ein JK-Flip-Flop 5 vorgesehen, dem die elektrischen Signale des photoelektrischen Lichtempfängers zugeleitet werden. Weiterhin ist ein D-Flip-Flop 6 vorgesehen, das vom Ausgang des Flip-Flops 5 angesteuert wird. Ein (nicht gezeigter) Oszillator erzeugt Taktimpulse CLK, die sowohl dem Flip-Flop 5 als auch dem Flip-Flop 6 zugeleitet werden. Ein NOR-Gatter 7 dient zum Feststellen des Abfallens des elektrischen Signals (Anfang des Datensignals) . Weiterhin sind vorgesehen ein synchronisierter 4-Bit-Dekadenzähler 8,
Inverter 9 und 10, ein NAND-Gatter 11 sowie ein D-Flip-Flop 12, das voreingestellt wird, wenn das Ausgangssignal des 4-Bit-Dekadenzählers 8 1-Pegel annimmt. Das Ausgangssignal des D-Flip-Flop 12 springt auf 1-Pegel, wenn es voreingestellt wird- Weiterhin ist ein synchronisierter 4-Bit-Dekadenzähler 13 vorgesehen, der die über einen Inverter 14 eingegebenen Taktimpulse CLK zählt. Dieser Zähler 13 zählt die Taktimpulse CLK in vorbestimmter Anzahl (im vorliegenden Fall eine 4) abhängig von einem Signal eines Flankendetektors. Weiterhin ist ein D-Flip-Flop 15 vorgesehen, dem die elektrischen Signale (vom Lichtempfänger 4)synchron mit dem Zählausgangssignal des 4-Bit-Dekadenzählers 13 zugeleitet werden und der als Impulsformer arbeitet. Das Bezugszeichen 16 weist auf eine synchronisierte Fernregeleinheit hin, die die Impulsfolge nach Regenerierung durch das Flip-Flop 15 verarbeitet und Ausgangssignale an den Lichtsender 3 liefert. Ein Dekadenzähler 17 empfängt Taktimpulse CLK und erzeugt eine durch zehn geteilte Impulsfolge CLK/10.
Die Flip-Flops 5, 6, 12, 15 sind mit einer Gleichspannungsquelle von +5V verbunden, während die durch zehn geteilten Taktimpulse dem 4-Bit-Dekadenzähler 8 zugeführt werden.
Nachfolgend soll die Funktion der beschriebenen Schaltungsanordnung nach Fig. 2 in Verbindung mit den Impulsformen (a bis m) der Fig. 3 beschrieben werden.
Bei einem HDLC-Fernregelsystem wird die übertragung einer Bitfolge durch einen Impulsfolgenblock vorgenommen, der mit einer das Blockende anzeigenden Anzeigesequenz versehen ist. Der Impulsfolgenblock enthält außerdem Adresseninformationen, Steuerinformationen usw.. Tritt auf der Sendeseite das Bit "1" η-mal auf, so wird vor dem nächsten Block das Bit "0" eingefügt, um eine Überlappung mit der Anzeigensequenz zu vermeiden. Das auf der Sendeseite angefügte Bit "0" wird auf der Empfangsseite wieder entfernt, und auf diese Weise braucht die Codefolge der übertragenen Daten nicht eingeschränkt zu werden.
Die Eingabeimpulsfolge (b) vom Lichtempfänger 4 wird von außen derart gesteuert, daß nach einem n-fachen Auftreten einer "1" automatisch eine "0" erzeugt wird. Sobald die erste "0" in den Daten festgestellt wird, liefert das NOR-Gatter 7 einen Differenzialimpuls (c) synchron mit dem Abfall der Eingangsimpulse (b). Der 4-Bit-Dekadenzähler erhält immer den Zustand "0", weil die Eingabeimpulsfolge (b) nicht achtmal hintereinander eine "1" enthält, und nach Abschluß der normalen Datenübertragung enthält die Eingangsimpulsfolge (b) lauter "1". Wird das Signal synchron mit einem Anstieg der geteilten Taktimpulsfolge CLK/10 achtmal gezählt, so wird das Ausgangssignal (e) zu "1" und das Flip-Flop 12 wird voreingestellt. Sobald das NOR-Gatter 7 einen Differenzialimpuls liefert und das Ausgangssignal (c) gleich "1" wird, so wird das
Ausgangssignal (h) des Flip-Flops 12 zu "1" und das NAND-Gatter 11 liefert einen Differenzialimpuls "0", wodurch der 4-Bit-Dekadenzähler 13 auf "0" gestellt wird. Sobald dies erfolgt ist, beginnt der 4-Bit-Dekadenzähler die durch den Inverter 14 invertierten Taktimpulse zu zählen.Sobald der Zählerstand "4" erreicht, steigt das Ausgangssignal (1) auf "1" an. Dieser Ansteig bewirkt, daß die Eingangsimpulsfolge (b) das Flip-Flop 15 setzt. Sobald der Zählerstand des 4-Bit-Dekadenzählers 13 den Wert "4" erreicht, setzt die Eingangs impuls folge das Flip-Flop 15. Dieser Vorgang wird laufend wiederholt, so daß das Flip-Flop 15 als Impulsformer arbeitet und eine Ausgangsimpulsfolge (m) erzeugt.
Auf diese Weise wird die während der Übertragung im Übertragungssystem auftretende Impulsbreitenverzerrung, die bis zu -50% (Bereich χ in Fig. 3) betragen kann, korrigiert. Nach einer solchen Korrektur kann auch in Fernregelsystemen mit geschlossener Schleife eine Hardware-Analyse durchgeführt werden.
Die Erfindung ist jedoch nicht beschränkt auf die Schaltungsanordnung nach Fig. 2, sie kann auch auf andere Fernregelsysteme, wie zum Beispiel SDLC-Systeme, angewandt werden.

Claims (7)

  1. EISENFÜHR &. SPEfSER
    Patentanwälte · European Patent Attorneys 34 3 5097
    Unser Zeichen: M 834
    Anmelder/Inh.: MITSUBISHI DENKI ... „ ...
    Patentanwälte
    Aktenzeichen: Neuanmeldung Dipl.-Ing. Günther Eisenführ
    Dipl.-Ing. Dieter K. Speiser Dr.-Ing. Werner W. Rabus
    Datum· 24. September 1984 Dipl.-Ing. Detlef Ninneinann
    Dipl.-Ing. Jürgen Brügge
    MITSUBISHI DENKI KABUSHIKI KAISHA 2-3, Marunouchi 2 chome Chiyoda-ku,Tokyo 100 Japan
    Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen
    PATENTANSPRÜCHE
    Schaltungsanordnung zum Regenerieren von Eingangsimpulsfolgen, die gegenüber einer Ursprungsimpulsfolge bestimmter Impulsbreite Impulsbreitenverzerrungen aufweisen,
    gekennzeichnet durch
    einen Flankendetektor (5,6,7) zum Feststellen des Anstiegs oder Abfalls der Impulse in der Eingangsimpulsfolge (b) , einen Taktgenerator (CLK) zum Erzeugen von Taktimpulsen (a) bestimmter Frequenz,
    JB/iml
    Martinistraiie 24 Telefon lelecopu-rcr Tcli-x DaK-x-l1
    ""»« »««« n.<-n "asu ?4·)020 li-nal el 4442104(HII
    einen ersten Zähler (13) zum Zählen der nach einem Ausgangssignal (c) des Flankendetektors (5,6/7) aufgetretenen Taktimpulse (a) und zur Ausgabe eines Zählendesignals (1) bei Erreichen eines vorbestimmten Zählerstandes und
    einen Impulsformer (15), dem das Zählendesignal (1) und die Eingangsimpulsfolge (b) synchron zugeführt werden, um die Impulsbreite in einer Ausgangsimpulsfolge (m) gegenüber der Eingangsimpulsfolge (b) zu korrigieren.
  2. 2.Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Flankendetektor ein JK-Flip-Flop (5), dem die Eingangsimpulsfolge (b) zugeleitet wird, ein D-Flip-Flop (6), dem das Ausgangssignal des JK-Flip-Flops (5) und die Taktimpulse (9) zugeleitet werden, und ein NOR-Gatter (7), dem das Ausgangssignal des JK-Flip-Flop (5) und das Ausgangssignal des D-Flip-Flop (6) zugeleitet werden, aufweist.
  3. 3. Schaltungsanordnung nach Anspruch 2,
    dadurch gekennzeichnet, daß der erste Zähler (13) ein mit den Taktimpulsen (a) synchronisierter Dekadenzähler ist.
  4. 4. Schaltungsanordnung nach Anspruch 3,
    dadurch gekennzeichnet, daß der erste Dekadenzähler (13) ein 4-Bit-Dekadenzähler ist.
  5. 5. Schaltungsanordnung nach Anspruch 3, gekennzeichnet durch Setzmittel zum Rückstellen des Zählers (13) auf Null.
  6. 6. Schaltungsanordnung nach Anspruch 2,
    dadurch gekennzeichnet, daß die Setzmittel einen zweiten Dekadenzähler (8)/ der ein Ausgangssignal (e) synchron mit den Taktimpulsen (a) erzeugt/ wenn die Anzahl der Impulse der Eingangsimpulsfolge (b) einen vorbestimmten Zählerstand erreicht hat; ein D-Flip-Flop (12), dessen Setzeingang das Ausgangssignal (e) des Dekadenzählers (8) und dessen Takteingang das Ausgangssignal (c) des NOR-Gatters (7) zugeleitet wird; und
    ein NAND-Gatter (11), dem das Ausgangssignal (h) des D-Flip-Flop(12) und das Ausgangssignal (c) des NOR-Gatters (7) zugeführt werden; enthalten.
  7. 7. Schaltungsanordnung nach Anspruch 1,
    dadurch gekennzeichnet, daß der Impulsformer ein D-Flip-Flop (15) enthält, das jedes Mal einen Impulsanstieg in der Ausgangsimpulsfolge (m) erzeugt, wenn das Zählendesignal (1) vom ersten Zähler (13) erzeugt wird.
DE19843435097 1983-09-30 1984-09-25 Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen Granted DE3435097A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58182209A JPS6074853A (ja) 1983-09-30 1983-09-30 波形成形装置

Publications (2)

Publication Number Publication Date
DE3435097A1 true DE3435097A1 (de) 1985-04-18
DE3435097C2 DE3435097C2 (de) 1990-04-05

Family

ID=16114258

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843435097 Granted DE3435097A1 (de) 1983-09-30 1984-09-25 Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen

Country Status (4)

Country Link
US (1) US4675545A (de)
JP (1) JPS6074853A (de)
DE (1) DE3435097A1 (de)
SE (1) SE458326B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881768A1 (de) * 1997-05-30 1998-12-02 STMicroelectronics S.A. System und Verfahren zur Filterung eines Impulssignals
EP1248077A2 (de) * 2001-04-02 2002-10-09 Omron Electronics Manufacturing of Germany GmbH Verfahren zur Störlichtunterdrückung bei einem optischen Messgerät und Messgerät
DE102005021193A1 (de) * 2005-05-03 2006-11-09 Endress + Hauser Gmbh + Co. Kg Schaltungsanordnung und Verfahren zur Signalaufbereitung eines digitalen Signals

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2629963B1 (fr) * 1988-04-12 1991-03-15 Trt Telecom Radio Electr Dispositif de mesure et d'annulation de la distorsion biaise des signaux binaires du type ne comportant pas de composante spectrale a la frequence zero
JP3028841B2 (ja) * 1990-09-28 2000-04-04 株式会社東芝 Ｐｗｍ発生回路
US5442310A (en) * 1992-07-31 1995-08-15 Intel Corporation Circuitry and method for reset discrimination
US5541759A (en) * 1995-05-09 1996-07-30 Microsym Computers, Inc. Single fiber transceiver and network
FR2738701A1 (fr) * 1995-09-13 1997-03-14 Trt Telecom Radio Electr Systeme de transmission a sensibilite au bruit diminuee
CN103297001B (zh) * 2013-05-17 2016-06-22 中科院微电子研究所昆山分所 一种脉冲整形电路及脉冲整形方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2317979A1 (de) * 1972-04-17 1973-11-08 Int Standard Electric Corp Impulsformschaltung
DE2931528A1 (de) * 1979-08-03 1981-02-19 Standard Elektrik Lorenz Ag Schaltungsanordnung zur erkennung eines empfangenen vorgegebenen pruefsignals fuer ein datenmodem, insbesondere fuer ein bildschirmtext-modem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1299420A (en) * 1970-10-27 1972-12-13 Fernseh Gmbh Impulse width discriminator
US3766323A (en) * 1971-02-24 1973-10-16 Itt Digital dial pulse distortion corrector
DE2415365C3 (de) * 1974-03-29 1983-12-08 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse
US4227054A (en) * 1978-12-01 1980-10-07 Bell Telephone Laboratories, Incorporated Digital constant-percent break pulse corrector
JPS5773552A (en) * 1980-10-27 1982-05-08 Nec Corp In-step synchronism type receiving circuit
JPS5852527A (ja) * 1981-09-24 1983-03-28 Fujitsu Ltd 温度センサ
JPS58123260A (ja) * 1982-01-18 1983-07-22 Hitachi Ltd フレ−ム同期方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2317979A1 (de) * 1972-04-17 1973-11-08 Int Standard Electric Corp Impulsformschaltung
DE2931528A1 (de) * 1979-08-03 1981-02-19 Standard Elektrik Lorenz Ag Schaltungsanordnung zur erkennung eines empfangenen vorgegebenen pruefsignals fuer ein datenmodem, insbesondere fuer ein bildschirmtext-modem

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0881768A1 (de) * 1997-05-30 1998-12-02 STMicroelectronics S.A. System und Verfahren zur Filterung eines Impulssignals
FR2764135A1 (fr) * 1997-05-30 1998-12-04 Sgs Thomson Microelectronics Procede et dispositif de filtrage d'un signal impulsionnel
US5966034A (en) * 1997-05-30 1999-10-12 Stmicroelectronics S.A. Method and device for the filtering of a pulse signal
EP1248077A2 (de) * 2001-04-02 2002-10-09 Omron Electronics Manufacturing of Germany GmbH Verfahren zur Störlichtunterdrückung bei einem optischen Messgerät und Messgerät
EP1248077A3 (de) * 2001-04-02 2004-08-25 Omron Corporation Verfahren zur Störlichtunterdrückung bei einem optischen Messgerät und Messgerät
US6927385B2 (en) 2001-04-02 2005-08-09 Omron Corporation Optical sensor and method of suppressing interference light therefor
DE102005021193A1 (de) * 2005-05-03 2006-11-09 Endress + Hauser Gmbh + Co. Kg Schaltungsanordnung und Verfahren zur Signalaufbereitung eines digitalen Signals

Also Published As

Publication number Publication date
US4675545A (en) 1987-06-23
DE3435097C2 (de) 1990-04-05
SE458326B (sv) 1989-03-13
JPS6074853A (ja) 1985-04-27
SE8404850L (sv) 1985-03-31
JPH0561828B2 (de) 1993-09-07
SE8404850D0 (sv) 1984-09-28

Similar Documents

Publication Publication Date Title
DE3107232C2 (de)
DE4027208A1 (de) Digitalfilter
DE2705780C3 (de) Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen
DE1954420B2 (de) Verfahren zum Synchronisieren von einlaufenden binären Daten und Anordnung zur Durchführung eines solchen Verfahrens
DE3308903A1 (de) Adaptive schwellenwertvorrichtung
DE2741214A1 (de) Vorrichtung zum abnehmen von daten von messgeraeten fuer ferngespraeche
DE3435097A1 (de) Schaltungsanordnung zum regenerieren von eingangsimpulsfolgen
DE1562052A1 (de) Nachrichtenuebertragungssystem und in diesem vorgesehenes Umkodiersystem
DE2925903A1 (de) Empfaenger fuer digitale signale im leitungscode
DE3120536A1 (de) Verfahren und vorrichtung zur vertikalsynchronsignalerfassung
DE3341904A1 (de) Verfahren und vorrichtung zur asynchronen datenuebertragung
EP0010662B1 (de) Multiplexgerät
DE2848803A1 (de) Schaltungsanordnung zur uebertragung eines digitalen datensignals
DE3836811C2 (de)
EP0374537B1 (de) Demultiplexer mit Schaltung zur Verringerung des Wartezeitjitters
EP0160748B1 (de) Codefehlereinblendung in digitale übertragungssignale
DE2015506A1 (de) Einrichtung zum Einstellen eines Digitalzeichenempfängers auf gesendete Zeichen
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE1300582B (de) Verfahren und Schaltungsanordnung zur Takterzeugung bei der UEbertragung binaerer Daten mit sehr hoher Bitfrequenz
DE3531991A1 (de) Verfahren zur rbertragung von digitalen daten
EP0144558B1 (de) CMI-Codierer
EP0346783A1 (de) Verfahren und Vorrichtung zum Ubertragen von digitalen Telemetriezeichen über eine digitale Datenleitung
DE2923911C2 (de) Schaltungsanordnung zur Erzeugung von Synchronimpulsen für die Vertikal-Ablenkstufe in Fernsehempfängern
DE3005396A1 (de) Schaltungsanordnung zur gewinnung eines taktgebundenen signals

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING.

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee