DE3341904A1

DE3341904A1 - Verfahren und vorrichtung zur asynchronen datenuebertragung

Info

Publication number: DE3341904A1
Application number: DE19833341904
Authority: DE
Inventors: Thomas Helm 07940 Madison N.J. Judd
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1982-11-22
Filing date: 1983-11-19
Publication date: 1984-05-24
Also published as: FR2536611A1; GB8330865D0; CA1213956A; JPS59105740A; US4454383A; GB2130458A; JPH0741232Y2; GB2130458B; JPH04103743U

Description

Verfahren und Vorrichtung zur asynchronen Datenübertragung

Die Erfindung betrifft die asynchrone Datenübertragung und im einzelnen ein Verfahren sowie eine Schaltungsanordnung zur asynchronen Binärdatenübertragung ohne Verwendung einer Startbitfolge.

Die Übertragung von Daten über eine Einrichtung kann asynchron oder synchron erfolgen. Bei der asynchronen Übertragung werden die Datenbits in einem Block von Daten (Zeichen, Rahmen usw.) in einer strengen zeitlichen Folge übertragen, aber die Datenblöcke als solche werden nicht in einer strengen zeitlichen Folge weitergegeben. Daher sind Start- und Stoppbits erforderlich, damit die Empfangsstelle sich selbst wieder hinsichtlich der einzelnen ankommenden Datenblöcke synchronisieren kann. Ein Nachteil bei der Verwendung der asynchronen Datenübertragung besteht also darin, daß zusätzliche Kapazität für die Start- und Stoppbits benutzt wird , die nicht zusammen mit einem Datenblock übertragen werden müssen.

Die Lösung der sich hieraus ergebenden Aufgabe ist in Patentanspruch 1 angegeben.

Es wird also ein Verfahren und eine Vorrichtung zur asynchronen Übertragung von Binärdaten über ein Nachrichtenadernpaar offenbart, bei der eine Startfolge verwendet wird, die einen Übergang von einer Ruhedifferenzspannung , nämlich einer Spannung zwischen den Spannungspegeln , die die Binärdatensignale darstellen, auf die Differenzspannung des ersten Bit der Binärdatenübertragung umfaßt. Die Verwendung dieses DifferenzSpannungsübergangs als Startfolge einer Datenübertragung gibt der Sendestelle die Möglichkeit, der Empfangsstelle den Start einer Datenübertragung ohne Benutzung wertvoller Übertragungskapazität

■ r !%·»■%■* ι

mitzuteilen. Empfangsseitig wird dieser Differenzspannungsübergang von der Ruhespannung auf die Spannung für entweder logisch 0 oder logisch 1 benutzt, um den Empfänger für die ankommende Datenübertragung neu zu synchronisieren. Da jede Datenübertragung eine vorbestimmte Blocklänge besitzt, wird das Ende einer Datenübertragung durch Zählen der empfangenen Datenbits bestimmt.

Entsprechend dem bevorzugten Ausführungsbeispiel der Erfindung wird ein Verfahren und eine Vorrichtung zur asynchronen Übertragung von Binärdaten im Halbduplexbetrieb über eine Zweidraht-Übertragungseinrichtung offenbart . Bei dem bevorzugten Ausführungsbeispiel wird die während des Ruhezustandes auf dem Adernpaar vorhandene Differenzspannung durch Vorspannungswiderstände erzeugt, die sich beim Empfänger befinden. Während des Differenz-Spannungsübergangs wird die Spannung auf dem Adernpaar aus sendeseitigen Stromquellen abgeleitet, die das Adernpaar treiben. Nach dem Übergang werden die auf dem Adernpaar vorhandenen Differenzspannungen aus Spannungsquellen abgeleitet, die sich beim Sender befinden. Die Verwendung von Stromquellen zur Beaufschlagung der übertragungseinrichtung während der DifferenzSpannungsübergänge begrenzt den Stromfluß über die Einrichtung, wodurch sich ein automatischer Schutz gegen Kurzschlüsse ergibt und das Übersprechen auf andere Übertragungseinrichtungen verringert wird. Die niedrigen Abschlußimpedanzen der Übertragungseinrichtung sowohl beim Sender als auch beim Empfänger bewirkt eine ünempfindlichkeit gegen Störungen während der Ruhe- und Übergangszustände. Die Verwendung von Spannungsquellen zur Beaufschlagung der Übertragungseinrichtung während des stabilen Datenübertragungszustandes ergibt eine gute Sicherheit gegen Störungen.

In den Zeichnungen zeigen:

Fig. 1 ein Ausführungsbeispiel der Erfindung als Teil einer Nachrichtenübertragungs

anlage ;

Fig. 2 Einzelheiten der Senderschaltung; Fig. 3 Einzelheiten der Empfängerschaltung;

BAD ORiGSNAL

Fig. 4 eine typische Spannungskurvenform auf

der übertragungseinrichtung; Fig. 5 das Betriebszustandsdiagramm der Anlage

nach Fig. 1.

In Fig. 1 ist ein bevorzugtes Ausführungsbeispiel der Erfindung als Teil einer Station oder Endstelle 102 gezeigt, die über ein Zweidraht-Datenadernpaar 101 mit einer gemeinsamen Steuerung 100 in Verbindung steht. Ähnliche Schaltungen sind in der gemeinsamen Steuerung 100 vorgesehen, um eine asynchrone Halbduplex-Datenübertragung mit der Endstelle 102 zu ermöglichen. Unter gemeinsamer Bezugnahme auf Fig. 1, 4 und 5 soll eine allgemeine Erläuterung der Folge von Datenübertragungsvorgängen zwischen der gemeinsamen Steuerung 100 und der Endstelle 102 gegeben werden.

Die gemeinsame Steuerung 100 überträgt periodisch einen Rahmen von Steuerdaten 402 und wartet auf eine unmittelbare Antwort, die aus einem Rahmen von Zustandsdaten 404 von der Endstelle 102 besteht. Danach findet keine Übertragung statt, bis die gemeinsame Steuerung 100 die Endstelle 102 erneut abfragt. Demgemäß finden Übertragungen zwischen der gemeinsamen Steuerung 100 und der End- · stelle 102 nach Art eines Halbduplexbetriebes über das Datenadernpaar 101 statt.

Die Kurvenform VT-VR in Fig. 4 stellt die Differenzspannung zwischen den Adern T und R des Adernpaares 101 dar. Nimmt man für den Augenblick einen Ruhezustand (Q) 401 an, bei dem keine Datenübertragung über das Adernpaar⁴ 101 stattfindet, so ist die Spannung VT-VR etwa ο V, und es fließt im wesentlichen kein Strom über das Adernpaar 101. Während des Ruhezustandes 401 ist die Endstelle 102 in der sogenannten HUNT-Betriebsart (Freiwahl-Betriebsart) 501 , in der sie dauernd auf das Eintreffen des nächsten Steuerrahmens von Daten auf dem Datenadernpaar 101 prüft. Wenn die gemeinsame Steuerung 100 Daten, beispielsweise den Steuerrahmen 402, überträgt, schaltet die Spannung VT-VR auf die den Binärdaten zugeordneten Spannungen um. Die Endstelle 102 stellt den anfänglichen

Übergang der Spannung VT-VR fest und geht in die Empfangsbetriebsart RCV. Am Ende der Aussendung des Steuerrahmens 402 kehrt die Spannung VT-VR während des Ruhezustandes 403 auf 0 zurück, und die Endstelle 102 tritt in ihre sogenannte Leitungsumlauf-Betriebsart TA ein. Eine vorbestimmte Zeit später geht die Endstelle 102 in die Sendebetriebsart TRNS , um einen Zustandsrahmen 404 auszusenden, der von der gemeinsamen Steuerung 100 aufgenommen wird. Nach Aussendung des Zustandsrahmens 404 geht die Endstelle 102 in die Wartebetriebsart WAIT 405. Diese Betriebsart ist ein Zeitabschnitt, in welchem der Empfänger 103 abgeschaltet ist, um die Empfindlichkeit gegen Störungen auf ein Minimum zu bringen, wobei demgemäß während dieses Zeitabschnittes kein Datenempfang stattfinden kann. Nach einer vorbestimmten Zeitdauer in der Wartebetriebsart geht die Endstelle 102 wieder in die HÜNT-Betriebsart.

Die Arbeitsweise der Endstelle 102 soll unter gemeinsamer Bezugnahme auf die Fig. 1, 4 und 5 beschrieben werden. Es sei angenommen, daß keine Daten über das Datenadernpaar 101 übertragen werden, d.h. daß sich die Anlage im Ruhezustande befindet, daß die Spannung VT-VR etwa auf einem Pegel 401 von 0 V sich befindet und daß die Endstelle 102 in der HUNT-Betriebsart ist. Das Steuergerät 126 der gemeinsamen Steuerung 100 erzeugt einen aus einer vorbestimmten Anzahl von Steuerdatenbits bestehenden Steuerrahmen auf der Leitung 124 , und die Daten werden vom Sender 121 über das Datenadernpaar 101 übertragen. Wenn die Datenübertragung der gemeinsamen Steuerung 100 beginnt, geht die Differenzspannung VT-VR entsprechend dem ersten Bit des Steuerrahmens 402 entweder auf einen positiven Pegel 408, der eine logische 1 darstellt, oder auf einen negativen Pegel 409, der eine logische 0 darstellt. Nimmt man an, daß das erste Datenbit eine 1 entsprechend dem Pegel 408 ist, so stellt der Empfänger 103 den Übergang der Spannung VT-VR von etwa 0 V auf >+ 1,2V fest. Demgemäß wirkt das erste Datenbit auch als Startbit für den Steuerrahmen 402. Beim Empfang des ersten Datenbit wird ein Datenbit-Gültig-Signal VDB erzeugt, das die Endstelle 102 veranlaßt,

BAD ORIGINAL

entsprechend der Darstellung im Zustandsdiagramm in Fig.5 aus der HUNT-Betriebsart 501 in die Empfangsbetriebsart 502 zu gehen. Entsprechend Fig. 1 wird das Signal VDB durch das Gatter 105 erzeugt, wenn entweder ein positiver Empfangsimpuls (PRP) , nämlich ein Datenbit logisch 1, oder ein negativer Empfangsimpuls (NRP), nämlich ein Datenbit logisch 0, vom Empfänger 103 auf dem Datenadernpaar 101 festgestellt wird. Da das empfangene Datensignal nur eine logische 0 oder nur eine logische 1 sein kann, bleibt das Signal VDB während der Übertragung eines Steuerrahmens 402 im wesentlichen dauernd auf logisch 1 .

Um Rauschen oder Störungen von Daten zu unterscheiden, wird das Signal VDB mit sechsmal der Datenrate von 40 Kbs abgetastet. Wenn drei aufeinanderfolgende Abtastwerte zeigen, daß das Datensignal weiterhin vorhanden ist, wird eine Verzögerungsschaltung 106 getriggert und gibt eine halbe Bitzeit später ein Taktbetätigungssignal CEN an einen 40-KHz-Taktgeber 108 und ein Zustandssteuergerät 107 aus. Dieses Taktbetätigungssignal CEN veranlaßt das Zustandsteuergerät 107, aus der HUNT-Betriebsart 501 in die Empfangsbetriebsart 502 umzuschalten. Der Ausgang 123 des 40-KHz-Taktgebers 108 liefert ein Taktsignal an eine CRCC-Schaltung 110, ein Datenregister 109 und das Zustandssteuergerät 107.

Das Zustandssteuergerät 107 ist im wesentlichen eine Zähler- und Decodierschaltung, die 54 diskrete Zustände zwischen dem Empfang aufeinander folgender Steuerrahmen 402 und 407 erzeugt. Die 54 diskreten Zustände sind in die Betriebsarten der Endstelle 102 unterteilt, einschließlich der Empfangs-(RCV) -, Umlauf- (TA), Sende-(TRNS), Warte-(WAIT) und HUNT-Betriebsart. Während der Empfangsbetriebsart 502 treten die Zustände C1-C24 mit der Bittaktrate (40 KHz) gleichzeitig mit den ankommenden Datenbits B1-B24 des Steuerrahmens 402 auf. Während der Umlaufbetriebsart 503 treten die Zustände C25-C27 ebenfalls mit der Bittaktrate (40 KHz) auf. Während dieser Betriebsart 503 sind keine Daten im Intervall 403 auf dem Datenadernpaar 101 vorhanden. Während der Sendebetriebsart 504 treten die Zu-

Stände C28-C51 gleichzeitig mit den Bits B1-B24 des Zustandsrahmens 404 auf. Der Wartezustand 505 enthält die Zustände C52-C53, die vom Steuergerät 107 mit einer langsameren, vom Taktgeber 127 abgeleiteten Taktrate von 200 Hz gezählt werden. Der Zustand C54 umfaßt die HUNT-Betriebsart 501, in der der Empfänger 103 durch das Signal REN veranlaßt wird, wieder nach Empfangsdaten auf dem Adernpaar 101 Ausschau zu halten. Das Zustandssteuergerät 107 kann in bekannter Weise unter Verwendung üblicher integrierter Schaltungen verwirklicht werden.

Wie angegeben, ist das Signal VDB während des Empfangs der Bits B1-B24 des Steuerrahmens 402 logisch 1. Das Zustandssteuergerät 107 führt zwei periodische Prüfungen während der Datenbits B14 und B16 durch, um sicherzustellen, daß weiterhin während des Steuerrahmens 402 Daten empfangen werden. Diese Prüfungen werden durch das Gatter 112 durchgeführt, das das Signal VDB (das mittels des Inverters 111 invertierte Signal VDB) und ein Signal C14/C16, das während der Zustände C14 (B14) und Cl 6 (B16) des Zu-Standssteuergerätes 107 logisch 1 wird, durch eine UND-Funktion verknüpft. Wenn während eines der Zustände C14 oder C16 keine Daten mehr auf dem Adernpaar 101 vorhanden sind, wird das Signal VDB logisch 0, das Signal VDB demgemäß logisch 1, und das UND-Gatter 112 gibt ein Signal FF logisch 1 zum ODER-Gatter 113, welches dann ein Rückstellsignal RESET zum Zustandssteuergerät 107 ausgibt. Entsprechend Fig. 5 kehrt das Zustandssteuergerät 107 bei Empfang eines Rückstellsignals logisch 1 aus der RCV-Betriebsart in die HUNT-Betriebsart zurück, was bedeutet, daß die empfangenden Daten kein Steuerrahmen von Daten sind.

Man beachte, daß das Gatter 112 zwar prüft, ob Daten auf dem Adernpaar 101 vorhanden sind, nicht aber prüft, ob die Daten fehlerhaft sind. Eine Prüfung der Daten des Steuerrahmens 402 auf Fehler erfolgt auf übliche Weise unter Verwendung eines zyklischen Redundanz-Prüfzeichens (CRCC), nämlich der letzten Gruppe von Bits des Steuerrahmens 402, der von der gemeinsamen Steuerung 100 ausgesendet wird. In der Endstelle 102 nimmt die CRCC-Schaltung

BAD ORIGIN*¹-

110 den übertragenen CRCC-Code auf und vergleicht ihn mit dem aus den empfangenen Daten erzeugten CRCC-Code, um das Vorhandensein eines Datenfehlers festzustellen. Wenn ein Steuerrahmen 402 fehlerhaft aufgenommen wird, so geht die Ader VD für gültige Daten auf logisch 0 und sperrt das Gatter 114 , so daß kein Signal VDR für empfangene gültige Daten ausgegeben werden kann. Der Inverter 115 erzeugt ein Signal VDR , das die Daten im Datenregister 109 über den Anschluß CLR löscht, wenn die CRCC-Schaltung einen Datenfehler feststellt. Die Endstelle 102 setzt die gemeinsame Steuerung 100 unter Verwendung des Zustandsrahmens 404 von dem Fehler im Steuerrahmen 402 in Kenntnis, mit dem Ergebnis, daß der Steuerrahmen 402 erneut durch die gemeinsame Steuerung 100 übertragen wird.

Wenn Daten empfangen werden, zählt das Zustandssteuergerät 107 die Bits des Steuerrahmens 402, und das Datenregister 109 lädt jedes Bit der empfangenen Daten auf der Ader NRP des Empfängers 103. Da der 40-KHz-Taktgeber 108 sowohl das Datenregister 109 als auch das Zustandssteuergerät 107 beaufschlagt, besteht Synchronismus zwischen den empfangenen Datenbits (B1-B24) und den Zählzuständen (C1-C24) des Zustandssteuergerätes 107). Dieses gibt ein serielles Taktsignal SERCLK aus, das aus 16 Impulsen coinzident mit den 16 Datenbits im Steuerrahmen 402 besteht.

Logikschaltungen (nicht gezeigt) in der Endstelle 102 benutzen das Signal SERCLK zur Taktausgabe von Datenbits auf der Datenausgangsader an verschiedene Speicher- und Steuerschaltungen. Diese Schaltungen verarbeiten die Datenbits erst, wenn das Gatter 114 ein Signal VDR für gültig empfangene Daten beim Zählwert 24 ausgibt, was einen fehlerfreien Datenempfang für den Steuerrahmen 402 bedeutet. Wenn der Empfang des Steuerrahmens 402 beim Zählerzustand C25 beendet ist, geht das Zustandssteuergerät 107 in die Umlaufbetriebsart TA für eine Zeitdauer von etwa 3 Bitzeiten. Beim zählerzustand C27 wird der Ruhezustand des Adernpaars 101 durch das Gatter 116 geprüft. Dieses Gatter stellt dem Steuergerät 107 eine weitere Prüfung zur Verfügung, bei der festgestellt wird, ob die vorher empfangenen Daten

tatsächlich aus einem Steuerrahmen 402 bestanden haben. Wenn das Adernpaar 101 jetzt im Ruhezustand 403 ist, wie dies nach dem Empfang eines Steuerrahmens 402 der Fall sein sollte, dann ist das Signal VDB wegen des Inverters 111 auf logisch 1, und das Gatter 116 gibt ein Signal VF für einen gültigen Rahmen aus. Dieses Signal zeigt an, daß der Steuerrahmen 402 mit der richtigen Länge in der Endstelle 102 empfangen worden ist.

Man beachte, daß dann, wenn weiterhin Daten auf dem Adernpaar 101 beim Zählerzustand C27 vorhanden sind, die empfangenen Daten nicht einen gültigen Steuerrahmen 402 dargestellt haben. Demgemäß ist das Signal VDB auf logisch 0 , das Gatter 116 erzeugt ein Signal VF mit logisch 0,und der Inverter 117 gibt eine Signal logisch 1 ab, wodurch ein Rückstellsignal RESET durch das ODER-Gatter 113 erzeugt wird. Gemäß Fig. 5 erzeugt das Signal VF auf logisch 0 eine Rückstellung 506 des Zustandssteuergerätes 107 auf die HUNT-Betriebsart.

Es sei angenommen, daß ein gültiger Steuerrahmen 402 empfangen worden und das Signal VF auf logisch 1 ist. Dann geht die Endstelle 102 bei Erreichung des Zählerzustandes C28 in die Sendebetriebsart (TRNS) 504. In dieser Betriebsart überträgt die Endstelle 102 Daten zum gemeinsamen Steuergerät 100 im Format eines Zustandsrahmens

404. Entsprechend der Darstellung in Fig. 4 ist der Zustandsrahmen 404 ähnlich wie der Steuerrahmen 402 ein Rahmen mit 24 Bits. In der Sendebetriebsart TRNS gibt das Zustandssteuergerät 107 ein Sendebetatigungssignal TEN logisch 1 aus. Das Signal TEN ermöglicht die Übertragung eines Zustandsrahmens durch die Endstelle 102.

Wie später im einzelnen beschrieben werden soll, gibt der Sender 104 ein Binärzustands-Spannungssignal auf dem Adernpaar 101 aus. Wie in Fig.1 gezeigt, werden im Zustandsrahmen 404 zu übertragende Daten über die Dateneingangsleitung von einem anderen Teil der Endstelle 102 empfangen. Ein Signal logisch 1 auf der Dateneingangsleitung erzeugt entsprechend 410 in Fig. 4 ein positives Signal VT-VR , während ein Signal logisch 0 zu einem negativen

BAD ORIGINAL

Signal VT-VR (411) führt.

Der Empfänger 122 der gemeinsamen Steuerung 100 nimmt Daten über das Adernpaar 101 auf und gibt sie auf der Leitung 125 zum Steuergerät 126. Die Arbeitsweise des Empfängers 122 ist die gleiche wie die des Empfängers 103, die später im einzelnen beschrieben werden soll. Die gemeinsame Steuerung 100 enthält Schaltungen (nicht gezeigt), die den Halbduplexbetrieb über das Datenadernpaar 101 ermöglichen. Auf bekannte Weise ist ähnlich wie für die Endstelle 102 beschrieben, die gemeinsame Steuerung 100 so ausgelegt, daß sie periodisch Steuerrahmen 402 zur Endstelle 102 aussendet und Zustandsrahmen von dieser empfängt, und zwar etwa alle 25 ms in der in Fig. 4 dargestellten Zeitfolge. Während der Betriebsart TRNS der Endstelle 102 ermöglicht das Zustandssteuergerät 107 die Aussendung von Daten von der Dateneingangsleitung durch den Sender 104 mit einer Rate von 40 Kbs . Wenn das Zustandssteuergerät 107 den Zählstand C51 erreicht, sind alle 24 Bits des Zustandsrahmens 404 ausgesendet worden, und der Sender 104 wird abgeschaltet, wenn das Signal TEN logisch 0 wird. Beim Zählstand C52 tritt das Zustandssteuergerät 107 in die Warte-Betriebsart 505 ein.

Während der Warte-Betriebsart entsprechend dem Zeitabschnitt 405 zählt das Zustandssteuergerät 107 nicht mehr mit der 40-KHz-Rate des Zählrs 108, sondern schaltet auf eine Zählung mit der 200-Hz-Rate des Taktgebers 107 um. Demgemäß ist die Wartebetriebsart, die aus den Zählerzuständen C52 und C53 besteht, etwa 10 ms lang. Während dieser Zeit sind beide Signale REN und TEN auf logisch 0, und folglich sind der Sender 104 und der Empfänger 103 abgeschaltet. Man beachte, daß, weil die Steuerrahmen 402 nur alle 25 ms übertragen werden, der Empfänger nicht unmittelbar nach dem Ende der TRNS-Betriebsart betätigt oder eingeschaltet wird. Durch die andauernde Abschaltung des Empfängers 103 während der Wartebetriebsart werden fehlerhafte Startvorgänge während dieser Zeitdauer von 10 ms verhindert und demgemäß die Sicherheit der Anlage gegen Störungen verbessert .

Beim Zählerzustand C54 geht das Zustandssteuergerät 107 in die HUNT-Betriebsart 501 zurück, und der Empfänger 103 wird betätigt, wenn das Signal REN auf logisch 1 eingestellt wird. In der HUNT-Betriebsart entsprechend dem Zeitabschnitt 406 wird der Empfänger 103 in die Lage versetzt, den nächsten Steuerrahmen 40 7 aufzunehmen.

Nachfolgend wird die Arbeitsweise der identischen Sender 104, 121 und der identischen Empfänger 103, 122 im einzelnen beschrieben. Entsprechend der vorliegenden Erfindung findet die Datenübertragung beispielsweise des Steuerrahmens 402 und des Zustandsrahmens 404 statt, ohne daß eine Startbit- oder Stoppbitfolge erforderlich ist. Das Verfahren und die Vorrichtungen zur Verwirklichung der Erfindung sollen unter gemeinsamer Bezugnahme auf die Fig. 1, 2 und 3 beschrieben werden.

Sowohl die gemeinsame Steuerung 100 als auch die Endstelle 102 besitzen Leitungsabschlußwiderstände 11-9 bzw. 120, um eine Anpassung an die Impedanz des Zweidraht-Datenadernpaares 101 zu erhalten. Der Empfänger 103 und der Sender 104 sind parallel an das Adernpaar 101 angeschaltet. Die gemeinsame Steuerung 100 enthält auf entsprechende Weise einen Sender 121 und einen Empfänger 122, die parallel an dem Adernpaar 101 liegen. Während der Ruhezeit , wenn keine Binärdaten übertragen werden, wird die Spannung VT-VR zwischen den Adern T und R des Adernpaares 101 durch Eingangswiderstandsnetzwerke der Empfänger 103 und 122 erzeugt. Diese Ruhespannung liegt etwa in der Mitte zwischen denjenigen Spannungen, welche ein Datenbit mit logisch 0 bzw. logisch 1 auf dem Adernpaar 101 darstellen. Entsprechend Fig. 4 zeigt bei 400 ein Wert VT-VR von mehr als + 1 ,2 V eine logische 1 an, während eine Spannung von weniger als etwa -1,2 V eine logische 0 angibt. Die Ruhespannung für VT-VR liegt im Bereich von -0,5 V bis +0,5 V. Unbestimmte Zustände bestehen zwischen +0,5 bis +1,2 V und zwischen -0,5 bis -1,2 V.

Unter Bezugnahme auf Fig. 2 werden die Schaltungen des Senders 104 beschrieben. Dabei sind die Schaltungen des Senders 122 mit denen des Senders 104 identisch.

33419OA

Wie oben angegeben, ist die Sendebetätigungsader TEN außer während des Sendezustandes auf logisch 0. Wenn die Ader TEN auf logisch 0 ist, so ist die Treibersteuerung 201 nicht betätigt und demgemäß ist weder die Ader T1 noch die Ader R1 auf logisch 1. Die Treibersteuerung 201 besteht aus UND-Gattern 218, 219 sowie einem Inverter 220. Wenn die Ader TEN auf logisch 0 ist, so liefern beide UND-Gatter 218, 219 am Ausgang logisch 0. Wenn die Ader TEN auf logisch 1 ist, so führen Signale logisch 1 und logisch 0 auf der Dateneingangsader zu logisch I.bzw. 0 auf der Ader T1 und logisch 0 bzw. 1 auf der Ader R1. Wenn demgemäß die Treibersteuerung 201 betätigt ist, so betätigt ein Signal logisch 1 auf der Dateneingangsleitung im wesentlichen identische Stromquellen 202 und 203, während im wesentlichen identische Stromquellen 204 und 205 abgeschaltet bleiben. Auf entsprechende Weise schaltet ein Eingangssignal logisch 0 auf der Dateneingangsleitung die Stromquellen 202 und 203 ab, während die Stromquellen 204 und 205 betätigt werden.

Während einer Ruheperiode ist die Ader TGN auf logisch 0, die Treibersteuerung 201 ist abgeschaltet und demgemäß sind die Stromquellen 202 bis 205 ebenfalls abgeschaltet. In diesem Zustand verhindern Dioden 206 bis 217, daß die Spannungsquelle mit +2,4 V Strom von den Adern T und R des Adernpaares 101 aufnimmt bzw. an diese abgibt. Während der Ruheperiode sind die Sender 104 und 121 praktisch vom Adernpaar 101 abgeschaltet, und demgemäß wird die Gleichspannung auf dem Adernpaar 101 durch die Widerstände in den Empfängern 103 und 122 bestimmt.

Entsprechend Fig. 3 wird, da die Spannungskomparatoren 301 und 302 hohe Eingangsimpedanz besitzen, die Spannung auf den Adern T und R durch die Spannungsquellen mit +2,4 und +2,3 V sowie die Abflußwiderstände 119 und 120 (Fig.1) bestimmt. Die Differenzspannung VT-VR ist kleiner als +0,1 V und daher sicher im Ruhespannungsbereich (+0,5 V bis -0,5 V), der in Fig. 4 gezeigt ist. Wenn die Adern T und R auf der Ruhespannung sind, so liefern die Empfänger 301 und 302 in Fig. 3 beide Ausgangs-

signale logisch 0.

Zurückkehrend zu Fig. 2 ist die Ader TEN während der Sendebetriebsart TRNS auf logisch 1, wodurch die Treibersteuerung 201 betätigt wird. Dann führt ein Signal logisch 0 auf der Dateneingangsleitung zu einem Signal logisch 0 auf der Leitung T1 und einem Signal logisch 1 auf der Leitung R1. Während dieses Zustands sind die Stromquellen 201, 203 abgeschaltet und die Stromquellen 204 und 205 betätigt. Das Ergebnis ist ein Schleifenstrom von etwa 22 uiA, der über die Ader R, die gemeinsame Steuerung 100 und zurück über die Ader T fließt. Nimmt man an, daß ein Datenbit logisch 1 auf der Dateneingangsleitung ist, dann liegt entsprechend die Ader T1 auf logisch 1 und die Ader R1 auf logisch 0 , wodurch die Stromquellen 202, 203 betätigt und die Stromquellen 204, 205 abgeschaltet sind.

In diesem Fall wird ein Schleifenstrom von etwa 22 mA durch die Stromquellen 202 und 203 erzeugt. Dieser Schleifenstrom fließt über die Diode 206 zur Ader T , dann über die Widerstände 119, 120, die Empfänger 103, 122, die Ader R und die Diode 207 zur Stromquelle 203. Da die Ader R1 auf logisch 0 ist, ist die Stromquelle 205 ausgeschaltet, und es fließt kein Strom über die Diode 213.

Unter Bezugnahme auf Fig. 3 wird die Arbeitsweise des Empfängers 103 beschrieben. Wie oben angegeben, weist der Empfänger 122 Spannungskomparatoren 301 und 302 auf, die antiparallel über Widerstände 303 bis 310 an das Datenadernpaar 101 angeschaltet sind. Man beachte, daß die Arbeitsweise des Empfängers 122 identisch zu der des Empfängers 103 ist und daher nicht weiter beschrieben werden soll.

Während bei dem bevorzugten Ausführungsbeispiel der Erfindung das Ende einer Datenübertragung oder eines Steuerrahmens 402 durch Zählen der Datenbits bestimmt wird, dürfte klar sein, daß unter Verwendung der offenbarten Schaltung der Empfänger 103 das Ende einer Datenübertragung auch durch Feststellung des Übergangs der Spannung VT-VR von den Spannungen der Binärzustände auf den Ruhezustand bestimmt werden könnte.

Für den Fachmann ist offensichtlich, daß das bevorzugte Ausführungsbeispiel der Erfindung, das in den Fig. 1, 2 und 3dargestellt ist, sich unter Verwendung diskreter Logikschaltungen oder großintegrierter Schaltungen oder Mikroprozessorschaltungen verwirklichen läßt. Das bevorzugte Ausführungsbeispiel der Erfindung ist zwar als Teil eines Halbduplex-Datenübertragungssystems beschrieben worden, aber eine Anwendung bei Vollduplex-Datenübertragungssystemen ist auf einfache Weise möglich. 10

Claims

Patentansprüche

1. Asynchrone Binärdaten-Nachrichtenübertragungsanlage zur Übertragung von Datenzeichen fester Lange über ein Adernpaar,

dadurch gekennzeichnet, daß während Zwischenzeichenintervallen eine Ruhespannung erzeugt wird, die zwischen den zur Darstellung eines Logikzustandes 1 und eines Logikzustandes 0 der Binärdaten vorgesehenen

Pegeln liegt,

daß ein Übergang von der Ruhespannung auf einen der Pegel für den Logikzustand 1 oder 0 den Start eines Datenzeichens

markiert, und

daß eine Zählung über die feste Länge eines Zeichens das Ende eines Datenzeichens markiert.

2. Asynchrone Binärdaten-Nachrichtenübertragungsanlage nach Anspruch 1,

dadurch gekennzeichnet, daß ein erster und ein zweiter Verstärker (Fig. 3: 301, 302) mit je einem invertierenden und einem nichtinvertierenden Eingangsanschluß Abweichungen von der Ruhespannung feststellen,

daß eine Ader des Adernpaares mit dem invertierenden Eingangsanschluß des ersten Verstärkers und den nichtinvertierenden Eingangsanschluß des zweiten Verstärkers verbunden ist und

Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 4186237 Telegramme Patentconsult

Radeckestraße 43 8000 München 60 Telefon (059)883603/883604 Telex 5212313 Telegramme Patentconsult

daß die andere Ader des Adernpaares mit dem nichtinvertierenden Eingangsanschluß des ersten Verstärkers und dem invertierenden Eingangsanschluß des zweiten Verstärkers verbunden ist.

3. Asynchrone Binärdaten-Nachrichtenübertragungsanlage nach Anspruch 1,

dadurch gekennzeichnet, daß ein erster Schleifenstromfluß in einer ersten Richtung über das Adernpaar, der aus einer ersten Stromquelle (Fig. 2: 202, 203) stammt, eine Differenzspannung erzeugt, die ein Binärdatensignal mit logisch 0 darstellt, und

daß ein zweiter Schleifenstromfluß in einer zweiten Richtung über das Adernpaar, der aus einer zweiten Stromquelle (204, 205) stammt, eine Differenzspannung erzeugt, die ein Binärdatensignal logisch 1 darstellt.

BAD ORIGINAL