DE1948533B2 - Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge - Google Patents
Einrichtung zur uebertragung einer synchronen, binaeren impulsfolgeInfo
- Publication number
- DE1948533B2 DE1948533B2 DE19691948533 DE1948533A DE1948533B2 DE 1948533 B2 DE1948533 B2 DE 1948533B2 DE 19691948533 DE19691948533 DE 19691948533 DE 1948533 A DE1948533 A DE 1948533A DE 1948533 B2 DE1948533 B2 DE 1948533B2
- Authority
- DE
- Germany
- Prior art keywords
- pulse train
- bit
- bits
- pulse
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
nach unten beschränktem Abstand voneinander zu übertragen, ohne daß der Synchronismus der zweiten
übertragenen Impulsfolge mit der ersten gegebenen Impulsfolge gestört wird, wie es beim Einschieben eines
Zeichens der Fall wäre. Zu diesem Zweck werden im Sender an der betreffenden Stelle der Impulsfolgen drei
aufeinanderfolgende Bits der ersten Impulsfolge in drei aufeinanderfolgende Bitpaare der zweiten Impulsfolge
umgewandelt, deren eines das genannte andere Bitpaar mit ungleichen Bits ist und deren beide andere >°
zusammengenommen in eindeutiger Weise der Kombination der drei genannten Bits der ersten Impulsfolge
zugeordnet sind. Eine Schaltung im Empfänger spricht auf das genannte andere Bitpaar an und führt eine
Rückwandlung der beiden anderen Bitpaare in die 1S
entsprechenden drei Bits der ersten Impulsfolge durch. Der Abstand der Dienstzeichen ist so gewählt, daß die
Mittel zur Änderung der Paarbildung nicht ansprechen.
Das genannte andere Bitpaar mit ungleichen Bits könnte als Anzeichen einer falschen Paarbildung
angesehen werden. In diesem Fall tritt es mindestens in jedem dritten Bitpaar auf. Richtet man die Einrichtung
zur Änderung der Paarbildung so ein, daß sie erst bei dieser Häufigkeit anspricht, so kann dieses Bitpaar bei
geringerer Häufigkeit als Merkmal einer Dienstzeichen- 2S
gruppe verwendet werden.
Die Dienstzeichen können beispielsweise als Synchronisätionszeichen
für die Rahmensynchronisierung in einem Multiplexsystem dienen. Sie können aber auch
zur Übertragung von Meldungen oder Steuerbefehlen dienen, die durch zwei oder mehrere Dienstzeichen mit
bestimmten Abständen charakterisiert werden. Diese Abstände werden zweckmäßigerweise in Zeitelementen
des übertragenen Signals definiert und durch einen Zähler ausgezählt.
Zwei Beispiele für die Ausführung der Erfindung werden im folgenden anhand der Figuren erläutert. Es
zeigt
F i g. 1 eine Schaltung zur Umwandlung der ersten Impulsfolge in eine zweite Impulsfolge im B-Code,
F i g. 2 eine Schaltung zur Rückverwandlung der zweiten in die erste Impulsfolge,
F i g. 3 Tabellen zur Code-Umwandlung,
F i g. 4 eine Schaltung zur Verwandlung der ersten Impulsfolge in eine zweite Impulsfolge im B-Code mit
der Möglichkeit zur Übertragung von Dienstzeichen,
F i g. 5 eine Schaltung zur Rückverwandlung der von der Schaltung nach Fig.4 abgegebenen zweiten
Impulsfolge in die erste Impulsfolge bzw. in Dienstzeichen.
Die F i g. 1,2,4 und 5 enthalten unter a die Schaltung,
unter b die zugehörige Impulsfolge.
Die Schaltung von F i g. 1 dient zur Umwandlung einer ersten Impulsfolge C, die am Eingang 1 in einem
Binärcode eingegeben wird, in eine zweite Impulsfolge im B-Code, die an dem mit B bezeichneten Ausgang
abgenommen ^werden kann. Die Umwandlung erfolgt nach der in Fig.3a gegebenen Vorschrift. Es wird
jeweils ein Bit des Binärcodes in ein Bitpaar des B-Codes umgewandelt. Da Binär 1 abwechselnd in 0 0
und 1 1 umgewandelt wird, muß die Schaltung ein Gedächtnis haben, in welchem gespeichert ist, welches
der beiden Bitpaare an der Reihe ist. Dieses Gedächtnis ist in F i g. 1 der Flipflop 9. Wenn dieser auf 1 steht, d. h.
wenn der Zustand der Leitung / = 1 ist, ist das nächste 6S
Zeichen 1 1; wenn er auf 0 steht, ist es 0 0. Ein Taktgeber 2 gibt auf die mit 3 bezeichnete Leitung eine
Rechteckspannung, deren Periode gleich einem Zeitelement der ersten Impulsfolge ist. Die Bezeichnungen an
den Kurvenzügen der Fig. Ib stimmen mit den Bezeichnungen an den Leitungen der Fig. la überein,
auf denen diese Impulsfolgen auftreten.
In F i g. 1 a sind 4 und 5 Und-Tore, 6 ein Inverter, 7 ein Und-Tor, 8 ein Oder-Tor; 9 ist ein Flipflop mit einem
symmetrischen Eingang. Der Flipflop wechselt seinen Zustand, wenn sein Eingang von 1 auf 0 geht. Dieses ist
der Fall am Ende eines jeden binären 1-Elementes auf Leitung 1. Nach den Vorschriften für die Umwandlung
der ersten binären Impulsfolge in den B-Code in Fig. 3a
wird jedes Bit des Binärcodes in ein Bitpaar des B-Codes verwandelt, dessen Bitfrequenz also doppelt so hoch ist
wie die der ersten Impulsfolge. Während dem ersten Bit eines Bitpaares des B-Codes ist die Taktspannung
ρ = 0, während dem zweiten Bit ist sie gleich 1.
Wenn C = 1 und / — 1, ist der Ausgang B während
beider Bits eines Bitpaares im Zustand 1; wenn C= 0, ist e in diesem Zustand während des zweiten Bits eines
Bitpaares. Die Gleichung für Bm Boolescher Algebra ist demnach B= C · J + Cp. Die dieser Gleichung entsprechende
Schaltung besteht aus den Und-Toren 5 und 7, dem Inverter 6 und dem Oder-Tor 8.
In der Fig. Ib zeigt die erste Zeile die erste binäre
Impulsfolge C, die zweite Zeile die Taktimpulse p, die dritte Zeile die am Ausgang des Und-Tores 4
auftretende Funktion Cp, die vierte Zeile die am Ausgang /des Flipflops auftretende Spannung, die sich
ändert, wenn die Spannung am Eingang des Flipflops von 1 auf 0 geht, die vierte Zeile die am Ausgang B
entstehende Impulsfolge. Bei einer anderen Anfangsstellung des Flipflops 9 ergibt sich ein Verlauf der
Spannung auf Leitung /, wie in Zeile 7* und eine Impulsfolge am Ausgang B wie in Zeile B* dargestellt. B
und B* unterscheiden sich dadurch, daß die Bitpaare 1 1 und 0 0 vertauscht sind.
Es sei darauf hingewiesen, daß zur gleichzeitigen Übertragung mehrerer Texte die Multiplexierung im
Α-Code erfolgen muß, worauf dann die Umwandlung vom Α-Code in den B-Code erfolgt. Bei einer
Multiplexierung im B-Code würden die Bedingungen dieses Codes, welche für die Übertragung von
Bedeutung sind, verletzt werden.
Die Schaltung nach Fig.2 befindet sich im Empfänger
und dient dazu, die im B-Code ankommenden Impulse wieder in den ursprünglichen Binärcode zu
verwandeln. Zu diesem Zwecke müssen jeweils aus zwei ankommenden Bits des B-Codes Bitpaare gebildet
werden. Wenn diese Paarbildung falsch erfolgt, indem zwei Bits zusammengefaßt werden, die eigentlich
verschiedenen Paaren angehören, so erscheint mindestens in jedem dritten Bitpaar die Kombination 1 0, die
vom Sender nicht gegeben wird. Damit erkennt der Empfänger, daß die Paarbildung falsch ist und leitet
entweder sofort oder nach mehreren erhaltenen Bitpaaren 1 0 eine Korrektur ein.
In F i g. 2 kommen die Signale auf der Leitung 12 an.
Aus ihnen wird im Taktsignal-Erzeuger 13 in bekannter Weise ein Taktsignal q erzeugt, dessen Periode gleich
der Elementzeit der empfangenen zweiten Impulsfolge ist
Wenn q auf 1 geht, wird der Zustand der Leitung Sauf
die erste Stufe D eines zweistufigen Schieberegisters 15 übertragen und gleichzeitig der Zustand der Stufe D auf
die zweite Stufe E übertragen.
In einem Teiler-durch-zwei 14, wird ein zweiter Taktimpuls rder halben Schrittfrequenz erzeugt, der in
Lücken des Taktes q fällt. Die Zustände des Schieberegi-
sters 15 werden auf einen Decoder 16 übertragen.
Bei jedem Taktimpuls r erscheint an einem der vier Ausgänge des Decoders, welcher durch die Stellung des
Schieberegisters 15 bestimmt ist, ein Impuls. Für E=O, D = 1 erscheint dieser Impuls auf dem mit 01
bezeichneten Ausgang und stellt einen Flipflop 17 auf die Stellung 0. Ist D=E, so erscheint ein Impuls
entweder auf dem Ausgang 0 0 oder dem Ausgang 1 1 und stellt über das Oder-Tor 18 den Flipflop 17 auf 1. An
dem Ausgang C des Flipflops 17 erscheint ein Spannungsverlauf, der gleich dem Eingangssignal C der
Schaltung nach F i g. 1 ist.
Erscheint jedoch zur Zeit des Impulses rein Impuls an
dem mit 1 0 bezeichneten Ausgang des Decoders 16, so ist dies ein Zeichen dafür, daß die Paarbildung unrichtig
ist, das heißt, daß der Impuls r nicht im richtigen Zeitpunkt der ankommenden Impulsfolge erfolgt.
Deswegen wird der am Ausgang 1 0 des Decoders 16 erscheinende Impuls über eine Verzögerungsschaltung
19 geführt, welche einen Impuls erzeugt, der nicht mit dem Taktimpuls q zusammenfällt, und auf den
Zähleingang des Teilers-durch-zwei 14 geführt wird.
Er schaltet diesen um einen Schritt weiter, wodurch die Lage des Impulses r im Verhältnis zur ankommenden
Impulsfolge verändert wird. Da es nur zwei Möglichkeiten der Paarbildung gibt, muß dieses jetzt die
richtige Lage sein.
Will man verhindern, daß die Paarbildung durch einen einzigen Störimpuls verschoben wird, so kann anstelle
der Verzögerungsschaltung 19 ein Zähler eingesetzt werden, der nur dann einen Ausgangsimpuls gibt, wenn
während einer bestimmten Zeit eine bestimmte Anzahl von Impulsen an seinem Eingang auftreten.
In F i g. 2b zeigt die erste Kurve den Verlauf der am Punkt 12 auftretenden Eingangsspannung des Empfängers,
die zweite Zeile den Taktimpuls q, die dritte und vierte Zeile die Zustände der beiden Stufen des
Schieberegisters 15, die fünfte Zeile den Taktimpuls r und die sechste Zeile die Ausgangsspannung C.
Zur Übertragung eines Dienstzeichens werden drei aufeinanderfolgende Bitgruppen des Signals durch
andere Bitgruppen ersetzt.
Die Zuordnung der Dreiergruppen im Α-Code zu den 3 Bits der ersten Impulsfolge zeigt F i g. 3b. Die erste
Bitgruppe A 1 A 2 im Α-Code ist immer 1 0, die anderen
beiden enthalten alle möglichen Kombinationen der Bitpaare 0 0, 0 1, 10, außer der Kombination, die
zweimal 1 0 enthält. Im übrigen ist die Zuordnung der Zeichen des Α-Codes zu denen des Binärcodes
willkürlich festgelegt.
F i g. 4a zeigt eine Schaltung zur Umwandlung einer ersten binären Impulsfolge, die auf der Leitung 21
eintrifft in eine Impulsfolge gemäß dem B-Code, die auf Leitung 22 abgegeben wird. Außerdem erhält die
Schaltung Mittel, um an beliebiger Stelle ein Dienstzeichen zu übertragen, indem die beschriebene Bitpaar-Dreiergruppe
gebildet wird. Die Schaltung besteht aus zwei Teilen, nämlich einem ersten Teil zur Umwandlung
von drei Bits der binären Impulsfolge in eine Gruppe von drei Bitpaaren im Α-Code nach F i g. 3b und aus
einem zweiten Teil 23 zur Umwandlung der Impulsfolge nach dem Α-Code in eine solche nach dem B-Code. Ein
Beispiel für eine solche Umwandlungsschaltung ist im zitierten Aufsatz von Neu angegeben worden.
Im ersten Teil der Schaltung erzeugt ein Taktgeber 24 eine Rechteckspannung p, deren Periodenlänge gleich
der Länge eines Schrittelementes der ersten binären Impulsfolge ist. Wenn diese Spannung von 1 auf 0 geht,
wird der Zustand der Leitung 21 in die erste Stufe F eines Schieberegisters 25 eingelesen, während gleichzeitig
der Zustand von F auf die Stufe G und der Zustand der Stufe G auf die Stufe Hübertragen wird.
Der Zustand der Stufe G wird über das Nor-Tor 26 (Oder-Tor mit Inverter am Ausgang) und das Oder-Tor
27 auf den zweiten Eingang 28 des A/B-Umwandlers 23 übertragen. Außer dem Eingang von G hat das Nor-Tor
26 einen weiteren Eingang Q, der vom Flipflop 30 kommt. Bei der normalen Zeichenübertragung befindet
sich dieser Flipflop im Zustand 0, so daß Q gleich 0 ist und deswegen keinen Einfluß auf das Nor-Tor 26 hat.
Am Eingang des A/B-Wandlers 23 treten die beiden Bits, die zu einem Bitpaar des Α-Codes gehören,
gleichzeitig auf und zwar das erste Bit A 1 auf der Leitung 29, das zweite Bit A 2 auf der Leitung 28,
während auf der Ausgangsleitung 22 die beiden Bits der Bitpaare des B-Codes nacheinander erscheinen. Die in
Fig.3a angegebenen Umwandlungsvorschriften der ersten binären Impulsfolge C in die Impulsfolge des
Α-Codes zeigen, daß das erste Bit A 1 stets gleich 0 ist, während das zweite Bit A 2 gleich G' dem invertierten
und verzögerten Eingangsbit ist.
Die Verbindung vom Ausgang der zweiten Stufe G des Schieberegisters 25 über das Nor-Tor 26 und das
Oder-Tor 27 erfüllt diese Funktion. Der Eingang 29 für das erste Bit des Bitpaares des Α-Codes befindet sich
immer auf 0, wie es der Umwandlungsvorschrift nach F i g. 3a entspricht, ebenso wie die Leitung 37.
Zur Übertragung eines Dienstzeichens wird auf den Eingang 31 des Flipflops 30 ein Impuls gegeben, welcher
zur gleichen Zeit auftritt, wie das Fortschalten des Schieberegisters 25. Dadurch geht der Ausgang Q des
Flipflops 30 auf 1 und am Ausgang des Nor-Tores 26 erscheint eine 0, solange der Flipflop 30 auf 1 steht. Der
Zustand 1 auf der Leitung Q öffnet das Und-Tor 38, so daß die />Impulse den Zähler 32, von der Stellung 0
beginnend, schrittweise fortschalten. Während der Zeiten 11,12 und 13, die also jede die Dauer der ersten
Impulsfolge haben, geht die Leitung mit der entsprechenden Bezeichnung auf 1.
Zu Beginn der Zeit 12 werden über die Und-Tore 34
die Zustände der drei Stufen F, G, H des Schieberegisters 25 auf die drei Flipflops R, S, Γ des Registers 35
übertragen. Diese Zustände sind durch Einrahmung hervorgehoben. Die drei Zählerausgänge f 1, i2 und f 3
sowie die Ausgänge der Flipflops R, Sund Tsind mit den Eingängen eines Codewandlers 36 verbunden. Während
der Zeit ti erscheint an seinem Ausgang 29 eine 1, an
seinem Ausgang 37 eine 0. Diese bilden das Bitpaar 1 0 der Dreiergruppe. Während der Zeit f 2 erscheinen an
den Ausgängen des Codewandlers die beiden Bits K, L des zweiten Bitpaares der Dreiergruppe abhängig von
der Stellung der Flipflops R, S und T gemäß den Umwandlungsvorschriften der Fig.3b. In gleicher
Weise erscheinen während der Zeit f 3 die beiden Bits M, N des dritten Bitpaares. Nach Ablauf der Zeit 13 geht
der Zähler auf die Stellung £0 und gibt auf der Leitung 33 einen Impuls ab, der den Flipflop 30 wieder auf 0
zurückstellt. Dieser Impuls ist nur kurz, was durch einen in der Leitung 33 liegenden Kondensator 38 angedeutet
wird, so daß der Flipflop nicht daran gehindert wird,
durch den nächsten auf der Leitung 31 erscheinenden Impuls wieder auf 1 gestellt zu werden. Durch die
0-Stellung des Flipflops 30 geht Q auf 0, und die
Übertragung auf den A/B-Wandler 23 erfolgt wieder von der Stufe G des Schieberegisters über das Nor-Tor
26 und das Oder-Tor 27, während von dem Codewand-
ler 36 keine weiteren Signale kommen.
Wie schon in Verbindung mit F i g. 1 gesagt, muß eine eventuelle Zeitmultiplexierung vor dem Codewandler
23 geschehen, so daß dieser Codewandler dann allen Pfaden des Muliplex gemeinsam ist.
In Fig.4b zeigt die erste Zeile einen zu übertragenden,
ersten binären Impulszug C (den gleichen wie in den F i g. 1 und 2) mit den Bits a... i. Von diesen werden
die Bits a, b, f...i nach den Vorschriften der Fig.3a
umgewandelt, die Bits c, d, e für die Übertragung eines Dienstzeichens benutzt und nach F i g. 3b umgewandelt.
Die zweite Zeile zeigt den Taktimpuls p, die dritte bis fünfte Zeile die Zustände der Stufen F, G, H des
Schieberegisters 25.
Zu Beginn des Impulses d wird der Flipflop 30 auf 1 gestellt; die mit Q bezeichnete Zeile zeigt die Spannung
an seinem Ausgang. Die nächsten Zeilen zeigen die Stellungen der Ausgänge t\,t2 und f 3 des Zählers 32.
Während der Zeit 12 erfolgt die Übertragung der Zustände der Stufen F, G, H des Schieberegisters 25 auf
die Flipflops des Registers 35, was in der dritten bis fünften Zeile durch Einrahmung hervorgehoben ist. Die
in diesem Augenblick gespeicherten Zeichen sind e, d, c (1,0,1). Von den Zuständen des Flipflop-Registers 35 ist
nur der Verlauf der Ausgangsspannung des Flipflops R als Beispiel gezeigt. Im Codewandler werden die
Zeichen x, y, ζ erhalten, nämlich 1 0,0 0,1 0. Die beiden
Bits eines Bitpaares erscheinen gleichzeitig auf den Leitungen 29 und 37, während eines ganzen Zeitelements
der ersten Impulsfolge und werden durch den Code-A/B-Wandler 23 in den auf der letzten Zeile
gezeigten B-Code verwandelt. In der Fig.5a ist ein Empfänger für eine zweite Impulsfolge mit Dienstzeichen
im B-Code, wie sie vom Sender nach der F i g. 4a abgegeben wird, gezeichnet. Fig.5b zeigt das zu
F i g. 5a zugehörige Impulsschema. Bei einer Multiplexübertragung ist die Demultiplexierung vor dem
Eingang in die F i g. 5a durchzuführen.
Die Schaltung enthält einen durch die auf der Leitung 42 ankommende Impulsfolge synchronisierten Taktgeber
43, einen Teiler-durch-zwei 44, ein vierstufiges Schieberegister 45 mit den Stufen K, L, M und N und
einen Decoder 46. Diese Teile entsprechen Teilen der F i g. 2a, nämlich der Taktgeber 43 dem Taktgeber 13,
der Teiler-durch-zwei 44 dem Teiler-durch-zwei 14, die Stufen K und L des Schieberegisters 45 den Stufen D
und E des Schieberegisters 15, der Decoder 46 dem
Decoder 16, die erste Stufe U des Schieberegisters 47 dem Flipflop 17 und das Oder-Tor 48 dem Oder-Tor 18.
Die Stufe U bildet die erste Stufe eines Schieberegisters 47, das durch die Impulse r mit der Impulsfrequenz der
ersten Impulsfolge regelmäßig weitergeschoben wird, so daß das in die Stufe U eingeschriebene Bit zwei Takte
später an dem Ausgang 56 erscheint.
Die Impulse q des Taktgebers 43 schieben das Schieberegister 45 weiter, während die Impulse r des
Teilers-durch-zwei das Schieberegister 47 weiterschieben. Dieses Schieberegister hat keine Verbindung zum
Decoder 46, zum Einschreiben einer 0, da diese automatisch durch den Impuls r in die erste Stufe R des
Schieberegisters 47 übertragen wird, wenn am Ausgang des Oder-Tores 48 keine 1 erscheint. Die Wirkungsweise
der genannten Teile entspricht der der entsprechenden
Teile der Fig.2a, so daß auf eine Wiederholung
verziehtet werden kann. Dem Verzögerungsglied oder
Zähler 19 entspricht ein Zähler 49, dessen Funktion später näher erläutert wird.
Zusätzlich zu den Teilen der F i g. 2a enthält die Schaltung der Fig.5a zwei Stufen M und N des
Schieberegisters 45, zwei Stufen V und W des
Schieberegisters 47, einen Zähler 52 und einen Decoder 51.
Wenn zur Zeit eines r-Impulses am Ausgang 1 0 des
Decoders 46 ein Impuls erscheint, geht der Zähler 49 auf Stellung 1 und wird von dieser Stellung durch jeden
Impuls q um einen Schritt weitergeschaltet. Während er auf Stellung 5 ist, gibt sein Ausgang i5 einen Impuls s
auf den Decoder 51, der an die vier Stufen des Schieberegisters 45 angeschlossen ist und eine Code-Umwandlung
gemäß Tabelle 3b vornimmt. Die dabei an den Ausgängen des Decoders auftretenden Signale
stellen die drei Stufen des Schieberegisters 47 auf die entsprechenden Stellungen ohne Rücksicht darauf, auf
welcher Stellung sie sich vorher befanden. Dadurch werden die eingeschobenen Zeichen x, y und ζ durch die
Zeichen c, d, e der ersten Impulsfolge ersetzt, die nacheinander auf den Ausgang 56 übertragen werden.
Der Zähler 49 zählt weiter bis zur Stellung 9, worauf er in die Ruhestellung zurückkehrt. Während der Zeiten
12 bis 19 öffnet er das Tor 54, welches die während
dieser Zeit auf dem Ausgang 10 des Decoders 46 erscheinenden Impulse auf den Zähler 52 überträgt.
Wenn während dieser Zeit mehr als ein Impuls auftritt, bedeutet dies, daß die Paarbildung falsch erfolgt, der
Zähler 52 gibt einen Impuls an den Teiler-durch-zwei ab, der diesen verstellt und damit die Paarbildung
richtigstellt. Gleichzeitig werden die Zähler 49 und 52 in die Ruhelage zurückgestellt. Während der Zeit des
Zählers i9 geht der Dienstzeichenausgang 55 auf 1.
Dieses Dienstzeichen wird durch eine nicht gezeichnete Einrichtung, etwa durch eine Synchronisierschaltung
oder durch einen Nachrichten-Empfänger verwertet.
Bei falscher Paarbildung wird der Zähler 49 bei Beginn des neunten Schrittes auf 0 zurückgestellt, so
daß kein Signal am Dienstzeichenausgang 55 erscheint und durch das bei falscher Paarbildung entstehende
Bitpaar 1 0 kein Dienstzeichen vorgetäuscht wird. Damit kein weiteres Dienstzeichen in die Öffnungszeit
des Tores 54 fällt, müssen die Dienstzeichen voneinander einen Abstand haben, der mindestens 10 Schritte der
ersten Impulsfolge beträgt.
In Fig.5b zeigt Bdie empfangene Impulsfolge, und
q r die Spannungen an den Ausgängen des Taktgebers 43 bzw. des Teilers-durch-zwei 44, KLMN die
Zustände der Stufen des Schieberegisters 45.
Bei der Abtastung des Decoders durch r erscheint am Ausgang 10, entsprechend der Kombination L K' ein
Zustand 1 an der gezeichneten Stelle; der Zähler 49 zählt, wie durch Ziffern in der folgenden Zeile
angegeben ist, und gibt bei der Stellung 5 einen Impuls s, der über den Decoder 51 des Schieberegisters 45 abliest.
Zu diesem Zeitpunkt sind dessen Stellungen NM LX=IIlO. Diese Kombination wird durch den
Codewandler in 1 0 1 umgewandelt und auf die Stufen U, V, W des Schieberegisters übertragen. Deren
Zustände sind in den drei letzten Zeilen der F i g. 5b aufgetragen. Die Stellung der Stufe W entspricht der
Impulsfolge C am Ausgang 56. Am Ausgang 55 erscheint ein Impuls der Zeit 19 des Zählers 49.
Hierzu 2 Blatt Zeichnungen
709 535/73
Claims (3)
1. Einrichtung zur Übertragung einer ersten synchronen, binären Impulsfolge von einem Sender,
der Mittel zur Umwandlung der gegebenen Impulsfolge in eine zweite synchrone Impulsfolge mit dem
Gleichstrommittelwert 0 und Mittel zum Aussenden dieser zweiten Impulsfolge enthält, über Übertragungsmittel
mit nach unten begrenzter Bandbreite zu einem Empfänger, welcher die zweite Impulsfolge
empfängt und in eine der ersten Impulsfolge entsprechende Impulsfolge umwandelt, gekennzeichnet
durch Mittel im Sender zur Umwandlung jedes Bits der ersten Impulsfolge in zwei '5
aufeinanderfolgenden Bits einer zweiten binären Impulsfolge doppelter Bitfrequenz, derart, daß dem
einen Wert (1) eines Bits der ersten Impulsfolge eines der beiden möglichen Bitpaare (0 0, 1 1) aus
zwei gleichen, dem anderen Wert eines Bits (0) der ersten Impulsfolge ein bestimmtes (0 1) der beiden
möglichen Bitpaare mit zwei ungleichen Bits entspricht, und daß die beiden Bitpaare aus zwei
gleichen Bits auf dem Übertragungsweg abwechseln, durch Mittel im Empfänger zur Bildung von
Bitpaaren aus jeweils zwei aufeinanderfolgenden Bits der empfangenen zweiten Impulsfolge und
Rückwandlung eines jeden Paares in das entsprechende Bit der ersten Impulsfolge, und durch Mittel,
die beim Erhalt des anderen (1 0) der beiden möglichen Bitpaare mit ungleichen Bits, welches bei
Umwandlung im Sender nicht erzeugt wurde, eine Änderung der Paarbildung veranlaßt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Mittel, welches die Änderung der
Paarbildung veranlaßt, erst nach Empfang einer bestimmten Anzahl der genannten anderen Bitpaare
innerhalb einer gegebenen Anzahl aufeinanderfolgender Bits anspricht.
3. Einrichtung nach Anspruch 2, mit Mitteln zur Übertragung zusätzlicher Dienstzeichen an beliebigen
Stellen der gegebenen Impulsfolge, jedoch mit nach unten beschränktem Abstand voneinander,
dadurch gekennzeichnet, daß im Sender diese Mittel an der betreffenden Stelle der Impulsfolgen drei
aufeinanderfolgende Bits der ersten Impulsfolge in drei aufeinanderfolgende Bitpaare der zweiten
Impulsfolge umwandeln, deren eines das genannte Bitpaar (1 0) mit ungleichen Bits ist und deren beide
andere zusammengenommen in eindeutiger Weise der Kombination der drei genannten Bits der ersten
Impulsfolge zugeordnet sind, daß im Empfänger diese Mittel auf das genannte andere Bitpaar (1 0)
ansprechen und eine Rückwandlung der beiden anderen Bitpaare in die entsprechenden drei Bits der
ersten Impulsfolge durchführen, wobei der Abstand der Dienstzeichen so gewählt ist, daß die Mittel zur
Änderung der Paarbildung nicht ansprechen.
60
Die Erfindung betrifft eine Einrichtung zur Übertragung einer ersten synchronen, binären Impulsfolge von
einem Sender, der Mittel zur Umwandlung der gegebenen Impulsfolge in eine zweite synchrone
Impulsfolge mit dem Gleichstrommittelwert 0 und Mittel zum Aussenden dieser zweiten Impulsfolge
enthält, über Übertragungsmittel mit nach unten begrenzter Bandbreite zu einem Empfänger, welcher
die zweite Impulsfolge empfängt und in eine der ersten Impulsfolge entsprechende Impulsfolge umwandelt.
Eine binäre Impulsfolge wird dann als synchron bezeichnet, wenn jeder der Impulse in gleicher Länge
und Lage in einem Zeitelement liegt, und wenn diese Zeitelemente konstante Länge haben und ohne
Unterbrechung aufeinanderfolgen.
Es ist bekannt, solche Impulsfolgen zum Zwecke der Übertragung in andere Impulsfolgen umzuwandeln, die
für das gegebene Übertragungsverfahren geeigneter sind als die ursprüngliche Impulsfolge. Insbesondere für
die Übertragung über Leitungen wird angestrebt, daß die Impulsfolge den Gleichstrommittelwert 0 hat und
daß während einer bestimmten Zeit genügend Zeichenwechsel erfolgen; diese Bedingungen vereinfachen den
Bau von Repeatern auf der Übertragungsleitung wesentlich.
Es ist ferner ein Verfahren bekannt, um eine Folge von ternären Elementen binär zu codieren, derart, daß
der Unterschied der Anzahl der binären Nullen und Einsen in eirtem Text beliebiger Länge die Zahl 4 nicht
überschreitet (W. Neu, Bull. SEV 51 [1960], Seiten 978-980).
In diesem Verfahren wird die ternäre Ziffer 0 durch das Bitpaar 0 1, die ternäre Ziffer 1 abwechselnd durch
das Bitpaar 0 0 oder 1 1, die ternäre Ziffer 2 durch das Bitpaar 1 0 übertragen. Der Übertragungscode wird
nach Neu der B-Code genannt. Er wird aus dem Ternärcode erhalten, indem zunächst 0 in 0 1,1 in 0 2, 2
in 1 0 verwandelt wird, was den sogenannten A-Code ergibt. In einem weiteren Schritt wird jedes zweite Paar
0 0 ind 1 1 verwandelt und damit der B-Code erhalten.
Die Erfindung benutzt den B-Code zur Übertragung einer binären Impulsfolge, wobei die dabei vorhandene
Redundanz es ermöglicht, im Empfänger eine falsche Paarbildung zu erkennen, und wobei in einer weiteren
Ausbildung der Erfindung über den Übertragungsweg auch Dienstzeichen übertragen werden können, ohne
Synchronismus der übertragenen zweiten Impulsfolge mit der ersten synchronen Impulsfolge zu unterbrechen.
Kennzeichen der Erfindung sind Mittel im Sender zur Umwandlung jedes Bits der ersten Impulsfolge in zwei
aufeinanderfolgende Bits einer zweiten binären Impulsfolge doppelter Bitfrequenz, derart, daß dem einen Wert
eines Bits der ersten Impulsfolge eines der beiden möglichen Bitpaare aus zwei gleichen, den anderen
Wert eines Bits der ersten Impulsfolge ein bestimmtes der beiden möglichen Bitpaare mit zwei ungleichen Bits
entspricht und daß die beiden Bitpaare aus zwei gleichen Bits auf dem Übertragungsweg abwechselnd,
durch Mittel im Empfänger zur Bildung von Bitpaaren aus jeweils zwei aufeinanderfolgenden Bits der empfangenen
zweiten Impulsfolge und Rückverwandlung eines jeden Paares in das entsprechende Bit der ersten
Impulsfolge, und durch Mittel, die beim Erhalt des anderen der beiden möglichen Bitpaare mit ungleichen
Bits, welches bei der Umwandlung im Sender nicht erzeugt wurde, eine Änderung der Paarbildung veranlaßt.
Das Mittel, welches die Änderung der Paarbildung veranlaßt, kann so eingerichtet werden, daß es erst nach
Empfang einer bestimmten Anzahl der genannten anderen Bitpaare innerhalb einer gegebenen Anzahl
aufeinanderfolgender Bits anspricht.
Eine weitere Ausbildung der Erfindung gibt die Möglichkeit, zusätzliche Dienstzeichen an beliebigen
Stellen der gegebenen ersten Impulsfolgen, jedoch mit
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1698068A CH491559A (de) | 1968-11-15 | 1968-11-15 | Anlage zur Übertragung einer synchronen, binären Impulsfolge |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1948533A1 DE1948533A1 (de) | 1970-06-11 |
DE1948533B2 true DE1948533B2 (de) | 1977-09-01 |
DE1948533C3 DE1948533C3 (de) | 1986-03-27 |
Family
ID=4421845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1948533A Expired DE1948533C3 (de) | 1968-11-15 | 1969-09-25 | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge |
Country Status (8)
Country | Link |
---|---|
US (1) | US3627907A (de) |
CH (1) | CH491559A (de) |
DE (1) | DE1948533C3 (de) |
ES (1) | ES372946A1 (de) |
FR (1) | FR2024873B1 (de) |
GB (1) | GB1251878A (de) |
NL (1) | NL162279C (de) |
SE (1) | SE342951B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4936308B1 (de) * | 1970-09-16 | 1974-09-28 | ||
GB1489177A (en) * | 1973-10-16 | 1977-10-19 | Gen Electric Co Ltd | Digital data signalling systems and apparatus therefor |
DE2529448C2 (de) * | 1975-07-02 | 1984-02-09 | Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg | Schaltungsanordnung zur Umwandlung von NRZ-Signalen in RZ-Signale, insbesondere für die synchrone Zeitmultiplexbildung |
GB1563848A (en) * | 1977-02-09 | 1980-04-02 | Hewlett Packard Ltd | Cmi-encoder |
DE3245845A1 (de) * | 1982-12-10 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Cmi-decoder |
US4546486A (en) * | 1983-08-29 | 1985-10-08 | General Electric Company | Clock recovery arrangement |
FR2598050B1 (fr) * | 1986-04-28 | 1992-10-23 | Telecommunications Sa | Dispositif de decodage pour code cmi |
DE3616596A1 (de) * | 1986-05-16 | 1987-11-19 | Siemens Ag | Cmi-codierer |
DE3625589A1 (de) * | 1986-07-29 | 1988-02-04 | Siemens Ag | Cmi-decoder |
US5095179A (en) * | 1990-07-26 | 1992-03-10 | Lewis Ho | Extensive morse code processing system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA767808A (en) * | 1967-09-19 | Radio Corporation Of America | Conversion from nrz code to self-clocking code | |
NL162008B (nl) * | 1950-06-16 | Koppers Co Inc | Trekmachine met rupsbanden. | |
US3237176A (en) * | 1962-01-26 | 1966-02-22 | Rca Corp | Binary recording system |
US3154777A (en) * | 1962-07-25 | 1964-10-27 | Bell Telephone Labor Inc | Three-level binary code transmission |
-
1968
- 1968-11-15 CH CH1698068A patent/CH491559A/de not_active IP Right Cessation
-
1969
- 1969-09-25 DE DE1948533A patent/DE1948533C3/de not_active Expired
- 1969-10-09 GB GB1251878D patent/GB1251878A/en not_active Expired
- 1969-10-10 US US875172A patent/US3627907A/en not_active Expired - Lifetime
- 1969-10-16 SE SE14187/69A patent/SE342951B/xx unknown
- 1969-10-27 NL NL6916165.A patent/NL162279C/xx not_active IP Right Cessation
- 1969-10-28 ES ES372946A patent/ES372946A1/es not_active Expired
- 1969-11-13 FR FR696938947A patent/FR2024873B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2024873A1 (de) | 1970-09-04 |
GB1251878A (de) | 1971-11-03 |
DE1948533C3 (de) | 1986-03-27 |
DE1948533A1 (de) | 1970-06-11 |
SE342951B (de) | 1972-02-21 |
FR2024873B1 (fr) | 1972-11-03 |
NL6916165A (de) | 1970-05-20 |
NL162279B (nl) | 1979-11-15 |
NL162279C (nl) | 1981-11-16 |
ES372946A1 (es) | 1971-11-16 |
CH491559A (de) | 1970-05-31 |
US3627907A (en) | 1971-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841079C3 (de) | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal | |
DE1948533C3 (de) | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge | |
DE2529995A1 (de) | System zur bestimmung der burstsendezeitsteuerung im tdma-system | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE2803424C3 (de) | Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus | |
DE2719309B2 (de) | Serielle Datenempfangsvorrichtung | |
DE2147565C3 (de) | Schaltungsanordnung zum Herstellen und Überwachen des wertmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DE1588397B2 (de) | Fernwirkempfaenger fuer den empfang von zeitmultiplex uebertragenen pulscodemodulierten woertern | |
DE2512302B1 (de) | Schaltungsanordnung zur uebertragung zeichenrahmen-gebundener daten in zeitmultiplexsystemen | |
DE1153055B (de) | Verfahren zur Synchronisierung der Schluesselstreifen bei UEbertragungsanlagen fuer Geheimtelegrafie | |
DE2242639C3 (de) | Zeitmultiplex-Telegrafie-System für zeichenweise Verschachtelung | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE1186098B (de) | Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse | |
DE2262700C1 (de) | Nachrichtenübertragungssystem mit codierten Impulsen | |
DE2365957B2 (de) | Übertragungsverfahren für umkodierte Nachrichten | |
DE2336707A1 (de) | Verfahren zur datenverarbeitung beim senden und/oder bei der uebertragung von informationen sowie vorrichtung zur durchfuehrung des verfahrens | |
DE2163552C3 (de) | Schaltungsanordnung zum Herstellen des Gleichlaufs von Abtastimpulsen und Nachrichtenbits | |
DE2030763C3 (de) | Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code | |
DE2150638A1 (de) | Empfaenger fuer Datenuebertragungsanlagen | |
DE1512508B2 (de) | Verfahren zum uebertragen einer impulsfolge | |
DE2157497A1 (de) | Anordnung und Empfang zum Aussenden von Signalen | |
DE1283885B (de) | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren | |
DE2407284B1 (de) | Verfahren zur Blocksynchronisation bei der Binaerdatenuebertragung und Einrichtung zur Durchfuehrung des Verfahrens | |
DE942868C (de) | Rhythmisches Telegrapheinsystem fuer Funkuebertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8225 | Change of the main classification |
Ipc: H03M 5/14 |
|
8281 | Inventor (new situation) |
Free format text: DIGGELMANN, HANS, DIPL.-ING., MURI, CH KUEHNE, RUDOLF, DIPL.-ING., BERN, CH |
|
C3 | Grant after two publication steps (3rd publication) |