DE1283885B - Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren - Google Patents
Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-ModulationsverfahrenInfo
- Publication number
- DE1283885B DE1283885B DE1967T0034372 DET0034372A DE1283885B DE 1283885 B DE1283885 B DE 1283885B DE 1967T0034372 DE1967T0034372 DE 1967T0034372 DE T0034372 A DET0034372 A DE T0034372A DE 1283885 B DE1283885 B DE 1283885B
- Authority
- DE
- Germany
- Prior art keywords
- synchronization
- same
- inputs
- logic circuits
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J3/00—Continuous tuning
- H03J3/02—Details
- H03J3/06—Arrangements for obtaining constant bandwidth or gain throughout tuning range or ranges
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Time-Division Multiplex Systems (AREA)
Description
- Die Erfindung betrifft einen Empfänger für Syn-. chronisierkodes, insbesondere für Zeitmultiplex-Übertragungssysteme nach dem Puls-Kode-Modulationsverfahren.
- In Puls-Kode-Modulations- und in anderen Systemen ist es im allgemeinen notwendig, das als Synchronisierkode mit einer bestimmten Anzahl von Binärzeichen und mit einem bestimmten Impulsraster übertragene Synchronisierzeichen als solches zu erkennen.
- Für das Übertragen der einzelnen Impulse des Synchronisierkodes sind zwei im Grundsatz verschiedene Verfahren üblich. Bei einem dieser Verfahren ist in jedem Kanal zusätzlich zu den für das übertragen der Information erforderlichen Schritten, bei PCM-Fernsprechsystemen im allgemeinen sieben Schritten, ein zusätzlicher, im allgemeinen also ein achter Schritt vorgesehen, der wechselzeitig für die Übertragung von Signalen, gelegentlich auch von Telegrafiezeichen und zur Übertragung von Synchronisierzeichen dient. Da ein Synchronisierkode aus mehreren Schritten besteht, ist der vollständige Kode auf mehrere Kanäle verteilt, und der Synchronisiervorgang erfordert daher eine verhältnismäßig lange Zeit.
- Beim zweiten Verfahren bleibt ein Kanal jedes Impulsrahmens für die Übertragung des Synchronisierkodes und gegebenenfalls auch anderer Signale vorbehalten. Dabei erfordert der Synchronisiervorgang viel weniger Zeit als beim erstgenannten Verfahren.
- Der nachstehend vorgeschlagene Synchronisierkodeempfänger ist geeignet für das zweite der genannten Verfahren.
- Bei bekannten Andrdnungen für dieses Verfahren wird bei jeder dem Synchronisierkode entsprechenden Impulsfolge ein Ausgangssignal abgegeben. Dabei ist die Wahnscheinlichkeit, daß durch Informationssignale ein Synchronisierkode vorgetäuscht wird, verhältnismäßig groß. Als Beispiel einer solchen Anordnung, üblicherweise »digitales Suchfilter« genannt, wird die im Buch von W. R. B e n n a t und J. R. Davey, »Data Transmission«, McGraw Hill, New York, 1965, auf Seite 265 beschriebene und in Fig. 14-3 dargestellte Schaltung angeführt. Bei dieser sind an entsprechend dem festzustellenden Kode ausgewählte Ausgänge der einzelnen Stufen eines Schieberegisters Widerstände angeschlossen, deren zweite Enden zusammengefaßt und mit einem weiteren Widerstand verbunden sind. Beim Empfangen des vorgegebenen Kodes ist an dem letztgenannten Widerstand eine maximale, einen bestimmten Wert überschreitende Spannung feststellbar, die durch einen Spannungsdiskriminator die Abgabe eines Synchronisierzeichens veranlaßt.
- Den bekannten Anordnungen gegenüber hat die erfindungsgemäße Anordnung den Vorteil, daß ein Synchronisierzeichen nur dann abgegeben wird, wenn gleiche oder zueinander in Beziehung stehende vorgegebene Impulsfolgen an derselben Stelle zweier aufeinanderfolgender Impulsrahmen festgestellt werden. Damit wird die Sicherheit gegen die Abgabe eines Synchronisierzeichens infolge eines vorgetäuschten Synchronisierkodes beträchtlich erhöht.
- Die erfindungsgemäße Empfangseinrichtung für Synchronisierkodes in Zeitmultiplex-übertragungssvstemen nach dem Puls-Kode-Modulationsverfahren ist dadurch gekennzeichnet, daß die empfangenen Digitalzeichen eingespeichert werden in ein an sich bekanntes Schieberegister, dessen Stufenzahl zumindest ebenso groß ist wie die Anzahl der Schritte des Synchronisierkodes und über eine Verzögerungseinrichtung, deren Laufzeit gleich ist der Dauer eines Impulsrahmens, in ein zweites Schieberegister, vorzugsweise mit derselben Stufenzahl wie das erste Schieberegister, daß an die einzelnen Stufen der zwei Schieberegister angeschlossene logische Schaltungen beim Auftreten gleicher oder zueinander in vorgegebener Beziehung stehender Impulsfolgen in aufeinanderfolgenden Impulsrahmen und damit gleichzeitig in beiden Schieberdgistern ein als Synchronisierzeichen dienendes Ausgangssignal abgeben.
- Diese grundsätzliche Schaltung gemäß der Erfindung ist in F i g.1 schematisch dargestellt. Die Figur zeigt die zwei Schieberegister SR 1 und SR 2, von denen das erste, SR 1, unmittelbar und das zweite, SR 2, über die Verzögerungseinrichtung V Impulse über den Eingang E erhält. Die mit den verschiedenen Stufen beider Schieberegister SR 1 und SR 2 verbundene logische Schaltung L gibt an ihrem Ausgang A ein Signal ab; sobald die in die Schieberegister SR 1 und SR 2 eingespeicherten Impulsfolgen den durch die verwendeten logischen Schaltungen und die Art ihrer Verbindungen zu den Schieberegistern gegebenen Bedingungen entsprechen.
- Die weiteren Zeichnungen F i g. 2 bis 5 zeigen besondere Ausführungsformen der Erfindung für verschiedene Systeme von Synchronisierkodes und teilweise für die Übertragung weiterer Kennzeichen.
- F i g. 2 zeigt eine der möglichen Ausführungsarten für den Fall, daß derselbe Synchronisierkode sich in jedem Impulsrahmen wiederholt. Es haben dann zu bestimmten Zeitpunkten die Stufen gleicher Ordnungszahl beider Schieberegister SR 1 und SR 2 den gleichen Schaltzustand. An die Ausgänge von je zwei Stufen gleicher Ordnungszahl der zwei Schieberegister SR 1 und SR 2 angeschlossene erste logische Schaltung L11 ... L15 mit zwei Eingängen geben bei gleichem Schaltzustand der zwei Stufen ein Ausgangssignal ab. Die Ausgänge aller ersten logischen Schaltungen L 11... L15 sind mit den Eingängen einer zweiten logischen Schaltung L2 verbunden, die an ihrem Ausgang A ein als Synchronisierzeichen dienendes Signal abgibt, wenn alle Stufen beider Schieberegister SR 1 und SR 2 paarweise den gleichen Schaltzustand haben.
- Für den allgemeinen Fall eines beliebigen, in jedem Impulsrahmen wiederholten Synchronisierkodes stellen die logischen Schaltungen fest, ob in allen Stufen beider Schieberegister SR 1 und SR 2 die einzelnen Stufen paarweise denselben an sich beliebigen Schaltzustand haben. Die Eingänge der ersten logischen Schaltungen L 11... L15 sind hierbei mit denselben Ausgängen jeder der Stufen der zwei Schieberegister verbunden. Die ersten logischen Schaltungen geben ein Ausgangssignal ab, wenn die Schaltzustände der mit ihnen verbundenen Stufen der beiden Schieberegister, ohne Rücksicht auf den Schaltzustand, gleich sind. Die zweite logische Schaltung L2 gibt ein Ausgangssignal ab, wenn alle Stufen beider Schieberegister SR 1 und SR 2 paarweise den gleichen, an sich beliebigen Schaltzustand haben. Hierzu können die ersten logischen Schaltungen L 11... L15 Äquivalenz-Schaltungen und die zweite logische Schaltung eine UND-Schaltung sein. Die gleiche Wirkung haben EXCLUSIV-ODER-Schaltungen als erste und eine ODER-NICHT-Schaltung als zweite logische Schaltungen.
- Der Fall eines vorgegebenen, in jedem Impulsrahmen wiederholten Synchronisierkodes wird zwar von einem Empfänger mit der zuvor beschriebenen Anordnung miterfaßt, größere Sicherheit für das Erkennen des richtigen Synchronisierkodes bieten jedoch Anordnungen, die auf den jeweils verwendeten Kode abgestimmt sind. Hierzu stellen die logischen Schaltungen fest, ob in allen Stufen beider Schieberegister SR 1 und SR 2 die einzelnen Stufen paarweise denselben vorbestimmten Schaltzustand haben. Die Eingänge der ersten logischen Schaltungen L 11 ... L15 sind hierbei mit je nach dem verwendeten Synchronisierkode ausgewählten Ausgängen jeder der Stufen der zwei Schieberegister verbunden. Die ersten logischen Schaltungen, beispielsweise UND-Schaltungen, geben ein Ausgangssignal ab, wenn die mit ihnen verbundenen Stufen der beiden Schieberegister den gleichen vorgegebenen Schaltzustand haben. Die zweite logische Schaltung L 2, beispielsweise ebenfalls eine UND-Schaltung, gibt ein Ausgangssignal ab, wenn alle Stufen beider Schieberegister SR 1 und SR 2 paarweise den gleichen, für jede Stufe vorbestimmten Schaltzustand haben.
- Eine andere Ausführungsform für denselben Fall, daß derselbe vorbestimmte Synchronisierkode in jedem Impulsrahmen wiederholt wird, zeigt die F i g. 3. Jedes der beiden Schieberegister SR 1 und SR 2 enthält zu bestimmten gleichen Zeitpunkten den vollständigen Synchronisierkode. An je nach dem zu empfangenden Synchronisierkode gewählte Ausgänge der einzelnen Stufen jedes Schieberregisters SR 1 und SR 2 angeschlossene erste logische Schaltungen, beispielsweise UND-Schaltungen L 31 bzw. L 32 geben als Kodedetektoren ein Ausgangssignal ab, wenn das mit ihren Eingängen verbundene Schieberegister den vollständigen Synchronisierkode enthält. Die Ausgänge der zwei ersten logischen Schaltungen L31 und L 32 sind mit den Eingängen einer zweiten logischen, beispielsweise ebenfalls einer UND-Schaltung L 4 verbunden, die ein als Synchronisierzeichen dienendes Ausgangssignal nur dann abgibt, wenn beide Schieberegister SR 1 und SR 2 den Synchronisierkode enthalten.
- Die erhöhte Sicherheit für das Erkennen des Synchronisierkodes bei der erfindungsgemäßen Anordnung, die dadurch gegeben ist, daß ein Synchronisierzeichen nur dann abgegeben wird, wenn der Kode in zwei aufeinanderfolgenden Impulsrahmen festgestellt wird, erlaubt die Verwendung von Synchronisierkodes mit wenigen Schritten. Ist die Zahl der Schritte des Synchronisierkodes kleiner als die Zahl der Schritte eines Informationskanals, so können die restlichen Schritte des Synchronisierkanals zur Kennzeichnung der einzelnen Impulsrahmen innerhalb eines Überrahmens verwendet werden, wie dies in F i g. 1 mit gestrichelten Linien angedeutet ist.
- Zum Kennzeichnen der verschiedenen Impulsrahmen innerhalb eines Überrahmens können auch in den verschiedenen Impulsrahmen unterschiedliche Synchronisierkodes übertragen werden. Zum Empfangen solcher verschiedenen Kodes mit dem erfindungsgemäßen Synchronisierkodeempfänger werden in Erweiterung der Anordnung nach F i g. 3 an jedes der zwei Schieberegister SR 1 und SR 2 ebenso viele erste logische Schaltungen als Kodedetektoren zum Erkennen eines bestimmten Synchronisierkodes angeschlossen, wie unterschiedliche Synchronisierkodes zu empfangen sind. In dem in der F i g. 4 gezeigten Beispiel sind an jedes Schieberegister vier Kodedetektoren, beispielsweise UND-Schaltungen L51 ... L54 bzw. L51'. . . L54', derart angeschlossen, daß jeder einen anderen Kode erkennen kann. Der an das Schieberegister SR 1 angeschlossene Kodedetektor L 51 und der an das Schieberegister SR 2 angeschlossene Kodedetektor L51' stellen jeder die Impulsfolge desselben Synchronisierkodes fest. In gleicher Weise erkennen die Kodedetektoren L 52, L 52' usw. andere Synchronisierkodes. Die Anordnung enthält weiterhin ebenso viele zweite logische Schaltungen, beispielsweise UND-Schaltungen L 61, L62, L63 und L64, wie Impulsrahmen in einem überrahmen enthalten und damit auch unterschiedliche Synchronisierkodes zu empfangen sind. Einer der zwei Eingänge jeder der zweiten logischen Schaltungen L 61, L62, L63 und L64 ist mit dem Ausgang eines der mit dem ersten Schieberegister SR 1 verbundenen Kodedetektoren L 51, L52, L53, L54 verbunden. Der zweite Eingang jeder der zweiten logischen Schaltungen ist verbunden mit dem Ausgang des an das zweite Schieberegister SR 2 angeschlossenen Kodedetektors L 51', L 52', L 53' und L 54', der den Synchronisierkode erkennen kann, der dem vom an den jeweils ersten Eingang derselben zweiten logischen Schaltung angeschlossenen Kodedetektor zu erkennenden Synchronisierkode um die Dauer eines Impulsrahmens zeitlich vorhergeht. Zum Beispiel sind die Eingänge der zweiten logischen Schaltung L61 mit den Ausgängen der ersten logischen Schaltungen L 51 und L 54' verbunden. An deit Ausgängen A 1 bis A 4 der zweiten logischen Schaltungen L 61 bis L64 erscheint daher nur dann ein zugleich als Synchronisier- und als Rahmenkennzeichen dienendes Ausgangssignal, wenn auch im zeitlich vorhergehenden Impulsrahmen der diesem zugeordnete Synchronisierkode richtig empfangen wurde.
- Die gleiche Wirkung kann mit geringerem Aufwand erzielt werden, wenn in je zwei aufeinanderfolgenden Impulsrahmen derselbe Synchronisierkode verwendet wird. Damit ist die Anzahl der vorkommenden Synchronisierkodes und daher auch die Anzahl der notwendigen Kodedetektoren nur halb so groß wie für die vorhergehend beschriebene Ausführung. Die Anzahl der zweiten logischen Schaltungen ist ebenso groß wie die Anzahl der Impulsrahmen in einem überrahmen. Bei dem in F i g. 5 dargestellten Beispiel ist wie im vorhergehenden angenommen, daß der überrahmen vier Impulsrahmen enthält. Innerhalb des überrahmens wird beispielsweise im ersten und zweiten Impulsrahmen jeweils der gleiche Synchronisierkode 1 und im dritten und vierten Impulsrahmen jeweils der gleiche, vom Synchronisierkode 1 verschiedene Synchronisierkode 2 übertragen. An entsprechend den gegebenen Synchronisierkodes ausgewählte Ausgänge der einzelnen Stufen jedes Schieberegisters sind die Eingänge von je zwei Kodedetektoren, beispielsweise UND-Schaltungen, angeschlossen. Der an das Schieberegister SR 1 angeschlossene Kodedetektor L 71 erkennt den Synchronisierkode 1 und der an dasselbe Schieberegister SR 1 angeschlossene Kodedetektor L72 den Synchroni-Bierkode 2. In gleicher Weise stellen die an das SchieberegisterSR2 angeschlossenen Kodedetektoren L71' und L72' den Synchronisierkode 1 bzw. 2 fest. Der Ausgang jedes der ür, das Schieberegister SR 1 angeschlossenen KodedetektorenL71, L72 ist mit je einem Eingang von zwei der vier zweiten logischen Schaltungen L 81... L 84, beispielsweise UND-Schaltungen, verbunden.
- Der zweite Eingang eines der zwei mit ihrem ersten Eingang mit demselben an das erste Schieberegister SR 1 angeschlossenen Kodedetektoren L 71 oder L 72 zum Erkennen eines bestimmten Synchronisierkodes verbundenen zweiten logischen Schaltungen L 81... L 84 ist verbunden mit ziem Ausgang des an das zweite Schieberegister SR 2 angeschlossenen Kode= detektors L 71' oder L 72' zum Erkennen des zeitlich vorhergehenden Synchronisierkodes. Der zweite Eingang des zweiten der zwei mit ihrem ersten Eingang mit demselben an das erste Schieberegister SR 1 angeschlossenen Kodedetektors L71 oder L72 zum Erkennen eines bestimmten Synchronisierkodes verbundenen zweiten logischen Schaltung L 81... L 84 ist verbunden mit dem Ausgang des an das zweite Schieberegister SR 2 angeschlossenen Kodedetektors L 71' oder L 72' zum Erkennen des gleichen Synchrönisierkudes. An jedem der Ausgänge A 1: . . A 4 der zweiten logischen Schaltungen L81... L84 tritt während der Dauer jedes Überrahmens nur einnidl ein zugleich als Rährnenkerinzeichen und als Synchronisierzeichen dienehdes Ausgangssignal nach fd1= geradem Schema Tauf:
rahmen X°de im SR 1 Kode tim #A Z Ausganngssignal 1 1 2 A1 2 1 1. A 2 3 2 1 A3 4 2 2 A 4 - Die Sicherheit des Erkennens der Synchronisierkodes kann noch weiter erhöht werdet durch einen dem beschriebenen Empfänger nachgesehaltetch getakteten Zähler mit zwei Zählrichtungen, der das regelmäßige, wiederholte Auftreten der Synchron;-sierzeichen überwacht und Störungen beim Empfang der Synchronisierzeicheii signalisieit, wie aus dein deutschen Patent 1195 373 bekannt.
Claims (1)
- Patentansprüche: 1. Empfangseinrichtung für Synchronisierkodes in Zeitmultiplex-tlbertragungssystenten nach dem Puls-Kode-IVIOdülatiorisverfahren, wobei der genannte Syrichronisierkode an Stelle eines Kanals an einer bestimmten Stelle des Impulsrahmens übertragen wird, dadurch gekennzeichn e t , daß die empfangenen Digitalzeichen eingespeichert werden in ein an sich bekanntes Schieberegister (SR 1), dessen Stufenzahl zumindest ebenso groß ist wie die Anzahl der Schritte des Synchronisierkodes und über eine Verzögetungseinrichtung (17), deren Laufzeit gleich ist der Dauer eines Impulsrahmens, in ein zweites Schieberegister (SR 2), vorzugsweise mit derselben Stufenzahl wie das erste Schieberegister, daß an die einzelnen Stufen der zwei Schieberegister ärageschlossene logische Schaltungen (L) beim Auftreten gleicher oder zueinander in vorgegebener Beziehung stehender Impulsfolgen in aufeinanderfolgenden Impulsrahmen und damit gleichzeitig in beiden Schieberegistern ein als Synchronisierzeichen dienendes Ausgangssignal abgeben. 2: Enipfangseinriehtung für Synchronisierködes nach Anspruch 1 für beliebig gebildete, unter sieh gleiche und in jedem Impulsrahmen wiederhälte Synchronisierkodess dadurch gekennzeichnet; däß gleiche Ausgänge der Stufen gleicher Ordnungs= zähl der beiden Schieberegister (SR 1, SR 2) mit je einem der zwei Eingänge einer Äquivalenz-Schaltung (L 11... L 15) und die Ausgähge dieser Aquivalenz=Schaltung mit je einem der Eingänge einer ÜNID-Schaltting (L2) verbunden sind, wobei diese bei in beide Schieberegister (SRI, SR 2) eingespeicherten gleichen Impulsfolgen ein als Synchrönisierzeicheii dienendes Ausgangssignal abgibt (F i g. 2); 3: Empfangseinrichtung fier Syhclirollisierkodes nach Anspruch 1 für vörgegebehe, üntereihander gleiche und in jedem Inipulstähnien wiederholte Syrichrönisierkodes, dadurch gekennzeichnet, daß entsprechend dein verwendeten Kode ausgewählte Ausgänge vors je zwei Stufen gleichet Ordnungszahl der zwei Sehieberegistet (Sle 1, SR 2) mit je einem der zwei Eingänge einer ersten logischen Schaltung (1,11: : . L 15) verbuhden sind; däß die Anzahl der ersten logischen Schaltungen (L 11. . . L 15) gleich der Aiizähl der Selüitte des Synchronisierkodes, daß die Ausgänge der ersten logischen Schaltungen (L11 z . . L15) verbunden sind mit je einem der Eingänge einer zweiten logischen Schaltung (L2), daß die Aiizähl der Eingänge der zweitalt logischen Schaltung(L2) gleich ist der Anzahl der Schritte des Synchronisierkodes und wobei die zweite logische Schaltung (L2) bei in beide Schieberegister eingespeicherten gleichen Synchronisierkodes ein als Synrohrönisierzeichen dienendes Ausgangssignal abgibt (F i g. 2). 4, Empfangseinrichtung für Synchrönisierkodes nach den Ansprüchen 1 und 2 für beliebig gebildete, unter sich gleiche und in jedem Impulsrahmen wiederholte Synchronisierkodes; dadurch gekennzeichnet, daß gleiche Ausgänge der Stufen gleicher Ordnungszahl der beiden Schieberegister (SR 1, SR 2) mit je einem der zwei Eingänge einer EXCLLJSIV-ODER-Schältüng (Z,11: ; . L15) und die Ausgänge dieser EXCLUSIV-ODER-Schaltungen mit je einem der tingänge einer ODER-NICHT=Schaltung (L 2) verbunden sind, wobei diese bei in beide Schieberegister (SR 1, SR 2) eingespeicherten gleichen Impulsfol= gen ein als Synchronisierzeiehen dienendes Aus= gangssignal abgibt (F i g. 2); 5, Empfangseinrichtung für Synchronisierkodes nach den Ansprüchen 1 und 3 für vorgegebene; unter sich gleiche und iii jedem Impulsrahmen wiederholte Sylichronisierkddesy dadurch gekennzeichnet, daß je nach dem vorgegebenen Synchrönisietköde gewählte Ausgänge von je zwei Stufen gleicher Ordnungszahl der zwei Schieberegister (SR 1, SR 2) mit je einem der zwei Eingänge einer ersten logischen Schaltung (L11.. . L I5) und die Ausgänge dieser ersten logischen Schaltungen mit je einem der Eingänge einer zweiten logischen Schaltung (L2) verbunden sind, wobei diese bei in beide Schieberegister eingespeicherten gleichen Synchronisierkodes ein als Synchronisierzeichen dienendes Ausgangssignal abgibt (F i g. 2). 6. Empfangseinrichtung für Synchronisierkodes nach Anspruch 1 für vorgegebene, unter sich gleiche und in jedem Impulsrahmen wiederholte Synchronisierkodes, dadurch gekennzeichnet, daß entsprechend dem verwendeten Kode ausgewählte Ausgänge der einzelnen Stufen jedes der zwei Schieberegister (SR 1, SR 2) mit den Eingängen je einer ersten logischen Schaltung (L31, L32) verbunden sind, daß die Anzahl der Eingänge jeder der ersten logischen Schaltungen (L31, L32) gleich ist der Anzahl der Schritte des Synchronisierkodes, daß die Ausgänge der ersten logischen Schaltungen verbunden sind mit je einem von zwei Eingängen einer zweiten logischen Schaltung (L4), wobei diese bei in beide Schieberegister (SR 1, SR 2) eingespeicherten gleichen Synchronisierkodes ein als Synchronisierzeichen dienendes Ausgangssignal abgibt (F i g. 3). 7. Empfangseinrichtung für Synchronisierkodes nach einem oder mehreren der Ansprüche 1 bis 6 für Synchronisierkodes, bei denen die Anzahl der Schritte kleiner ist als die Anzahl der Schritte eines Informationskanals, dadurch gekennzeichnet, daß die nicht durch den Synchronisierkode belegten Schritte des Synchronisierkanals mit Signalen zur Kennzeichnung der einzelnen Impulsrahmen innerhalb eines überrahmens belegt werden, daß die Anzahl der Stufen zumindest eines der beiden Schieberegister (SR 1, SR 2) um die Anzahl der zusätzlich übertragenen Signale größer ist als die Anzahl der Schritte des Synchronisierkodes und daß an die Ausgänge dieser zusätzlichen Stufen eine getrennte logische Schaltung zum Auswerten der Rahmenkennzeichen angeschlossen ist. B. Empfangseinrichtung für Synchronisierkodes nach Anspruch 1 für vorgegebene, für verschiedene Impulsrahmen innerhalb eines Überrahmens unterschiedliche Synchronisierkodes, dadurch gekennzeichnet, daß entsprechend den verwendeten unterschiedlichen Kodes ausgewählte Ausgänge der einzelnen Stufen jedes der zwei Schieberegister (SR 1, SR 2) mit den Eingängen von ebenso vielen ersten logischen Schaltungen (L51 ... L 54, L 51'. . . L 54') verbunden sind, wie unterschiedliche Synchronisierkodes verwendet werden, daß die Anzahl der Eingänge jeder der ersten logischen Schaltungen (L 51 ... L54, L51. . . . L 54') gleich ist der Anzahl der Schritte der Synchronisierkodes, daß der Ausgang jeder der an das erste Schieberegister (SR 1) angeschlossenen ersten logischen Schaltungen (L 51 ... L 54) zum Erkennen eines bestimmten Synchronisierkodes verbunden ist mit einem von zwei Eingängen einer zweiten logischen Schaltung (L61 ... L64), daß ebenso viele zweite logische Schaltungen (L 61 ... L64) vorgesehen sind, wie unterschiedliche Synchronisierkodes zu empfangen sind, daß der zweite Eingang jeder der zweiten logischen Schaltungen (L 61... L 64) verbunden ist mit dem Ausgang der an das zweite Schieberegister (SR 2) angeschlossenen ersten logischen Schaltung (L 51' . . . L 54'), die den Synchronisierkode erkennen kann, der dem von der an den jeweils ersten Eingang derselben zweiten logischen Schaltung (L 61... L64) angeschlossenen ersten logischen Schaltung (L51. . .L54) zu erkennenden Synchronisierkode um die Dauer eines Impulsrahmens zeitlich vorhergeht, und daß an einem der Ausgänge (A 1... A4) der zweiten logischen Schaltungen (L61 ... L 64) nur dann ein zugleich als Synchronisier- und als Rahmenkennzeichen dienendes Ausgangssignal auftritt, wenn zwei vorbestimmte Synchronisierkodes in vorbestimmter Reihenfolge in zwei unmittelbar aufeinanderfolgenden Impulsrahmen festgestellt werden (F i g. 4). 9. Empfangseinrichtung für Synchronisierkodes nach Anspruch 1 für vorgegebene, innerhalb eines überrahmens unterschiedliche Synchronisierkodes, dadurch gekennzeichnet, daß in je zwei unmittelbar aufeinanderfolgenden Impulsrahmen derselbe Synchronisierkode verwendet wird, daß entsprechend den verwendeten unterschiedlichen Kodes ausgewählte Ausgänge der einzelnen Stufen jedes der zwei Schieberegister (SR 1, SR 2) mit den Eingängen von ebenso vielen ersten logischen Schaltungen (L71, L72, L71', L72') ver- bunden sind, wie unterschiedliche Synchronisierkodes verwendet werden, daß die Anzahl der Eingänge jeder der ersten logischen Schaltungen (L71, L72, L71', L72') gleich ist der Anzahl der Schritte der Synchronisierkodes, daß der Ausgang jeder der an das erste Schieberegister (SR 1) angeschlossenen ersten logischen Schaltungen (L71, L 72) zum Erkennen eines bestimmten Synchronisierkodes verbunden ist mit einem von zwei Eingängen von zwei zweiten logischen Schaltungen (L 81... L84), daß ebenso viele zweite logische Schaltungen (L81. .. L84) vorgesehen sind wie Impulsrahmen in einem überrahmen enthalten sind, daß der zweite Eingang einer der zwei mit ihrem ersten Eingang mit derselben an das erste Schieberegister (SR1) angeschlossenen ersten logischen Schaltung (L 71, L 72) zum Erkennen eines Synchronisierkodes verbundenen zweiten logischen Schaltungen (L 81... L 84) verbunden ist mit dem Ausgang der an das zweite Schieberegister (SR 2) angeschlossenen ersten logischen Schaltung (L 71', L 72'), die den Synchronisierkode erkennen kann, der dem von der an den jeweils ersten Eingang derselben zweiten logischen Schaltung (L 81 ... L 84) angeschlossenen ersten logischen Schaltung (L 71, L 72) zu erkennenden Synchronisierkode um die Dauer eines Impulsrahmens zeitlich vorhergeht, daß der zweite Eingang der zweiten der zwei mit ihrem ersten Eingang mit derselben an das erste Schieberegister (SR 1) angeschlossenen ersten logischen Schaltung (L71, L72) zum Erkennen eines Synchronisierkodes verbundenen zweiten logischen Schaltungen (L 81... L 84) verbunden ist mit dem Ausgang der an das zweite Schieberegister (SR 2) angeschlossenen ersten logischen Schaltung (L 71', L72'), die denselben Synchronisierkode erkennen kann wie die an den jeweils ersten Eingang derselben zweiten logischen Schaltung (L 81... L84) angeschlossenen ersten logischen Schaltung (L 71, L72), und daß an einem der Ausgänge (A 1... A 4) der zweiten logischen Schaltungen (L81... L84), nur dann ein zugleich als Synchronisier- und als Rahmenkennzeichen dienendes Ausgangssignal auftritt, wenn zwei vorbestimmte Synchronisierkodes in vorbestimmter Reihenfolge in zwei unmittelbar aufeinanderfolgenden Impulsrahmen festgestellt werden (F i g. 5). 10. Empfangseinrichtung für Synchronisierkodes nach den Ansprüchen 5 bis 9, dadurch gekennzeichnet, daß die ersten und die zweiten logischen Schaltungen UND-Schaltungen sind. 11. Empfangseinrichtung für Synchronisierkodes nach den Ansprüchen 5 bis 9, dadurch gekennzeichnet, daß die ersten logischen Schaltungen UND-NICHT-Schaltungen und die zweiten logischen Schaltungen ODER-NICHT-Schaltungen sind. 12. Empfangseinrichtung für Synchronisierkodes nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in bekannter Weise durch einen nachgeschalteten getakteten Zähler mit zwei Zählrichtungen das regelmäßige, wiederholte Auftreten der Synchronisierzeichen überwacht und Störungen beim Empfang der Synchronisierzeichen signalisiert werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967T0034372 DE1283885B (de) | 1967-07-21 | 1967-07-21 | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1967T0034372 DE1283885B (de) | 1967-07-21 | 1967-07-21 | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1283885B true DE1283885B (de) | 1968-11-28 |
Family
ID=7558456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1967T0034372 Pending DE1283885B (de) | 1967-07-21 | 1967-07-21 | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1283885B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2374788A1 (fr) * | 1976-12-17 | 1978-07-13 | Siemens Ag | Procede de synchronisation de trame d'un systeme de multiplex de temps |
FR2389282A1 (fr) * | 1977-04-29 | 1978-11-24 | Siemens Ag | Procede et montage pour l'obtention d'une synchronisation de trame dans un dispositif de reception pcm d'un reseau de telecommunications pcm a multiplexage par repartition dans le temps |
DE3212450A1 (de) * | 1982-04-02 | 1983-10-13 | Siemens AG, 1000 Berlin und 8000 München | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung |
-
1967
- 1967-07-21 DE DE1967T0034372 patent/DE1283885B/de active Pending
Non-Patent Citations (1)
Title |
---|
None * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2374788A1 (fr) * | 1976-12-17 | 1978-07-13 | Siemens Ag | Procede de synchronisation de trame d'un systeme de multiplex de temps |
FR2389282A1 (fr) * | 1977-04-29 | 1978-11-24 | Siemens Ag | Procede et montage pour l'obtention d'une synchronisation de trame dans un dispositif de reception pcm d'un reseau de telecommunications pcm a multiplexage par repartition dans le temps |
DE3212450A1 (de) * | 1982-04-02 | 1983-10-13 | Siemens AG, 1000 Berlin und 8000 München | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2265652C2 (de) | Verfahren zum Schutz gegen die fehlerhafte Identifizierung von mit einem Anzeigebit versehenen Primärdatenzeichen als Sekundärdatenzeichen und Vorrichtung zur Durchführung des Verfahrens | |
DE2537937C2 (de) | Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht | |
EP0141194A2 (de) | Schaltungsanordnung zur Rahmen- und Phasensynchronisation eines empfangsseitigen Abtasttaktes | |
EP0234386A1 (de) | Rahmendekodierung | |
DE3780406T2 (de) | Verfahren und anordnung zur kodierung und dekodierung binaerer information. | |
DE69121952T2 (de) | Stabilisierer für die Rahmensynchronisation von Empfangsdaten | |
DE2842371A1 (de) | Verfahren zur synchronisierung von sende- und empfangseinrichtungen | |
DE1948533C3 (de) | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
DE2803424C3 (de) | Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus | |
DE2719309B2 (de) | Serielle Datenempfangsvorrichtung | |
DE3889334T2 (de) | Verfahren und vorrichtung zur feststellung des anfangs einer nachricht. | |
DE1283885B (de) | Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren | |
DE1588397B2 (de) | Fernwirkempfaenger fuer den empfang von zeitmultiplex uebertragenen pulscodemodulierten woertern | |
DE2242639C3 (de) | Zeitmultiplex-Telegrafie-System für zeichenweise Verschachtelung | |
DE1462858B2 (de) | Verfahren zur umsetzung von mit einer ersten folgefrequenz auftretenden pcm eingangsimpulsen in mit einer zweiten folgefrequenz auftretende pcm ausgangsimpulse | |
EP0491084A1 (de) | Vorrichtung zum Erzeugen von Synchronsignalen zur Blocksynchronisation blockcodierter Datentelegramme mit Offset-Wörtern und deren Verwendung | |
DE3616556A1 (de) | Schaltungsanordnung zum ermitteln des synchronzustandes einer datenuebertragungsanlage | |
DE1255705B (de) | Schaltungsanordnung zur gesicherten UEbertragung binaercodierter Daten nach dem Echoverfahren | |
DE2250607B2 (de) | Codediskriminator für im Synchronbetrieb arbeitende Übertragungsleitungen | |
DE1186098B (de) | Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse | |
DE1195373B (de) | Einrichtung zur digitalen Synchronisierung des Empfangsverteilers eines Zeitmultiplex-UEbertragungssystems | |
DE2030763C3 (de) | Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code | |
DE2241089C3 (de) | Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern | |
DE1264491B (de) | Schaltungsanordnung zum UEberwachen von Fernschreibuebertragungswegen auf Einhaltungeines bestimmten relativen UEbertragungsfehlers |