DE2719309B2 - Serielle Datenempfangsvorrichtung - Google Patents

Serielle Datenempfangsvorrichtung

Info

Publication number
DE2719309B2
DE2719309B2 DE2719309A DE2719309A DE2719309B2 DE 2719309 B2 DE2719309 B2 DE 2719309B2 DE 2719309 A DE2719309 A DE 2719309A DE 2719309 A DE2719309 A DE 2719309A DE 2719309 B2 DE2719309 B2 DE 2719309B2
Authority
DE
Germany
Prior art keywords
data
input
pulses
counter
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2719309A
Other languages
English (en)
Other versions
DE2719309C3 (de
DE2719309A1 (de
Inventor
James Gordon Escondido Calif. Boone (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2719309A1 publication Critical patent/DE2719309A1/de
Publication of DE2719309B2 publication Critical patent/DE2719309B2/de
Application granted granted Critical
Publication of DE2719309C3 publication Critical patent/DE2719309C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

Die Erfindung betrifft eine serielle Datenempfangsvorrichtung zum Empfang eines Eingangssignalzuges, der aus Datenimpulsen mit regelmäßig diese durchsetzenden Taktimpulsen gebildet wird und der einen gültigen Datennachrichtenteil enthält, und in dem in jeder Bitperiode das Vorhandensein oder die Abwesenheit eines Datenimpulses eine binäre Ziffer kennzeichnet, wobei ein Vorlauf vorangeht.
Die Erfindung kann in einem Datenkommunikationssystem verwendet werden, in dem Daten durch eine Datenverarbeitungsvorrichtung von einer seriell orientierten Speichervorrichtung, z. B. einer Magnetplatte, empfangen werden. Jede Spur auf einer solchen Magnetplatte kann zur Speicherung einer Vielzahl von gültigen Datennachrichten verwendet werden, die voneinander beabstandet rundum in der Spur gespeichert werden, wobei Platz zwischen aufeinanderfolgenden Nachrichten in einer Spur frei gelassen wird. Solche Plätze können im allgemeinen physikalisch nicht bestimmt werden und magnetische Signale in solchen Plätzen bilden ungültige Informationen. Um in einer Datenempfangsvorrichtung, die Daten von einer derartigen Speichervorrichtung empfängt, zwischen gültigen und ungültigen Informationen zu unterscheiden, kann einer gültigen Datennachricht ein codierter Vorlauf zugeordnet werden, durch den einer Datenempfangsvorrichtung angezeigt wird, daß es sich bei der empfangenen Nachricht um eine gültige Datennachricht handelt.
Eine andere typische Anforderung bei seriellen Datenempfangsvorrichtungen besteht darin, daß eine Phasensperrschleife (phase locked loop) verwendet wird, die zur Erzeugung eines regenerierten Taktsignals dient, um die Decodierung der Datensignal, die in dem ankommenden Signalzug enthalten sind, zu erleichtern. Die Synchronisation einer Phasensperrschleife kann durch ein Phasenvergleichssignal gesteuert werden, das von dem Taktsignal abgeleitet wird, das in dem selbsttaktierenden ankommenden Signalzug enthalten ist
Es wurde bereits früher vorgeschlagen, in seriellen Datenkommunikationssystemen jeder gültigen Nachricht einen codierten Vorlauf voranzuschicken, was jedoch verschiedene Nachteile mit sich bringt. Beispielsweise hat ein solches System, in dem jeder gültigen Nachricht ein Vorlauf vorangestellt ist, der durch spezielle binär codierte Zeichen dargestellt wird, den Nachteil, daß diese Zeichen nicht für die Darstellung von Daten verwendet werden können. Des weiteren haben einige bekannte Systeme den Nachteil, daß sie sich selbst nicht zur Erzeugung von Phasenvergleichskennzeichen zur Verwendung in einer Phasensperrschleife eignen.
Es ist somit Aufgabe der vorliegenden Erfindung, eine Vorrichtung der eingangs genannten Art aufzuzeigen, die in einem seriellen Datenkommunikationssystem verwendet werden kann und in der die obenerwähnten Nachteile vermieden werden.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die Vorrichtung einen gemeinsamen Taktimpulsvorlauf erkennt und folgende Teile enthält: einen Zähler mit einem Erhöhungseingang, an den während einer Operation der Eingangssignalzug angelegt wird, einem Rücksetzeingang und einem Ausgang, an dem ein Terminalzählsignal erscheint, wenn der Zähler einen vorbestimmten Zählerstand erreicht und wobei der Zählwert des Zählers beim Anlegen von Impulsen an den Erhöhungseingang erhöht wird; einen bistabilen Sperrkreis mit einem Eingang, der mit dem Ausgang des Zählers verbunden ist, wobei das Auftreten eines Terminalzählsignals den Sperrkreis auf einen ersten Zustand setzt und durch das Setzen des Sperrkreises auf den ersten Zustand eine zugehörige Decodiervorrichtung wirksam gemacht wird, um die in dem gültigen Datennachrichtenteil des Eingangssignalzuges vorhandenen Datensignale zu decodieren und wobei Schaltkreise zum Zurücksetzen des Sperrkreises auf einen zweiten Zustand nach dem Empfang eines gültigen Datennachrichtenteiles vorgesehen sind; eine monostabile Vorrichtung, durch die erlaubt wird, daß ein Ausgangsimpuls mit einer vorbestimmten Dauer erzeugt wird, die kleiner als die Periode zwischen aufeinanderfolgenden Taktimpulsen ist, wenn ein Taktimpuls von der Vorrichtung empfangen wird, während die Sperrvorrichtung sich in ihrem zweiten Zustand befindet; Rücksetzkreise, die zwischen die monostabile Vorrichtung und den Rücksetzeingang des Zählers geschaltet sind, so daß die Rücksetzkreise einen Rücksetzimpuls an den Zähler liefern, um den Zähler rückzusetzen auf eine Startzählung in Reaktion auf das gleichzeitige Auftreten eines Ausgangsimpulses von der genannten monostabilen Vorrichtung und einen Datenimpuls in dem Eingangssignalzug.
In der erfindungsgemäßen Vorrichtung kann während einer Operation der »gemeinsame Taktimpulsvorlauf« zur Erzeugung eines Phasenvergleichssignals verwendet werden, um eine Synchronisation der Phasensperrschleife mit der Taktfrequenz in dem Eingangssignalzug vor dem Empfang der gültigen Datennachricht zu ermöglichen.
Vorzugsweise ist die Dauer des Ausgangssignals der genannten monostabilen Vorrichtung in der seriellen Datenempfangsvorrichtung gemäß der vorliegenden Erfindung größer als die Hälfte der Periode zwischen aufeinanderfolgenden Taktimpulsen.
Im folgenden wird die Erfindung anhand eines
ίο Ausführungsbeispiels im einzelnen beschrieben, wobei auf die Zeichnungen Bezug genommen wird. In diesen zeigt
F i g. 1 ein Blockschaltbild einer seriellen Datenempfangsvorrichtung gemäß der vorliegenden Erfindung,
F i g. 2 eine detailliertere Darstellung der Vorrichtung gemäß F i g. 1 und
Fig. 3 Weilenformen zur Darstellung einer Sequenz von Signalen und der logischen Zustände, die während der Operation der Vorrichtung gemäß F i g. 1 und 2 auftreten können.
In der Vorrichtung gemäß Fig.] und 2 ist eine serielle Datenempfangsvorrichtung dargestellt, die einen Eingangspunkt 1 aufweist, an den während einer Operation der Vorrichtung ein Eingangssignalzug angelegt wird, der aus Datenimpulsen besteht, wobei in diese regelmäßig auftretende Taktimpulse eingesetzt sind. Der Eingangssignalzug enthält einen gültigen Datennachrichtenteil, bei dem in jeder Bitposition durch Anwesenheit oder Abwesenheit von Datenimpulsen
JO binäre »1« oder s>0« dargestellt werden. Dem gültigen Datennachrichtenteil ist ein Vorlauf vorangestellt, der aus einer Vielzahl von Taktimpulsen besteht Von dem Eingangsanschluß 1 wird der Eingangssignalzug einer Vorlaufdetektorlogikschaltung 2 zugeführt und des weiteren ebenfalls einer Trennlogikschaltung 4. Wie später noch im einzelnen erläutert wird, bildet die Trennlogikschaltung 4 einen Teil einer Decodierschaltung zur Decodierung der in der gültigen Datennachricht enthaltenen Datensignale im Eingangssignalzug.
Ein Separationsbefähigungssignal, das in Reaktion auf die Erkennung eines »gemeinsamen Taktimpulsvorlaufes« erzeugt wird, wird über eine Leitung 5 von der Vorlaufdetektorlogikschaltung 2 zu der Separationslogikschaltung 4 geleitet, wobei die Anordnung so aufgebaut ist, daß die Separationslogikschaltung 4 durch ein Separationsbefähigungssignal wirksam gemacht wird, um separate Taktimpulse, die der Phasensperrschleife 6 zugeführt werden, zu erzeugen und eine Trennung der Datenimpulse, die über eine Verzögeso rungsleitung 7 einem ZJ-Flipflop 8 zugeführt werden, zu ermöglichen. Bevor eine Wirksammachung durch die Separationsbefähigungssignale eintritt, wird die Separationslogikschaltung 4 den Eingangssignalzug direkt der Phasensperrschleife 6 zuführen, so daß zuerst die Taktimpulse in dem Vorlauf und dann die separierten Taktimpulse von dem gültigen Datennachrichtenteil im Eingangssignalzug als Phasenvergleichssignale für die Phasensperrschleife dienen, um eine Synchronisation der Phasensperrschleife 6 mit den Taktimpulsen im Eingangssignalzug aufrechtzuerhalten, wobei die Phasensperrschleife eine Regenerierung der Taktimpulse mit einer Rate vornimmt, die durch die Frequenz der Taktimpulse im Eingangsimpulszug bestimmt wird. Die regenerierten Taktimpulse werden über einen Inverter
ί>3 9 der Separationslogikschaltung 4 und dem C-(Takt)Eingang des D-Flipflops 8 zugeführt, während die separierten Daten von der Separationslogikschaltung 4 über die Verzögerungsleitung 7 an den D-(Daten-)Ein-
gang des Flipflops 8 angelegt werden. Das Flipflop 8 kann zwei Zustände annehmen, durch die die Speicherung entweder einer binären »1« oder einer binären »0« dargestellt wird, wobei der Zustand des Flipflops in jedem Augenblick durch das Signal am Ausgang Q interpretiert wird. Wie vorangehend bereits erwähnt wurde, ist das Flipflop 8 ein D-Flipflop, was bedeutet, daß der logische Zustand an dem Dateneingang an dem Ausgang Q nach dem Auftreten eines einzelnen Taktüberganges am Takteingang Cerscheint und daß er am Q-Ausgang verbleibt, bis der nächste Taktübergang am Eingang C auftritt. Das Flipflop 8 kann in typischer Weise die erste Stufe eines Schieberegisters zum Empfang von seriell ankommenden Datenbits bilden, die später seriell oder parallel in einer Verarbeitungsvorrichtung 10 verwendet werden können.
In der detaillierteren Darstellung gemäß F i g. 2 wird der Eingangssignalzug an den Erhöhungseingang 1 des Zählers 12 angelegt, der in der Vorlaufdetektorlogikschaltung 2 enthalten ist. Jeder Takt- und Datenimpuls dient zur Erhöhung des Zählwertes des Zählers 12 um eins. Der Eingangssignalzug wird ebenfalls den ersten Eingängen von ersten und zweiten UND-Gliedern 14 und 16 zugeführt, die in der Vorlaufdetektorlogikschaltung 2 enthalten sind, sowie ersten Eingängen von dritten und vierten UND-Gliedern 18 und 20, die in der Separationslogikschaltung 4 enthalten sind.
Wie im nachfolgenden noch im einzelnen beschrieben wird, kann der Zähler 12, falls er nicht periodisch zurückgesetzt wird, einen vorbestimmten Wert erreichen, bei dem ein Terminalzählausgangssignal erzeugt wird, das an den 5-Eingang eines bistabilen Sperrflipflops 22 angelegt wird, so daß das Flipflop 22 auf seinen ersten Zustand gesetzt wird. Der (^-Ausgang des Sperrflipflops 22 ist mit einem zweiten Eingang des UND-Gliedes 14 verbunden, dessen Ausgang mit dem Eingang eines monostabilen Multivibrators 24 verbunden ist. Die Vorrichtung ist so aufgebaut, daß das UND-Glied 14 nur voll wirksam gemacht werden kann, wenn das Sperrflipflop 22 sich in seinem zweiten (Zurücksetz-)Zustand befindet und somit kann der monostabile Multivibrator 24 nur getriggert werden, wenn der Zähler 12 nicht seinen vorbestimmten Zählwert erreicht hat. Jedesmal, wenn der monostabile Multivibrator 24 getriggert wird, erzeugt er einen Ausgangsimpuls, dessen Dauer gleich der Dauer einer Drei-Viertel-Periode zweier aufeinanderfolgender Taktimpulse ist.
Der (^-Ausgang von dem Sperrflipflop 22 wird über die Leitung 5 einem ersten Eingang eines NAND-Gliedes 26 zugeführt, das in der Separationslogikschaltung 4 enthalten ist, so daß das Separationsbefähigungssignal an diesen Eingang gekoppelt wird. Der andere Eingang des NAND-Gliedes 26 empfängt regenerierte Taktimpulse von der Phasensperrschleife 6. Wie vorangehend bereits erwähnt wurde, werden die regenerierten Taktimpulse ebenfalls dem Takteingang C des D- Flipflops 8 zugeführt. Es versteht sich, daß die regenerierten Taktimpulse auch phasenverriegelt sind, daß sie aber nicht die gleichen sind wie die Taktimpulse in dem Eingangssignalzug.
Der Ausgang des NAND-Gliedes 26 wird dem zweiten Eingang des UND-Gliedes 20 und ebenso dem Eingang eines Inverters 28 zugeführt. Der Ausgang des Inverters 28 ist mit dem zweiten Eingang des UND-Gliedes 18 verbunden, und es versteht sich daher, daß die UND-Glieder 18 und 20 abwechselnd exklusiv wirksam gemacht werden entsprechend dem Zustand des NAND-Gliedes 26.
Der Ausgang des UND-Gliedes 20 ist mit einem Eingang eines ODER-Gliedes 30 verbunden, das in der Vorlaufdetektorlogik 2 enthalten ist Der Ausgang des 5 ODER-Gliedes 30 wird mit dem Rücksetzeingang R des Zählers 12 und mit dem des Sperrflipflops 22 verbunden. Das ODER-Glied 30 ist so angeordnet, daß es ein »Ende des Datenfeldesw-Rücksetzsignal am zweiten Eingang über eine Leitung 31 empfangen kann und es versteht sich daher, daß ein Rücksetzsignal an einem der zwei Eingänge des ODER-Gliedes 30 dazu dient, um den Zähler 12 auf einen Startzählwert zurückzusetzen und das Sperrflipflop in seinen zweiten Zustand zu bringen. Die Art und Weise, in der das »Ende des Datenfeldes«- Signal erzeugt wird, spielt im Zusammenhang mit der hier beschriebenen Erfindung keine wesentliche Rolle und wird deshalb nicht im einzelnen beschrieben.
Die Arbeitsweise der seriellen Datenempfangsvorrichtung wird nun unter Bezugnahme auf die F i g. 2 und 3 beschrieben. Die in Fig.3 gezeigten Wellenformen sind mit den Buchstaben (A) bis (K) bezeichnet Diese Wellenformen erscheinen an verschiedenen Verbindungen der in Fig.2 gezeigten Vorrichtung unter dem gleichen Bezugsbuchstaben.
Der in F i g. 3 gezeigte Eingangssignalzug (A) enthält einen Schlußteil X einer ungültigen Nachricht (die zu gegebener Zeit einem zuvor übertragenenen »Ende des Datenfeldes«-Signal folgt). Es folgt ein »Gemeinsamer Taktimpulsvorlauf« Y und nach dem Vorlauf der erste Teil Z einer gültigen Datennachricht Der Vorlauf bildet eine vorbestimmte Serie von Taktimpulsen, um lediglich eine ausreichende Zahl zur Synchronisation der Phasensperrschleife 6 zu liefern, bevor eine gültige Datennachricht empfangen wird und um in ausreichendem Maße sicherzustellen, daß keine Möglichkeit besteht, daß magnetische Signale in fehlerhafter Weise als Vorlauf indentifiziert werden. Beispielsweise können zweiunddreißig aufeinanderfolgende Taktimpulse als Vorlauf in einem speziellen Ausführungsbeispiel gemäß der Erfindung verwendet werden.
Wenn angenommen wird, daß der Zähler 12 und das Sperrflipflop 22 infolge der vorangehenden Aktivität der Logik unmittelbar vor dem Empfang einer ungültigen Datennachricht X gemäß F i g. 3 zurückgesetzt wurden, bewirkt der erste Taktimpuls mit seinet Rückkante, daß der Zähler 12 seinen Zählwert um eins erhöht. Dieser Taktimpuls wird ebenfalls über das UND-Glied 14 geleitet, da das Sperrflipflop 22 sich ir seinem zurückgesetzten Zustand befindet Somit wird
so der monostabile Multivibrator 24 getriggert, um eir »Fenster« zu erzeugen. Diese Wellenform (DJ stellt eine binäre »1« eines ungültigen Datenimpulses dar und kanr erkannt werden, wenn er einem Taktimpuls folgt, dei den Multivibrator 24 getriggert hat
Der zweite in einem ungültigen Nachrichtenteil > auftretende Impuls ist ebenfalls ein Taktimpuls, der mi seiner Rückkante den Zählwert des Zählers 12 ebenfall! um eins, d. h. auf den Wert zwei erhöht und dei wiederum den monostabilen Multivibrator 24 trigged welcher ein zweites »Fenster« erzeugt, durch das da: nächstfolgende Datenbit beobachtet werden kann. Zi dieser Zeit ist das Datenbit eine »1«, das erschein während das »Fenster« noch an dem UND-Glied 21 anliegt. Als Ergebnis bewirkt die »1«, daß da
« UND-Glied 26 voll wirksam wird und einen Ausgangs impuls zeigt, der durch die Wellenform (B) dargestell ist. Durch das ODER-Glied 30 wird somit der Zahler l: auf eine Startzählung zurückgesetzt Somit enthält de
Zähler 12 wiederum den Zählwert von »0«.
Der nächste Taktimpuls jedoch ist in der Tat der erste Taktimpuls von einem Vorlauf. Er bewirkt, daß der Zähler seinen Wert um eins erhöht und der Zähler danach bei jedem Taktimpuls in dem Vorlauf seinen Wert erhöht, da das UND-Glied 26 während einer Vorlaufperiode niemals wirksam wird, da in dem Vorlauf keine »1«-Datenbits erlaubt sind. Der Zähler 12 fährt fort, die Zählungen zu akkumulieren bis er die Terminalzählung erreicht, wonach ein Terminalzählim- ι ο puls durch den Zähler, wie in der Wellenform (C) dargestellt ist, erlassen wird. Der Terminalzählimpuls setzt das Sperrflipflop 22 auf seinen ersten Zustand mit seiner Führungskante und der (^-Ausgang des Sperrflipflops 22 läßt die Erzeugung eines »Separationsbefähigungssignals« zu, das in der Wellenform (E) gezeigt ist und das an einen Eingang des NAND-Gliedes 26 angelegt wird, während der Ausgang Q des Sperrflipflops 22 ein Nichtbefähigungssignal (Wellenform (F)) liefert, das an den zweiten Eingang des UND-Gliedes 14 angelegt wird. Als Ergebnis der Anlegung des »Separationsbefähigungssignals» an einen Eingang des NAND-Gliedes 26 erscheint ein regeneriertes Taktsignal, das durch die Wellenform (H) dargestellt ist und am Ausgang des NAND-Gliedes 26 erscheint. Dies ist durch die Wellenform (I) gezeigt.
Zuvor war jedoch der Ausgang des NAND-Gliedes 26 auf einem logischen »1 «-Pegel, wodurch teilweise das UND-Glied 20 wirksam war und das UND-Glied 18 voll gesperrt war, da der Inverter 28 eine logische Invertierung durchführt. Es ist somit ersichtlich, daß vor der Zulassung der Erzeugung eines »Separationsbefähigungssignals« der Eingangssignalzug nicht am Ausgang des UND-Gliedes 18 entstehen kann. Jedoch kann während dieser Periode der Eingangssignalzug das UND-Glied 20 passieren und liegt an dem Synchronisationseingang der Phasensperrschleife 6 an, was durch die Wellenform (G) dargestellt ist. Während dem Vorlauf werden nur geeignete zeitgerechte Taktimpulse an den Synchronisationseingang der Phasensperrschleife 6 angelegt, der somit die entsprechende Möglichkeit hat, sich mit den in dem Eingangswellenzug vorhandenen Taktsignalen zu synchronisieren. Da der Ausgang der Phasensperrschleife 6 durch den Inverter 9 invertiert wird, um eine geeignete logische Relation innerhalb verschiedener logischer Elemente zu erzeugen, wird jedesmal der regenerierte Taktimpuls gemäß der Wellenform feinen logischen Pegel mit dem Wert »0« annehmen. Das Signal gemäß der Wellenform (I) stellt einen logischen Pegel mit dem Wert »1« dar, um so separierte Taktimpulse dem Synchronisationseingang der Phasensperrschleife 6 zuzuführen. Dadurch wird sichergestellt, daß geeignete Taktfrequenzen und Phasen während der gesamten Periode während einer gültigen Nachricht übertragen werden. In der gleichen Weise wird, wenn das regenerierte Taktsignal gemäß der Wellenform (H) sich auf einem logischen Pegel »1« befindet, nach dem »Separationsbefähigungssignal« angenommen, daß die Wellenform gemäß (E) sich auf einem logischen »1«-Pegel befindet und das NAND-Glied 26 am Ausgang einen logischen »0«-Pegel aufweist, der durch den Inverter 28 invertiert wird, um nur während der separierten Daten von dem Eingangssignalzug zu erlauben, daß das UND-Glied 18 voll wirksam wird, wenn ein »I«-Bit als Datensignal vorliegt und das UND-Glied 18 unfähig bleibt, wenn ein »O«-Bit als Datensignal im Eingangssignalzug vorliegt. Wie aus der Wellenform (A) gemäß F i g. 3 hervorgeht, beginnt eine dem Vorlauf unmittelbar folgende gültige Datennachricht mit dem Informationsmuster 1010, und dieser Signalzug wird durch die Verzögerungsvorrichtung 7 verzögert, was in der Wellenform (J) gezeigt ist. Dieser verzögerte Signalzug wird in das D-Flipflop 8 durch die regenerierten Taktimpulse gemäß der Wellenform (H) eingetaktet, wobei die Vorrichtung so aufgebaut ist, daß der Ausgang des D-Flipflops 8 einen wahren NRZ-Wert annimmt, was in der Wellenform (/^gezeigt ist, und die Daten in der NRZ-Form sind kompatibel mit einem Datenverarbeitungskreis in einer Verarbeitungsvorrichtung 10.
Der Zähler 12 kann fortfahren, die in dem Eingangssignalzug enthaltenen Impulse zu zählen, jedoch wird jede aufeinanderfolgende Wiederkehrung einer Terminalzählung gemäß der Wellenform (C) keinen Effekt bei der Operation haben, da das Sperrflipflop 22 sich bereits in seinem ersten Zustand (set) befindet. Sobald jedoch ein »Ende des Datenfeldes«-Codesignal in einer gültigen Datennachricht festgestellt wird, ist es wünschenswert, wiederum für den Vorlaufdetektorlogikkreis 2 nach einem Vorlauf in dem Eingangsdatenzug Ausschau zu halten. Somit wird ein »Ende des Datenfeldes«-Signal, das von der Verarbeitungsvorrichtung 10, die fortlaufend nach einem »Ende des Datenfeldes«-Codesignal Ausschau hält, beobachtet wird, wird dieses über das ODER-Glied 30 an die Rücksetzeingänge R des Zählers 12 und des Sperrflipflops 22 angelegt. Dies bewirkt, daß das Sperrflipflop 22 zurückgesetzt wird, wodurch das »Separationsbefähigungssignal« gesperrt wird, worauf die Vorrichtung wiederum annimmt, daß die Beendigung der Sperrung für eine Vorlaufbedingung durch alle Taktimpulse gebildet wird.
Es versteht sich, daß die Datenempfangsvorrichtung, wie sie im vorangehenden beschrieben wurde, den Vorteil aufweist, daß sie sowohl auf einfache Weise arbeitet als auch sehr zuverlässig ist. Des weiteren hat die erfindungsgemäße Vorrichtung den zusätzlichen Vorteil, daß sie den »Gemeinsamen Taktimpulsvorlauf«, der in dem Eingangssignalzug enthalten ist, zur Erzeugung eines Phasenvergleichssignals verwenden kann, durch das eine Synchronisation der Phasensperrschleife 6 mit der Taktfrequenz in dem Eingangssignalzug vor dem Empfang einer gültigen Datennachricht verwendet werden kann.
Hierzu 3 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Serielle Datenempfangsvorrichtung zum Empfang eines Eingangssignalzuges, der aus Datenimpulsen mit regelmäßig diese durchsetzenden Taktimpulsen gebildet wird und der einen gültigen Datennachrichtenteil enthält, und in dem in jeder Bitperiode das Vorhandensein oder die Abwesenheit eines Datenimpulses eine binäre Ziffer kennzeichnet, wobei ein Vorlauf vorangeht, dadurch gekennzeichnet, daß die Vorrichtung einen gemeinsamen Taktimpulsvorlauf erkennt und folgende Teile enthält: einen Zähler (12) mit einem Erhöhungseingang, an den während einer Operation der Eingangssignalzug angelegt wird, einem Rücksetzeingang und einem Ausgang, an dem ein Terminalzählsignal erscheint, wenn der Zähier (12) einen vorbestimmten Zählerstand erreicht und wobei der Zählwert des Zählers (12) beim Anlegen von Impulsen an den Erhöhungseingang erhöht wird; einen bistabilen Sperrkreis (22) mit einem Eingang, der mit dem Ausgang des Zählers (12) verbunden ist, wobei das Auftreten eines Terminalzählsignals den Sperrkreis auf einen ersten Zustand setzt und durch das Setzen des Sperrkreises (22) auf den ersten Zustand eine zugehörige Decodiervorrichtung (4, 6, 8) wirksam gemacht wird, um die in dem gültigen Datennachrichtenteil des Eingangssignalzuges vorhandenen Datensignale zu decodieren und wobei Schaltkreise zum Zurücksetzen des Sperrkreises auf einen zweiten Zustand nach dem Empfang eines gültigen Datennachrichtenteiles vorgesehen sind; eine monostabile Vorrichtung (24), durch die erlaubt wird, daß ein Ausgangsimpuls mit einer vorbestimmten Dauer erzeugt wird, die kleiner als die Periode zwischen aufeinanderfolgenden Taktimpulsen ist, wenn ein Taktimpuls von der Vorrichtung empfangen wird, während die Sperrvorrichtung (22) sich in ihrem zweiten Zustand befindet; Rücksetzkreise (16, 30), die zwischen die monostabile Vorrichtung (24) und den Rücksetzeingang des Zählers (12) geschaltet sind, so daß die Rücksetzkreise einen Rücksetzimpuls an den Zähler liefern, um den Zähler rückzusetzen auf eine Startzählung in Reaktion auf das gleichzeitige Auftreten eines Ausgangsimpulses von der genannten monostabilen Vorrichtung und einen Datenimpuls in dem Eingangssignalzug.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die genannte monostabile Vorrichtung (24) so aufgebaut ist, daß ein Ausgangssignal entstehen kann mit einer Dauer, die größer als die Hälfte der Periode zwischen aufeinanderfolgenden Taktimpulsen ist.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die monostabile Vorrichtung (24) so aufgebaut ist, daß Ausgangsimpulse entstehen können, deren Dauer gleich groß wie drei Viertel der Periode zwischen zwei aufeinanderfolgenden Taktimpulsen ist.
4. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die monostabile Vorrichtung (24) mit der genannten Sperrvorrichtung (22) über Torschal tungen (14) gekoppelt ist, die zum Anlegen des Eingangssignalzuges an die genannte monostabile Vorrichtung dienen, wenn der genannte Sperrkreis sich in seinem zweiten Zustand
30
35
40
45
50
55
60 befindet, wobei jeder Taktimpuls, der dann an die monostabile Vorrichtung angelegt wird, zur Erzeugung eines Ausgangsimpulses davon dient.
5. Vorrichtung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Decodiervorrichtung Trennlogikvorrichtungen (4) enthält, durch die das Setzen der Sperrvorrichtung (22) auf ihren ersten Wert ermöglicht wird, um die Datenimpulse aus dem Eir.gangssignalzug zu trennen, wobei die getrennten Datenimpulse an einen Datenwiedergewinnungskreis (8) angelegt werden, dessen Ausgang die decodierten Daten darstellt
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß der Datenwiedergewinnungskreis (8) so aufgebaut ist, daß die getrennten Datenimpulse in Daten in eine »Nicht-zurück-zu-Null«-Form konvertiert werden.
7. Vorrichtung nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Decodiervorrichtung eine PhasensperrschSeife (6) enthält, durch die regenerierte Taktimpulse an den Datenwiedergewinnungskreis (8) angelegt werden, wobei die Taktimpulse den Vorlauf des Eingangssignalzuges bilden und zum Phasenvergleich in der Phasensperrschleife dienen, um eine Synchronisation der Phasensperrschleife mit der Taktfrequenz des Eingangssignalzuges herzustellen.
8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die genannten Trennlogikvorrichtungen (4) die getrennten Taktimpulse an die Phasensperrschleife (6) anlegen, die der Rücksetzung des Sperrkreises (22) auf ihren ersten Zustand folgen, wobei die getrennten Taktimpulse ebenfalls als Phasenvergleichssignale für die Phasensperrschleife dienen.
DE2719309A 1976-04-29 1977-04-29 Serielle Datenempfangsvorrichtung Expired DE2719309C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/681,674 US4054950A (en) 1976-04-29 1976-04-29 Apparatus for detecting a preamble in a bi-phase data recovery system

Publications (3)

Publication Number Publication Date
DE2719309A1 DE2719309A1 (de) 1977-11-03
DE2719309B2 true DE2719309B2 (de) 1978-09-21
DE2719309C3 DE2719309C3 (de) 1979-05-10

Family

ID=24736267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2719309A Expired DE2719309C3 (de) 1976-04-29 1977-04-29 Serielle Datenempfangsvorrichtung

Country Status (6)

Country Link
US (1) US4054950A (de)
JP (1) JPS52132815A (de)
CA (1) CA1070843A (de)
DE (1) DE2719309C3 (de)
FR (1) FR2350008A1 (de)
GB (1) GB1530107A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2963491D1 (en) * 1978-08-16 1982-09-30 Ward Goldstone Ltd A multiplex information handling system
US4320465A (en) * 1979-05-14 1982-03-16 Honeywell Information Systems Inc. Digital frequency modulation and modified frequency modulation read recovery with data separation
US4298956A (en) * 1979-05-14 1981-11-03 Honeywell Information Systems Inc. Digital read recovery with variable frequency compensation using read only memories
US4339823A (en) * 1980-08-15 1982-07-13 Motorola, Inc. Phase corrected clock signal recovery circuit
JPS57203213A (en) * 1981-06-08 1982-12-13 Trio Kenwood Corp Clock signal reproducing circuit
DE3537477A1 (de) * 1985-10-22 1987-04-23 Porsche Ag Anordnung zur individuellen anpassung einer seriellen schnittstelle eines datenverarbeitenden systems an eine datenuebertragungsgeschwindigkeit eines kommunikationspartners
US7685456B1 (en) * 2003-07-30 2010-03-23 Marvell Israel (Misl) Ltd. DDR interface bus control
US7397344B2 (en) * 2005-01-06 2008-07-08 Lear Corporation Dual range vehicle remote
JP4507884B2 (ja) * 2005-01-11 2010-07-21 トヨタ自動車株式会社 遠隔制御システム及び遠隔制御装置を備える車両
JP4501719B2 (ja) * 2005-02-22 2010-07-14 トヨタ自動車株式会社 車両遠隔操作装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3046526A (en) * 1957-09-30 1962-07-24 scantlin
DE1257200B (de) * 1965-11-10 1967-12-28 Standard Elektrik Lorenz Ag Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge
US3399351A (en) * 1966-04-07 1968-08-27 Teletype Corp Sequence detection circuit
US3428904A (en) * 1966-06-24 1969-02-18 Ibm Data detector for magnetic storage device
US3537013A (en) * 1967-07-31 1970-10-27 Itt Digital phase lock loop
US3550017A (en) * 1968-09-30 1970-12-22 Sylvania Electric Prod Phase locked pulse train extractor system
GB1386183A (en) * 1972-10-05 1975-03-05 Elliott Brothers London Ltd Pulse signal handling circuit arrangements
US3818358A (en) * 1972-12-29 1974-06-18 Stromberg Carlson Corp Noise rejection circuit for digital systems
US3894246A (en) * 1974-06-24 1975-07-08 Rockwell International Corp Clock recovering apparatus and method
US3922613A (en) * 1975-01-02 1975-11-25 Honeywell Inf Systems Information detection apparatus having an adaptive digital tracking oscillator
US3990049A (en) * 1975-05-12 1976-11-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Selective data segment monitoring system

Also Published As

Publication number Publication date
FR2350008B1 (de) 1982-07-09
GB1530107A (en) 1978-10-25
CA1070843A (en) 1980-01-29
JPS52132815A (en) 1977-11-07
FR2350008A1 (fr) 1977-11-25
DE2719309C3 (de) 1979-05-10
DE2719309A1 (de) 1977-11-03
US4054950A (en) 1977-10-18

Similar Documents

Publication Publication Date Title
DE2705780C3 (de) Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen
DE2711526A1 (de) Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals
DE2460979A1 (de) Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung
DE2847800A1 (de) Digitale blocksynchronisierschaltung
DE3226642C2 (de)
DE2719309C3 (de) Serielle Datenempfangsvorrichtung
DE2459885C2 (de) Schaltung zur Dekodierung eines dynamisch modulierten Signals
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE2514529C2 (de)
DE2135350A1 (de) Verfahren und Anordnung zur Datenver arbeitung
DE2705779C3 (de) Wiederholer für den Empfang und die Übertragung von Daten
DE2728275C2 (de) Schaltungsanordnung zum Wiedergewinnen von Datensignalen
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE1948533B2 (de) Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge
DE1462858B2 (de) Verfahren zur umsetzung von mit einer ersten folgefrequenz auftretenden pcm eingangsimpulsen in mit einer zweiten folgefrequenz auftretende pcm ausgangsimpulse
DE1449427C3 (de) Schaltungsanordnung zur Auswertung von phasenmoduliert aufgezeichneten Daten
DE2847149C3 (de) Vorrichtung zur Wiedergabe einer pulscodemodulierten Information
DE1591070C3 (de) Verfahren und Vorrichtungen zum Überprüfen des Erkennens des Kennwortes bei einem im Zeitmultiplex-Verfahren mit Vielfachzugang arbeitenden Satellitennachrichtensystem
DE2221134A1 (de) Verfahren zur erkennung der in von einem sendersystem ankommenden sendeschwingungen enthaltenen informationen in einem empfaengersystem
EP0216329A2 (de) Verfahren zur Übertragung eines Digitalsignals
DE2118303A1 (de) Verfahren und Einrichtung zum Erzeugen eines selbsttaktgebenden binärverschlüsselten Signals
DE2339026C2 (de) Verfahren und Schaltungsanordnung zum Entfernen von Paritätsbits aus Binärwörtern
DE1441779C (de) Nachweisschaltung fur Synchroni sierimpulse
DE2217392C3 (de) Detektor zum Erkennen eines bestimmten binären Wortes in einer Signalfolge
DE2206117A1 (de) Verfahren zum uebertragen einer vielzahl von binaeren nachrichten ueber einen transparenten kanal

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee