DE1252727B - Verfahren zum störungsfreien Empfang übertragener Daten - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. Cl.:

H04b

H041

Deutsche Kl.: 21 al-7/06

Nummer. 1252727 y

Aktenzeichen: J30204 VIII a/21 al

Anmeldetag: 1. März 1966

Auslegetag: 26. Oktober 1967

Die Erfindung bezieht sich auf ein Verfahren zum störungssicheren Empfang von übertragenen Daten, in dessen Verlauf das übertragene Signal mit einer oberhalb der Bitfrequenz liegenden Frequenz abgetastet wird und das Ergebnis dieser Abtastung vorübergehend gespeichert und anschließend in einem^ logischen Auswahlverfahren mit einem neu zugeführten Abtastfolgesignal verglichen wird, bei dem das resultierende Signal mit dem entschlüsselten Nutzsignal verglichen wird und bei dem im Falle einer Gleichheit als Ergebnis dieser Vergleichsoperation dem Schaltungseingang ein neues Abtastfolgesignal zugeführt wird.

Ein solches Verfahren ist bereits vorgeschlagen. Es geht davon aus, daß eine Zentrale von verschiedenen »3 Außenstationen Informationen erhält, die sich auf Überwachung von Betriebsabläufen, Steuerungsdaten od. dgl. beziehen. Vor allen Dingen im Falle einer Fertigungskontrolle wird größter Wert auf exakte Übertragung der anfallenden Daten gelegt. Eine ie häufige Fehlerquelle bei der Übertragung dieser Daten sind statistisch auftretende Störimpulse, die über die Verbindungsleitung zwischen Außenstation und Zentrale aufgenommen werden.

Um auf der Empfängerseite das Störsignal vom «5 Nutzsignal zu trennen, wird gemäß dem obenerwähnten bekannten Verfahren das empfangene Signal mit einer Frequenz abgetastet, die oberhalb der Bitfrequenz liegt. Dann wird der Zustand (0 oder 1) '. einer bestimmten Anzahl von Abtastimpulsen geprüft und das Ergebnis gespeichert. Mit Hilfe dieses Ergebnisses können nachfolgende Abtastimpulse nach ihrem Zustand erkannt werden.'Das geschieht im wesentlichen in einer Auswahlschaltung, die im allgemeinen eine Mehrheitsentscheidung zu treffen hat. Werden beispielsweise von fünf Abtastimpulsen drei als binäre Eins erkannt, so gilt dieser Wert als richtig erkanntes Datenbit. Dieses Verfahren liefert gute Ergebnisse, wenn die Impulslänge der zu übertragenden Daten konstant bleibt, wie es beispielsweise in der Telegrafentechnik der Fall ist. Werden jedoch Signalimpulse mit variabler Pulslänge übertragen, wie es beispielsweise die Prozeßsteuerung verlangt, liefert dieses Verfahren keine exakten Ergebnisse mehr.

Es ist daher Aufgabe der Erfindung, ein Verfahren der eingangs erwähnten Art anzugeben, das eine fehlerfreie Erkennung von Impulssignalen mit variabler Impulslänge erlaubt. Dies wird erfindungsgemäß dadurch erreicht, daß bei Ungleichheit als Ergebnis der letzten Vergleichsoperation das Ergebnis des logischen Auswahlverfahrens als geprüftes Nutzsignal der Verarbeitung im Empfänger zugeführt, an Verfahren zum störungssicheren Empfang
übertragener Daten

Anmelder:

International Business Machines Corporation,

Armonk, N.Y. (V. St. A.)

Vertreter:

Dipl.-Ing. H.-E. Böhmer, Patentanwalt,

Böblingen, Sindelfinger Str. 49

Als Erfinder benannt:
Richard William Bennett,
Yorktown Heights, N.Y.;
Hans Yohanan Juliusburger,
Putnam Valley, N.Y. (V. St A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 1. März 1965 (436909)

Stelle des zuletzt entschlüsselten Nutzsignals gespeichert und ein Sperrvorgang für die Vergleichsoperation ausgelöst wird, nachdem eine bestimmte Anzahl von Abtastimpulsen dem Schaltungseingang zugeführt worden ist.

Nach einer Weiterbildung der Erfindung beruht das logische Auswahlverfahren auf dem Prinzip der Mehrheitsentscheidung.

Im folgenden wird ein Ausführungsbeispiel der Erfindung, an Hand der Zeichnungen näher erläutert. Es zeigt

F i g. 1 das Blockschaltbild einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens,

F i g. 2 das von Abtastimpulsen überlagerte Eingangssignal,

F i g. 3 ein bevorzugtes Ausführungsbeispiel einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens und

F i g. 4 den zeitlichen Verlauf von Taktsignalen gemäß dem bevorzugten Ausführungsbeispiel nach Fig. 3.

Gemäß F i g. 1 ist eine Eingangsleitung 10 direkt an eine Auswahlschaltung 12 und über einen Verzögerer 14 sowie eine Leitung 16 an ein Schieberegister 18 und den Informationseingang einer Tor-

709 679/3»

schaltung 20 angeschlossen. Die auf Leitung 10 erscheinenden Signale stellen Stichproben dar, die bei einer bestimmten Frequenz an der zu überwachenden Station oder aus den zu überwachenden Impulsen abgenommen werden. Dies kann dadurch erreicht werden, daß entweder der Sender der Station abgetastet wird und nur Stichproben über die Leitung 10 gesendet werden oder daß bei einer Übertragung von Impulspegeln ein Abtaster in den Empfänger eingesetzt wird, dessen Ausgang die Leitung 10 ist. Eine vorherbestimmte Zahl N der vorausgegangenen auf Leitung 10 erscheinenden Stichproben wird im Schieberegister 18 gespeichert. Die Ausgangsleitungen 22 des Schieberegisters 18 führen ebenfalls auf die Auswahlschaltung 12. Wenn die Schaltung 12 erregt wird, gibt sie ein Signal über die Leitung 24 ab, welches dem auf der Mehrzahl der Leitungen 10 und 22 erscheinenden Signal gleicht. Die Leitung 24 ist mit einem Eingang der Vergleichsschaltung 26 verbunden, deren anderer Eingang über eine Ausgangs- ao leitung 28 an ein den letzten stabilen Zustand speicherndes Register (LSSR) 30 angeschlossen ist. Das Register30 wird stets auf den letzten stabilen Zustand eingestellt, der aus den der Leitung 10 zugeführten Abtastimpulsen bestimmt wird. Falls die der Ver- «5 gleichsschaltung 26 zugeleiteten Eingangsimpulse einander gleich sind, wird ein Ausgangsimpuls auf die Leitung 32 gegeben, der bewirkt, daß in hier nicht näher zu erläuternder Weise ein neuer Abtastimpuls auf die Eingangsleitung 10 gegeben wird. Falls die der Vergleichsschaltung 26 zugeführten Eingangsimpulse einander nicht gleich sind, wird ein Ausgangsimpuls auf die Leitung 34 gegeben, der als vorbereitender Eingangsimpuls der Torschaltung 20 und als erregender Eingangsimpuls der Sperrschaltung 40 zugeleitet wird.

Die Auswahlschaltung 12, die Torschaltung 20 und die Vergleichsschaltung 26 bilden die Grundelemente der logischen Schaltung 36. Die Ausgangsleitung 38 der Torschaltung 20 ist sowohl allgemeine Ausgangsleitung als auch Eingangsleitung für das Register 30. Die Ausgangsleitung 42 der Sperrschaltung 40 bildet einen Eingang der logischen Schaltung 36. Der Zeitabschnitt, währenddessen die Sperrschaltung 40 erregt ist, um ein Signal auf die Leitung 42 zu geben, ist im allgemeinen gleich der Zeitdauer, die nötig ist, um die nächsten N12- oder (N/2)+l-Abtastimpulse an die Schaltung zu legen. Eine entsprechende Begründung wird an späterer Stelle gegeben. Die Leitung 42 kann entweder an die Torschaltung 20 angeschlossen sein, um zu verhindern, daß diese nach Feststellung einer Änderung während der angezeigten Zahl von Abtastzyklen ein Ausgangssignal erzeugt, oder sie kann zu der Vergleichsschaltung 26 führen, um während dieser Abtastzyklen die Vergleichsoperation zu verhindern.

Fig. 2 zeigt ein Impulsdiagramm, wie es z. B. am Empfänger eines Datenübertragungssystems erscheinen kann. Diese Impulsfolge würde z. B. am Empfänger in durch die numerierten Markierungen in F i g. 2 angezeigten Zeitabständen abgetastet werden. Die Ergebnisse der Abtastungen, die unten in F i g. 2 im binären System dargestellt sind, werden der Leitung 10 (Fig. 1) zugeführt. Aus Fig. 2 geht herVorJ daß ein erster Eingangsimpuls kurz nach der Abtastmarkierung 0 erscheint und bis zur achten Abtastung andauert. Eine negative Störspitze erscheint während der sechsten Abtastung dieses Impulses.

Ebenso erscheint während der elften Abtastung eine positive Störspitze. Ein neuer positiver Impuls erscheint kurz nach der 22. Abtastung und hält bis zur 27. Abtastung an. In diesem Impuls erscheinen negative Spitzen während der 24. und 26. Abtastung. Positive Störspitzen treten während der 29. und 31. Abtastung auf.

Es sei nun angenommen, daß eine Majoritätslogik verwendet wird, um in dem in Fig. 2 gezeigten Eingangssignal zwischen Nutz- und Störsignal zu unterscheiden, und daß eine Entscheidung auf der Basis von drei aus fünf Abtastungen getroffen wird. Daher wird bei Abtastung 3 eine Entscheidung getroffen, daß ein positiver Impuls aufgetreten ist. Die Schaltung untersucht dann weiterhin die fünf jeweils letzten Abtastungen, bis die Abtastung 10 empfangen wird. Zu diesem Zeitpunkt zeigt die Majorität der fünf letzten Abtastungen einen Impulspegel 0 an. Auf diese Weise wird der Übergang, der kurz nach Abtastung 8 erfolgt ist, erkannt. Jedoch bewirkt die Störspitze bei Abtastung 11, daß die Majorität der fünf letzten Abtastungen an dieser Stelle wieder ein 1-Bit ist. Wenn daher die reine Majoritätslogik verwendet wird, um zwischen Nutz- und Störsignal zu unterscheiden, erfolgt zu diesem Zeitpunkt eine falsche Anzeige, nämlich daß ein 1-Bit empfangen worden ist. Dies ist selbst dann der Fall, wenn der Störsignalanteil auf der Leitung unter 2O°/o liegt. Bei der zwölften Abtastung ist die Majorität der Abtastimpulse wieder 0, und es wird eine weitere falsche Anzeige für den Empfang eines O-Bits erzeugt, während tatsächlich nur ein Störimpuls beendet worden ist. Ein zweiter Impuls, der kurz nach der 22. Abtastung empfangen wird, wird durch reine Majoritätslogik bei der 27. Abtastung erkannt. Dieser Impuls endet kurz nach der 27. Abtastung. Infolge des Störimpulses bei der 29. Abtastung wird der folgende niedrige Impulspegel erst bei der 30. Abtastung erkannt. Ein Störimpuls bei der 31. Abtastung bewirkt dann eine falsche Entscheidung, als ob ein neues I-Bit empfangen worden ist, falls die Abtastung mit der gewöhnlichen Majoritätslogik erfolgt. Bei Empfang des 32. Abtastimpulses schließlich erfolgt eine falsche Anzeige, daß ein weiteres O-Bit empfangen worden ist.

Es ergibt sich, daß bei nur 2O"/oigem StÖrsignalanteil auf der Leitung falsche Entscheidungen getroffen werden können, wenn die gewöhnlichen Verfahren der Majoritätslogik verwendet werden. Nachstehend sei nun beschrieben, wie die in Fig. 1 gezeigte Schaltung arbeitet, die das gewöhnliche Majoritätslogikverfahren so verbessert, daß die vorgenannten Schwierigkeiten vermieden werden.

Gemäß Fig. 1 wird ein der Eingangsleitung 10 zugeführter Abtastimpuls einem Eingang der Auswahlschaltung 12 innerhalb der logischen Schaltung 36 zugeleitet. Zu diesem Zeitpunkt enthält das Schieberegister 18 die N letzten Abtastimpulse der Leitung 10. Das den letzten stabilen Zustand speichernde Register 30 ist auf den letzten stabilen Zustand eingestellt, der für das überwachte Signal festgestellt worden ist. Die Zahl der Stellen in dem Schieberegister 18 (und daher die Zahl der vorausgegangenen, von ihm gespeicherten Abtastimpulse) ist vorteilhafterweise eine gerade Zahl. Daher hat die Auswahlschaltung 12 insgesamt eine ungerade Zahl von Eingängen, so daß immer eine Majoritätsentscheidung getroffen werden kann. Das von der Aus-

wahlschaltung 12 über die Leitung 24 der Vergleichsschaltung 26 zugeführte Signal entspricht der Majorität der der Schaltung 12 über die Leitungen 10 und 22 zugeführten Abtastimpulse. Dem anderen Eingang der Vergleichsschaltung 26 wird der im Register 30 gespeicherte letzte stabile Zustand zugeleitet. Falls dieser letzte stabile Zustand und die Majorität der Abtastimpulse übereinstimmen, gibt die Vergleichsschaltung 26 ein Ausgangssignal auf die Leitung 32. Dieses bewirkt, daß der Leitung 10 ein neuer Abtast- u, impuls in einer in Fig. 1 nicht näher erläuterten Weise zugeführt wird.

Wenn dagegen die der Vergleichsschaltung 26 zugeleiteten Eingangsimpulse einander nicht gleich sind, erscheint ein Signal auf Leitung 34, das die Torschal- »j tung 20 öffnet. Dadurch wird das Signal auf der Leitung 16 zur Ausgangsleitung 38 weitergeleitet und die Sperrschaltung 40 erregt. Auf der Leitung 16 erscheint ein Signal genügend lange nach dem Anlegen des Eingangssignals an die Leitung 10, damit die to erforderlichen Operationen in den Schaltungen 12 und 26 ausgeführt werden können. Ein Signal auf Leitung 16 wird außerdem dem Schieberegister 18 zugeleitet und bewirkt darin, daß der älteste darin ' gespeicherte Abtastimpuls aus dem Register hinaus- ■) geschoben wird. Das Signal auf Leitung 38 wird als Ausgangssignal der nicht näher erläuterten Verarbeitung im Empfänger und gleichzeitig dem Register 30 zugeführt und ändert dessen Zustand entsprechend der Majorität der der Auswahlschaltung 12 zugeleiteten Abtastimpulse. Die Erregung der Sperrschaltung 40 verhindert, daß der Ausgangsleitung 38 während der Schaltungszyklen, die aus einer vorherbestimmten Zahl von nachfolgenden, der Leitung 10 zugeführten Abtastimpulsen resultieren, ein Signal zugeleitet wird. Wie schon angedeutet, kann dies dadurch erreicht werden, daß entweder die Vergleichsschaltung 26 gesperrt oder die Torschaltung 20 blockiert wird. Das Signal auf Leitung 42 verhindert jedoch nicht das Anlegen neuer Eingangsimpulse an die Leitung 10 und deren Speicherung im Schieberegister 18. Nachdem die vorherbestimmte Zahl solcher zusätzlicher Eingangsimpulse im Schieberegister 18 gespeichert ist, wird die Sperrschaltung 40 entriegelt, so daß die Schaltung ihren normalen Betrieb wieder aufnehmen 4s kann.

Unter Bezugnahme auf Fig. 2 und unter der Annahme, daß erstens eine >3-aus-5«-Majoritätslogik verwendet wird, daß zweitens das Register 30 zunächst im 0-Zustand ist und daß drittens die Sperrschaltung 40 für die Dauer von zwei Zyklen nach ihrer Erregung sperrend bleibt, ist zu erkennen, daß Ausgangsimpulse auf Leitung 32 erscheinen würden, bis der dritte Abtastimpuls auf Leitung 10 auftritt. Zu diesem Zeitpunkt sind die Majorität der der Schaltung 12 zugeführten Eingangsimpulse 1-Bits, und es entsteht ein 1-Ausgangsimpuls auf Leitung 24. Infolge der resultierenden Nichtübereinstimmung in der Vergleichsschaltung 26 entsteht ein Ausgangsimpuls auf Leitung 34, der die Torschaltung 20 öffnet, ein 1-Bit zur Ausgangsleitung 38 weiterleitet und die Sperrschaltung 40 erregt. Das Signal auf Leitung 38 dient gleichzeitig zum Einbringen eines 1-Bits in das Register 30. Das Ausgangssignal der Sperrschaltung 40, die für die Dauer von zwei Zyklen 8j erregt bleibt, auf Leitung 42 verhindert, daß während der Abtastungen 4 und 5 ein Signal auf die Leitung 38 gegeben wird. In diesem Falle ist diese Vorsichtsmaßnahme allerdings unnötig, da während dieser beiden Abtastungen selbst bei Verwendung reiner Majoritätslogik kein Signal auf dieser Leitung erscheinen würde.

Wenn das zehnte Abtastsignal auf die Eingangsleitung 10 gegeben wird, ist die Majorität der der Schaltung 12 zugeführten Eingangssignale jetzt 0. Daher entsteht ein O-Ausgangssignal auf Leitung 24, das in Verbindung mit dem 1-Eingangssignal auf Leitung 28 aus dem Register 30 die Abgabe eines Ausgangssignals aus der Vergleichsschaltung 26 auf Leitung 34 bewirkt. Wie zuvor erregt das Signal auf Leitung 34 die Torschaltung 20, so daß das O-Bit auf Leitung 10 zur Ausgangsleitung 38 weitergeleitct und dieses Bit auch im Register 30 gespeichert sowie die Sperrschaltung 40 erregt wird. Das resultierende Ausgangssignal auf Leitung 42 verhindert die Weiterleitung eines Ausgangssignals zur Leitung38 während der Abtastungen 11 und 12. Dieser Vorgang ist jetzt von Bedeutung, da die Zustandsänderung, die vorher während der Abtastung 11 bei Verwendung einer gewöhnlichen Schaltung mit Majoritätslogik festgestellt worden ist, nun unterdrückt wird und die falsche Erkennung eines 0-Impulses, die während der Abtastung 12 bei Verwendung einer gewöhnlichen Majoritätslogik erfolgt ist, ebenfalls unterdrückt wird. Bis zur Abtastung 13 ist der unstabile Zustand, der bei dem Impulswechsel aufgetreten ist, abgeklungen, und die gewöhnliche Operation kann wieder aufgenommen werden.

Aus der vorstehenden Besprechung war zu entnehmen, wie die Schaltung trotz eines 2O°/oigen Störsignalfehlers auf der Leitung imstande war, nur richtige Resultate zu liefern. Jetzt haben die zwischen den Abtastungen 22 und 32 auftretenden Eingangssignale einen 4U°/oigen Störsignalfehler. Bei der Abtastung 27 wird eine Zustandsänderung auf einen 1-Signalpegel in der gleichen Weise erkannt, wie es für die Abtastung 3 beschrieben worden ist. Auf Leitung 38 erscheint ein entsprechendes Ausgangssignal. Zu diesem Zeitpunkt wird auch die Sperrschaltung 40 erregt, deren Funktion aber in diesem Falle nicht erforderlich ist. Bei der 30. Abtastung wird von der Schaltung eine Zustandsänderung auf einen 0-Signalpegel in der gleichen Weise erkannt, wie es schon für das zehnte Abtastsignal erläutert worden ist. Und zwar wird der Zustand des Registers 30 auf ein O-Bit umgestellt und die für zwei Zyklen wirksame Sperrschaltung 40 erneut erregt. Durch die Erregung dieser Schaltung wird verhindert, daß während der Abtastungen 31 und 32 falsche Ausgangssignale abgegeben werden.

Die in F i g. 1 gezeigte Schaltung kann also genau zwischen Signal- und Störpegel unterscheiden, selbst wenn ein Störsignalanteil von 40% auf der Leitung vorhanden ist. Die einzigen Beschränkungen, denen das System unterliegt, bestehen darin, daß die Dauer jedes Impulses ausreichen muß, um mindestens M Abtastungen vorzunehmen, wobei Af die Basis der \£lwxndeTen Majoritätslogik ist, und daß in leder" Gruppe von M aufeinanderfolgenden Abtastungen weniger als M/2 Störimpulse enthalten sind. In dem beschriebenen Beispiel, bei dem eine >2Uaujc5«- Majoritätslogik verwendet wird, ist M = 5, so daß jeder Impuls sich über mindestens fünf Abtastungen erstrecken muß. In jeweils fünf aufeinanderfolgenden Abtastungen dürfen dann nicht mehr als zwei Störsignale enthalten sein.

Gemäß Fig. 3 enthält das bevorzugte Ausführungsbeispiel der Erfindung einen Taktgeber 48 mit acht Ausgangsleitungen 50 bis 57. Die Taktsignale auf den Leitungen 50 bis 57 sind mit Γ0 bis Γ 7 bezeichnet. Die verschiedenen Punkte der Schaltung, an denen die Leitungen 50 bis 57 angeschlossen sind, werden weiter unten beschrieben. Fig. 4 zeigt den zeitlichen Verlauf der auf den Leitungen 50 bis 57 erscheinenden Taktimpulse. Der Taktgeber erzeugt so lange gemäß F i g. 4 Impulse auf den Leitungen, bis der Leitung 60 ein Startsignal zugeführt wird. Kurz danach setzen die Taktimpulse auf allen Leitungen aus, und ein neuer ΓΟ-Impuls erscheint auf Leitung 50.

Abtastimpulse werden dem Empfänger über die Leitungen 62 zugeleitet. Es liegen so viele Leitungen 62 vor, wie im Zeitmultiplexbetrieb arbeitende Kanäle überwacht werden. Die Abtastimpulse auf den Leitungen 62 werden dem Pufferschieberegister 64 in paralleler Form zugeführt. Jede Stufe dieses ao Pufferschieberegisters 64 hat so viele Bitstellen, wie im Zeitmultiplexbetrieb arbeitende Kanäle überwacht werden. In welcher Stufe eine Gruppe von dem Register 64 zugeleiteten Abtastimpulsen gespeichert wird, wird durch die Ausgangsleitung 66 des Pufferadressenregister (PAR) 68 bestimmt. Dieses hat so viele Bitstellen, wie das Pufferschieberegister 64 Stufen besitzt. Und zwar wird darin ein Bit neben der Stufe gespeichert, in der ein neuer Satz von Abtastimpulsen im Pufferschieberegister 64 gespeichert werden soll. Jedesmal, wenn ein neuer Satz von Abtastimpulsen dem Pufferschieberegister 64 zugeführt wird, wird ein Signal auf die Leitung 70 gegeben. Dieses bewirkt, daß das Bit im Pufferadressenregister 68 eine Stelle nach links geschoben wird. Ein Signal auf Leitung 60 läßt nicht nur den Taktgeber seinen Umlauf von vorn beginnen, sondern dient auch dazu, die im Pufferschieberegister 64 gespeicherten Abtastimpulse eine Stufe nach rechts und das Bit im Pufferadressenregister 68 um eine Stelle nach rechts zu schieben.

Die Ausgangsleitungen 72 des Pufferschieberegisters 64 bilden die Informationseingänge der Torschaltungen 74 und 78 und einen Satz von Eingängen für die Ungleich-Schaltungen 76. Die Ausgangsleitungen 80 der Torschaltungen 74 bilden die Informationseingänge für das II. Register 82. Die Ausganusleitungen 84 des II. Registers 82 bilden die Informationseingänge der Torschaltung 86. Die Ausgangsleitungen 88 der Torschaltungen 86 bilden die Eingänge des III. Registers 90. Die Ausgangsleitungen 92 des III. Registers bilden die Informationsein- · gänge der Torschaltungen 94. Die Ausgangsleitungen 96 der Torschaltungen 94 bilden die Informationseingänge des IV. Registers 98. Die Ausgangsleitungen 100 des IV. Registers bilden die Informationscingänge der Torschaltungen 102. Die Ausgangsleitungen 104 der Torschaltungen 102 bilden die Eingänge des V. Registers 106. Jedes der Register II bis V hat so viele Bitstellen, wie im Zeitmultiplexbetrieb arbeitende Kanäle überwacht werden. Den Vorbereitungseingang für die Torschaltungen 74, 86, 94 und 102 bildet die erwähnte Leitung 60.

Außerdem besitzt die Schaltung von Fig. 3 ein zur Speicherung des letzten stabilen Zustandes die- 6f nendes Register (LSSR) 108 mit je einer Bitstelle für jeden der überwachten Kanäle. Die Bitstellen in diesem Register 108 werden zu jedem beliebigen gegebenen Zeitpunkt auf den letzten stabilen Zustand eingestellt, der auf dem entsprechenden Kanal festgestellt wird. Die Ausgangsleitungen 110 des Registers 108 sind als Eingänge an Ungleich-Schaltungen 112 und Und-Schaltungen 114 sowie als zweite Eingänge an die obenerwähnten Ungleich-Schaltungen 76 angeschlossen. Die Ungleich-Schaltungen 76 und 112 enthalten je mehrere individuelle Schaltungen, die zwei Eingangssignale empfangen, je eines von jedem der beiden Sammeleingänge der Ungleich-Schaltungen 76 und 112. Sie erzeugen nur dann ein Ausgangssignal, wenn die beiden Eingangssignale nicht gleich sind. Bei den Ungleich-Schaltungen 76 und 112 kann es sich z. B. jeweils um eine Reihe von exklusiven Oder-Schaltungen handeln. Die Ausgangsleitungen 116 der Ungleich-Schaltungen 76 sind als Informationseingänge an Torschaltungen 118 angeschlossen, deren Vorbereitungseingänge jeweils die T0-Leitung 50 und die Ausgangsleitung 117 eines Inverters 119 sind. Den Eingang des Inverters 119 bildet die ri-Leitung 51. Die Ausgangsleitungen 121 der Torschaltungen 118 bilden die Eingänge eines Speicherregisters 123, das je eine Stelle für jeden zu überwachenden Kanal enthält. Die Ausgangsleitungen 120 des Registers 123 bilden einen Satz von Eingängen für Und-Schaltungen 122 und die Eingänge von Invertern 124.

Die Ausgangsleitungen 136 des IV. Registers bilden einen Satz von Eingängen der Gleich-Schaltungen 128. Die Ausgangsleitungen 130 des Registers III bilden einen Satz von Eingängen für Ungleich-Schaltungen 132 und den zweiten Satz von Eingängen für die Gleich-Schaltungen 128. Die Ausgangsleitungcn 154 des IV. Registers bilden den zweiten Satz von Eingängen für die Ungleich-Schaltungen 132 und den dritten Satz von Eingängen für die Gleich-Schaltungen 128. Die Ausgangsleitungen 136 des V. Registers bilden den letzten Satz von Eingängen für die Ungleich-Schaltungen 132 und die Gleich-Schaltungen 128. Bei den Ungleich-Schaltungen 132 handelt es sich tatsächlich um mehrere individuelle Schaltungen mit je drei Eingängen, die mit den entsprechenden Leitungen aus jedem der den Ungleich-Schaltungen 132 zugeführten Sammeleingänge verbunden sind. Die Ungleich-Schaltungen 132 erzeugen nur dann ein Ausgangssignal, wenn die drei ihnen zugeführten Eingangssignale nicht gleich sind. Bei den Gleich-Schaltungen 128 handelt es sich um mehrere individuelle Schaltungen mit je vier Eingängen, die mit den entsprechenden Leitungen aus jedem der vier Sammeleingänge verbunden sind. Jede von ihnen erzeugt nur dann ein Ausgangssignal, wenn alle ihr zugeführten Eingangssignale den selben Zustand haben.

Die Ausgangsleitungen 138 der Ungleich-Schaltungen 132 bilden den zweiten Satz von Eingängen für die Und-Schaltungen 122. Die Ausgangsleitungcn 140 dieser Und-Schaltungen 122 bilden einen Satz von Eingängen für die Und-Schaltungen 142 sowie die Eingänge der Inverter 144. Die Ausgangsleitungen 146 der Gleich-Schaltungen 128 bilden den anderen Satz von Eingängen der Und-Schaltungen 142. Die Ausgangsleitungen 148 der Und-Schaltungen 142 bilden die Eingänge der Inverter 150, einen Satz von Eingängen für die Und-Schaltungen 114 und 152 und Vorbereitungseingänge für die Torschaltungen 78. Den anderen Eingang für jede der Und-Schaltungen 152 bildet die 74-Leitung 54. Die Ausgangsleitungen 154 der Und-Schaltungen 152 bilden den anderen

de Io al: k;

str di 1

όί Si: tu

so di w. iii D

Satz von Eingängen für die Ungleich-Schaltungen 112. Die Ausgangsleitungen 156 der Ungleich-Schaltungen 112 bilden die Eingänge des Registers 108. Ein zweiter vorbereitender Eingang für jede der Torschaltungen 78 ist die 76-Leitung 56, und ein zweiter Eingang für jede der Und-Schaltungen 114 ist die 75-Leitung 55. Die Ausgangsleitungen 158 der Torschaltungen 78 sind über Gleichrichter 160 bzw. 162 an die Eingänge des II. Registers und des III. Registers angeschlossen. Den letzten Eingang für jede der Und-Schaltungen 114 bildet die Ausgangsleitung 161 eines Inverters 163, dessen Eingang die 76-Leitung 56 ist. Die Ausgangsleitungcn 164 der Und-Schaltungen 114 sind die Ausgangsleitungen der erfindungsgemäßen Schaltung.

Die Ausgangsleitungen 170 bis 172 der Inverter 124, 144 bzw. 150 sind als Eingänge an Und-Schaltungen 175 bis 177 angeschlossen, deren anderer Eingang die Π-Leitung 51, die 72-Leitung52 bzw. die 73-Leitung 53 ist. Die Ausgangsleitungen 180 bis 182 der Und-Schaltungen 175 bis 177 bilden drei der Eingänge einer Oder-Schaltung 186, deren vierter Eingang die 77-Leitung 57 ist. Der Ausgang der Oder-Schaltung 186 ist die obenerwähnte Leitung 60.

Die in F i g. 3 gezeigte Schaltung entspricht folgenden Regeln: Erstens wird eine »3-aus-5«-Majoritätslogik verwendet. Zweitens werden die Eingangsabtastimpulse mehrerer verschiedener Empfangskanäle in einer nicht dargestellten üblichen Weise gebündelt und parallel über Leitungen 62 dem Pufferregister 64 zugeführt. Drittens wird bei jeder Zustandsänderung des Registers LSSR 108, welche gleichzeitig mit einem Ausgangsimpuls auf einer Leitung 164 für den betroffenen Kanal erfolgt, für die Dauer von zwei nachfolgenden Abtastzyklen für diesen Kanal eine Zeichenwechselsperrung wirksam. Schließlich soll nur dann ein Ausgangssignal auf einer der Leitungen 164 erzeugt werden, wenn festgestellt wird, daß der Signalpegel auf dem entsprechenden Kanal von einer 0 in eine 1 oder umgekehrt geändert wurde.

In Verbindung mit F i g. 3 sei nun angenommen, daß eine bestimmte Zahl von Abtastimpulsen aus jedem der überwachten Kanäle im Pufferschieberegister 64 gespeichert wird und daß soeben ein Signal auf die Leitung 60 gegeben worden ist, wodurch bewirkt wird, daß erstens ein neuer Satz von Abtastimpulsen in die am weitesten rechts gelegene Stelle im Pufferschieberegister 64 und damit auf die Leitungen 72 gegeben wird und daß zweitens der Taktgeber 48 erneut in Betrieb gesetzt wird. Die vier Sätze von Abtastimpulsen, die dem jetzt auf die Leitungen 72 gegebenen vorausgegangen sind, werden zu diesem Zeitpunkt in den Registern 82, 90, 98 bzw. 106 gespeichert. Die Abtastimpulse auf den Leitungen 72 werden dem einen Eingang der Ungleich-Schaltungen 76 zugeführt, in denen sie mit den letzten stabilen Zuständen der zugehörigen Kanäle verglichen werden, die den Ungleich-Schaltungen 76 über die Leitungen 110 aus dem Register 108 zugeführt werden. Für jeden Kanal, für den diese beiden Werte nicht gleich sind, erscheint ein Signal auf der entsprechenden Leitung 116. Bei Arbeitsbeginn des Taktgebers 48 erscheint ein Signal auf der 70-Leitung 50, wodurch die Torschaltungen 118 geöffnet werden und alle etwaigen auf den Leitungen 116 erscheinenden Signale über die Leitungen 121 zum Register 123 weiterleiten. Die Signale auf den Ausgangsleitungen 120 aus denjenigen Stellen im Register 123, in denen Signale gespeichert sind, werden den Und-Schaltungen 122 und den Invertern 124 zugeleitet.

Wenn auf keinem der überwachten Kanäle eine Statusänderung erfolgt ist, so daß alle Abtastimpulse auf den Leitungen 72 allen auf den Leitungen 110 zugeführten Bits gleichen, gehen keine Signale über die Leitungen 120, und die Inverter 124 erzeugen Ausgangssignale auf allen Leitungen 170. Das kombinierte Auftreten von Signalen auf allen Leitungen 170 zur Zeit des Signals auf der Π-Leitung 51 bewirkt, daß die Und-Schaltung 175 erregt und ein Ausgangssignal auf Leitung 180 erzeugt wird, das über die Oder-Schaltung 186 zur Leitung 60 übertragen wird. Das Signal auf Leitung 60 erregt die Torschaltungen 74, 86, 94 und 102, um den nächsten Satz von Abtastimpulsen auf den Leitungen 72 in das II. Register und um den Inhalt der Register II, III, IV und V eine Stelle nach unten zu schieben. Der

ao alte Inhalt des Registers V entfällt dabei. Das Signal auf Leitung 60 dient außerdem zum Start des Taktgebers 48 und zum Verschieben des Inhalts des Pufferschieberegisters 64 und des Pufferadressenregisters 68 nach rechts.

•5 Wenn Signale auf einer oder mehreren der Leitungen 120 vorliegen, was bedeutet, daß die Abtastimpulse auf den Leitungen 72 für mindestens einen der Kanäle sich von dem für ihn im Register LSSR 108 gespeicherten Zustand unterscheiden, werden diese Signale je einem Eingang der entsprechenden Und-Schaltungen 122 zugeführt. Die Ungleich-Schaltungen 132 stellen fest, ob die Inhalte der Register IH, IV und V für die verschiedenen Kanäle gleich sind. Für diejenigen Kanäle, für welche die Inhalte dieser drei Register nicht gleich sind, erscheint ein Signal auf der entsprechenden Leitung 138. Bis zur Zeit T2 werden den Und-Schaltungen 122 Signale sowohl von einer der Leitungen 120 als auch von einer der Leitungen 138 zugeführt, und sie erzeugen ein Ausgangssignal auf der entsprechenden Leitung 140. Falls keiner der Und-Schaltungen 122 Eingangssignale sowohl über die Leitungen 120 als auch über die entsprechenden Leitungen 138 zugeführt werden, liegen keine Signale auf allen Leitungen 140 vor, und die

4$ Inverter 144 erzeugen Ausgangssignale auf allen Ausgangsleitungen 171. Das Vorliegen von Signalen auf allen Leitungen 171 in Verbindung mit einem Signal auf der 72-Leitung bewirkt, daß die Und-Schaltung 176 erregt und ein Ausgangssignal auf Leitung 181 erzeugt wird, das über die Oder-Schaltung 186 zu der obenerwähnten Leitung 60 weitergeleitet wird. Wenn daher alle Kanäle die erste Prüfung nicht bestanden haben und wenigstens einer die zweite Prüfung besteht, wird der Zyklus auch vorzeitig beendet.

SS Jedes eventuelle Signal auf einer Leitung 140 zu diesem Zeitpunkt wird einer der Und-Schaltungen 142 zugeführt und bereitet diese vor. Gleichzeitig sind die Ausgangsleitungen der entsprechenden Kanäle in den Registern II, III, IV und V an die Gleich-Schaltungen 128 angeschlossen. Jede dieser Schaltungen, denen eine gerade Zahl von 1- oder O-Bits zugeführt wird, erzeugt ein Ausgangssignal auf der entsprechenden Leitung 146. Diejenigen Und-Schaltungen 142, die gleichzeitig Eingangsimpulse auf ihren Leitungen 140 und 146 empfangen, erzeugen Ausgangssignale auf Leitung 148. Falls alle Kanäle, die die zweite Prüfung nicht bestanden haben, die dritte Prüfung bestehen, erscheint nichts auf den Leitungen

709 679/395

148, und alle Inverter 150 erzeugen Ausgangssignale auf den Leitungen 172, die in Verbindung mit dem Signal auf der 73-Leitung 53 die Und-Schaltung 177 veranlassen, ein Ausgangssignal auf Leitung 182 zu erzeugen, welches über die Oder-Schaltung 186 zu der obenerwähnten Leitung 60 weitergeleitet wird. Es ist also zu erkennen, daß, falls in irgendeiner Phase der Operation die Majoritätsprüfung von allen Kanälen bestanden wird, keine weiteren Operationen ausgeführt werden und die Schaltung sofort dazu übergeht, den nächsten Satz von Abtastimpulsen zu prüfen. Infolge dieser Fähigkeit in Verbindung mit dem Pufferschieberegister 64 kann die Kanalabtastgeschwindigkeit etwas höher sein als die Zeichengeschwindigkeit der Übertragung. Da die meisten Abtastimpulse anzeigen, daß keine Änderung eingetreten ist, kann die erfindungsgemäße Schaltung eine genügende Zahl vorzeitig beendeter Zyklen verarbeiten, um mit einer höheren Kanalabtastgeschwindigkeit Schritt halten zu können.

Am Ende der Zeit 7 3 liegen Signale auf denjenigen Leitungen 148 vor, deren Kanäle keine der drei Prüfungen bestanden haben. Dies sind die Kanäle, für welche eine Majorität der Abtastimpulse jetzt von dem im Register LSSR 108 gespeicherten Wert verschieden ist. Das Vorliegen eines Ausgangssignals aus einer Gleich-Schaltung 128 bedeutet nämlich, daß entweder zwei Nullen oder zwei Einsen in den entsprechenden Stellen in den Registern II, III, IV und V gespeichert sind oder daß in diesen vier Registern lauter Nullen oder lauter Einsen enthalten sind. Da von der Schaltung 132 ein Ungleich-Ausgangssignal erzeugt wird, wird die letztgenannte dieser Möglichkeiten ausgeschlossen. Das bedeutet, daß, falls die Abtastimpulse für einen Kanal die Prüfungen 2 und 3 nicht bestehen, entsprechende Stellen der Register II, III, IV und V die gleiche Zahl von 1-Bits und O-Bits enthalten. Um die Majoritätsbedingung zu erfüllen, ist daher die Majorität der Abtastimpulse für den fraglichen Kanal gleich derjenigen, die der Leitung 72 für den betreffenden Kanal zugeführt wird. Das Nichtbestehen der Prüfung 1 besagt aber, daß der Zustand auf der Leitung 72 von dem im Register LSSR 108 für den betreffenden Kanal gespeicherten verschieden ist. Daher ist die neue für den betreffenden Kanal bestimmte Majoritätsbedingung verschieden von der im Register LSSR 108 gespeicherten, und der Inhalt des Registers LSSR 108 für diesen Kanal muß geändert werden.

Das Ändern des Inhalts des Registers LSSR 108 geschieht dadurch, daß die Signale auf den Leitungen 148 dem Eingang der Und-Schaltungen 152 zugeführt werden. Zur Zeit 74 werden diese Und-Schaltungen geöffnet. Sie leiten die Signale auf diejenigen Leitungen 154 weiter, deren zugehörige Kanäle ihren Zustand gerade gewechselt haben. Diese Signale werden dem einen Eingang der Ungleich-Schaltungen 112 zugeführt, die am anderen Eingang den Inhalt des Registers LSSR 108 empfangen. Falls der Inhalt einer bestimmten Stelle im Register LSSR 108 eine 0 ist und ein 1-Bit auf Leitung 154 für den entsprechenden Kanal vorliegt, was die Notwendigkeit einer Änderung anzeigt, erscheint ein 1-Bit auf der entsprechenden Ausgangsleitung 156 und bewirkt, daß das gewünschte 1-Bit im Register LSSR 108 gespeichert wird. Ebenso bewirken bei Vorliegen eines 1-Bits im Register LSSR 108 und bei Bestehen des Erfordernisses, dieses in ein O-Bit umzuändern, die Signale auf den Leitungen 110 und 154 für den betreffenden Kanal, daß kein Ausgangssignal auf der entsprechenden Leitung 156 entsteht, so daß das erforderliche O-Bit im Register LSSR 108 gespeichert werden kann. Wenn ein O-Bit auf einer Leitung 154 vorliegt, gleicht das Ausgangssignal auf der entsprechenden Leitung 156 dem auf der entsprechenden Leitung 110 erscheinenden Signal. Dann findet kein Wechsel im Zustand der entsprechenden Stelle im Register

ίο LSSR 108 statt. Der Inhalt des Registers LSSR 108 wird, wenn erforderlich, jeweils zur Zeit 74 berichtigt. Die Signale auf den Leitungen 148 werden außerdem als vorbereitende Eingangssignale den Torschaltungen 78 und als Eingangssignale den Und-Schal-

lj tungen 114 zugeleitet. Jede der Und-Schaltungen 114, der sowohl auf ihrer Leitung 148 als auch auf ihrer zugehörigen Ausgangsleitung 110 des Registers LSSR 108 ein Signal zugeführt wird, entspricht einem Kanal, dessen Zustand gerade von 0 auf 1 gewechselt

so hat. Wie schon am Anfang dieses Abschnitts gesagt worden ist, sind dies die Kanäle, für die geprüfte Ausgangssignale auf den Leitungen 164 abgegeben werden. Wenn ein Signal auf der 75-Leitung 55 und noch kein Signal auf der 76-Leitung 56 vorliegt, werden die Und-Schaltungen 114 vorbereitet. Sie erzeugen gegebenenfalls Ausgangsignale auf den Leitungen 164.

Die Torschaltungen 78 werden zur Ausführung der Zwei-Zyklus-Sperrfunktion entsprechend der Schaltung 40 in Fig. 1 verwendet. Zur Zeh T6 werden diejenigen Torschaltungen 78, deren Kanalinhalt verändert worden ist, d. h. die Kanäle, für die ein Signal auf ihrer Leitung 148 vorliegt, wirksam und leiten den anstehenden Kanalinhalt direkt weiter in die Register II und III. Der Inverter 163, der einen Eingang für die Und-Schaltungen 114 versorgt, ermöglicht die Abgabe der fälligen Signale am Ausgang der Und-Schaltungen 114. Zur Zeit 77 wird ein Signal über die Oder-Schaltung 186 auf die Leitung 60 gegeben.

Es öffnet die Torschaltungen 74, 86, 94 und 102, damit die auf den Leitungen 72 und in den Registern II, III, IV und V vorhandenen Abtastwerte normalerweise eine Stelle weitergeschoben werden. Diese Operation wird jetzt übersteuert und statt ihrer die Durchgäbe der anstehenden Bits auf den Leitungen 72 direkt in die Register II und III durchgeführt, so daß der Inhalt der Register II, III und IV für den nächsten Zyklus unverändert bleibt, wodurch verhindert wird, daß Signale auf den Leitungen 148 für die betreffenden Kanäle erscheinen. Weiter sieht man, daß während des nächsten Arbeitszyklus die Inhalte der Register III, IV und V gleichbleiben, so daß ebenfalls das Erscheinen eines Signals auf den Leitungen 148 für die betreffenden Kanäle verhindert wird. Damit ist das Ziel erreicht worden, einen Wechsel im Inhalt des Registers LSSR 108 und Ausgangssignale auf den Leitungen 164 für die fraglichen Kanäle während der nachfolgenden beiden Abtastzyklen nach Feststellung eines Wechsels zu verhindern.

Das Signal auf der Leitung 60 wird ferner dazu benutzt, den Taktgeber 48 zu starten, einen neuen Satz von Abtastwerten in die am weitesten rechts gelegene Stelle des Pufferschieberegisters 64 zu rücken und das Pufferadressenregister 68 nach rechts zu schieben.

Damit ist die Schaltung für den Beginn eines neuen Abtastzyklus vorbereitet.

Da die in F i g. 3 gezeigte Schaltung mit Majoritätslogik arbeitet und eine Einrichtung zum Sperren von

zwei Zyklen nach jedem Auftreten eines Zustandswechsels auf einem Kanal aufweist, unterscheidet sie zwischen Nutz- und Störpegel bezüglich eines Signals der in F i g. 2 gezeigten Art in der gleichen Weise, wie es in Verbindung mit F i g. 1 erläutert worden ist. Daher wird diese Folge von Operationen hier nicht nochmals beschrieben.

Während in dem in F i g. 3 gezeigten Ausführungsbeispiel die Majoritätsbestimmung durch drei Prüfungen durchgeführt worden und die Zwei-Zyklus-Sperrfunktion dadurch realisiert worden ist, daß der Zustand von zwei Registern derart verändert wird, daß ein erfolgreicher Vergleich für die folgenden beiden Abtastzyklen erzwungen wird, kann jede dieser Funktionen auch in anderer Weise in die Praxis umgesetzt werden. Es kann z. B. eine geeignete Schaltungsanordnung vorgesehen werden, mittels welcher die logische Majoritätsbestimmung durch eine einzige Prüfung ermöglicht wird. Ebenso kann die Sperrfunktion dadurch realisiert werden, daß ein zusätzlicher Eingang für die Torschaltungen 118 oder die Und-Schaltungen 122 oder 142 vorgesehen wird, der für die Dauer von zwei Abtastzyklen nach Feststellung eines Wechsels diese Schaltungen unwirksam macht.

Ebenso sind andere der bei der Auslegung der in F i g. 3 gezeigten Schaltung angenommenen Voraussetzungen für die Erfindung nicht wesentlich. Zum Beispiel könnte an Stelle der bei dem Ausführungsbeispiel von Fig. 3 verwendeten »3-aus-5«-Majoritätslogik auch eine »2-aus-3«-, eine »4-aus-7«- oder eine »5-aus-9«-Majoritätslogik verwendet werden. Welche Majoritätslogik gewählt wird, hängt vom erforderlichen Genauigkeitsgrad ab. Bei einem >2-aus-3«-Schema ist ein Fehler von nur 33 %> erlaubt, während bei einem »3-aus-5«-Schema ein bis zu 40°/oiger Fehler und bei einem »4-aus-7«-Schema ein bis zu 43°/oiger Fehler toleriert werden kann. Weitere Abtastungen bewirken nur noch geringe Erhöhungen des zulässigen Fehleranteils. Die Entscheidungsschaltung kann auch auf einer anderen als der Majoritätsbasis arbeiten. Zum Beispiel kann eine Entscheidung auf der Grundlage von drei aus vier Abtastungen oder fünf aus sieben Abtastungen getroffen werden. Die Zahl der Abtastzyklen, während welcher eine Wechselbestimmung unterdrückt wird, ist teilweise vom verwendeten logischen Schema und teilweise von einem Kompromiß zwischen dem Schaltungsaufwand und dem Wunsch nach absoluter Störsignalunterdrückung abhängig. Falls die Prüfung für die Dauer von (M+l)/2 Abtastzyklen unterdrückt wird, wobei M die Basis des verwendeten logischen Majoritätsschemas ist, liefert die Schaltung sinnvolle Ergebnisse unter den ungünstigsten Störbedingungen, d. h. für den oben angegebenen zulässigen Störanteil, auch wenn abwechselnd 1- und O-Abtastsignale für längere Zeitdauer auftreten. Für jede normale Störbedingung ergibt jedoch eine Unterdrückung für die Dauer von (M-1)/2 Abtastzyklen schon befriedigende Ergebnisse. Bei einem >3-aus-5«- Majoritätsschema ist (M-1)/2 gleich zwei (dies entspricht der in Fig. 3 gezeigten Schaltung), und (M+1)/2 wird drei.

Es sei noch darauf hingewiesen, daß die Zahl der überwachten Kanäle nicht kritisch ist. In F i g. 1 ist nur ein einziger Eingangskanal gezeigt, während in Fig. 3 die Zahl der Eingangskanäle absichtlich nicht angegeben worden ist und in der Tat jede beliebige ganze Zahl > 1 sein kann. Weiter sind dem Pufferschieberegister 64 die Eingangssignale in paralleler ίο Form zugeführt worden, obwohl es auch möglich ist, nur eine einzige Leitung 62 vorzusehen und die Bits nacheinander in die entsprechenden Stellen unter der Steuerung eines anderen, hier nicht gezeigten Pufferadressenregisters 68 einzulesen.

Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß beim Empfang übertragener Daten auf dem Übertragungsweg eingestreute Störsignalspitzen in wirksamer Weise ausgeblendet und unschädlich gemacht werden, insofern der Anteil dieto ser Störspitzen das oben erläuterte, erträgliche Maß nicht überschreitet.

Claims (4)

Patentansprüche:

1. Verfahren zum störungssicheren Empfang

von übertragenen Daten, in dessen Verlauf das übertragene Signal rnit_einer oberhalb der Bit* frequenz He^end£iLPr^uenz_ahgeiasieiJwJri_iin4 das Ergebnis dieser Abtastung vorübergehend Se gespeichert und anschließend in einem logischen Auswahlverfahren mit einem neu zugeführten A^la^tfol^esignaLvergljchen wird^ bei dim das resultierende Signal mit dem entschlüsselten Nutz-' signaLycrglichciLwird und bei dem im Fall einer Gleichheit als Ergebnis dieser Vergleichsoperation dem Schaltungseingang ein neues Abtastfolgesignal zugeführt wird, dadurch gekennzeichnet, daß bei Ungleichheit als Ergebnis der letzten Vergleichsoperation das Ergebnis des 4· i logischen Auswahlverfahrens als geprüftes Nutz-.' signal der Verarbeitung im Empfänger zugeführt, ι an Stelle des zuletzt entschlüsselten Nutzsignals j gespeichert und ein Sperrvorgang für die Ver- ! gleichsoperation ausgelöst wird, nachdem eine ! bestimmte Anzahl von Abtastimpulsen dem Schal- : tungseingang zugeführt worden ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das logische Auswahlverfahren auf dem Prinzip der Mehrheitsentscheidungen be-

5· , ruht.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß dem Schaltungseingang jeweils N/2 Abtastimpulse zugeführt werden, wenn N die Zahl der vorübergehend gespeicherten Abtastimpulse ist.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß (N/2) + 1 die Zahl der dem Schaltungseingang zugeführten Abtastimpulse ist, wenn N die Zahl der vorübergehend gespeicherte ten Abtastimpulse bedeutet.

Hierzu 1 Blatt Zeichnungen

IM(TMM tt.fl