DE1948533A1 - Einrichtung zur UEbertragung einer synchronen,binaeren Impulsfolge - Google Patents
Einrichtung zur UEbertragung einer synchronen,binaeren ImpulsfolgeInfo
- Publication number
- DE1948533A1 DE1948533A1 DE19691948533 DE1948533A DE1948533A1 DE 1948533 A1 DE1948533 A1 DE 1948533A1 DE 19691948533 DE19691948533 DE 19691948533 DE 1948533 A DE1948533 A DE 1948533A DE 1948533 A1 DE1948533 A1 DE 1948533A1
- Authority
- DE
- Germany
- Prior art keywords
- pulse train
- bit
- pulse
- bits
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
- H04L25/491—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes
- H04L25/4912—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes using 1B2B codes using CMI or 2-HDB-3 code
Description
ANr, Essen, den 24.-9.1969
Dr.- ing. Honk β
Essen, KetUufjjer Sir. 3β
Essen, KetUufjjer Sir. 3β
(Am ΙΙπ,,ρ-bahnho/ LiAtburg* H Q A. O C O
Ti-leion 225802/OJ · ο 4 O O O «3
Patentanmeldung
HASLER AG, BERN (Schweiz^ ßelpstr. 2}
Einrichtung zur Uebertragung einer synchronen, binären Impulsfolge
Die Erfindung betrifft eine Einrichtung
zur Uebertragung einer ersten synchronen, binären Impulsfolge von einem Sender, der Mittel zur Umwandlung
der gegebenen Impulsfolge in eine zweite synchrone Impulsfolge mit dem Gleichstrommittelwert 0
und Mittel zum Aussenden dieser zweiten Impulsfolge enthält, über Uebertragungsmittel mit nach unten
begrenzter Bandbreite zu einem Empfänger, welcher die zweite Impulsfolge empfängt und in eine der
ersten Impulsfolge entsprechende Impulsfolge umwandelt.
Eine binäre Impulsfolge wird dann als synchron bezeichnet, wenn jeder der Impulse in
gleicher Länge und Lage in einem Zeitelement liegt, und wenn diese Zeitelemente konstante Länge haben
und ohne Unterbrechung aufeinanderfolgen.
00**14/121·
Es ist bekannt, solche Impulsfolgen zum Zwecke der Uebertragung in andere Impulsfolgen umzu-■..-■
wandeln, die für das.gegebene Uebertragungsverfahren
geeigneter sind als die ursprüngliche Impulsfolge. Insbesondere für die Uebertragung über Leitungen wird
angestrebt,' dass die Impulsfolge den Gleichstrommittelwert
0 hat und dass während einer bestimmten Zeit genügend Zeichenwechsel erfolgen; diese Bedingungen vereinfachen den Bau von Repeatern auf der Uebertragungsleitung
wesentlich.
Es ist ferner ein Verfahren bekannt, um eine Folge von ternären Elementen binär zu codieren,
derart dass der Unterschied der Anzahl der binären Nullen und Einsen in einem Text beliebiger Länge die
Zahl 4 nicht überschreitet (¥. Neu, Bull. SEV 51 (I960)
Seiten 978-980).
In diesem Verfahren wird die ternäre Ziffer 0 durch das Bitpaar 0 1, die ternäre Ziffer 1
abwechselnd durch das Bitpaar 0 0 oder 1 1, die ternäre Ziffer 2 durch das Bitpaar 1 0 übertragen. Der
Uebertragungscode wird nach Neu der B-Code genannt. Er wird aus dem Ternärcode erhalten, indem zunächst
in 0 1, 1 in 0 0, 2 in 1 0 verwandelt wird, was den sogenannten Α-Code ergibt. In einem weiteren Sehritt
wird jedes zweite Paar 0 0 in 1 1 verwandelt und damit
der B-Code erhalten.
/tat«'" - 3 -
Die Erfindung benutzt den B-Code zur Uebertragung einer binären Impulsfolge, wobei die
dabei vorhandene Redundanz es ermöglicht, im Empfänger
eine falsche Paarbildung zu erkennön, und wobei in einer weiteren Ausbildung der Erfindung
über den Uebertragungsweg auch Dienstzeichen übertragen werden können, ohne den Synchronismus der
übertragenen zweiten Impulsfolge mit der ersten synchronen Impulsfolge zu unterbrechen. Kennzeichen der
Erfindung sind Mittel im Sender zur Umwandlung jedes Bits der ersten Impulsfolge in zwei aufeinanderfolgende
Bits einer zweiten binären Impulsfolge doppelter Bitfrequenz, derat, dass dem einen Wert eines Bits
der ersten Impulsfolge eines der beiden möglichen Bitpaare aus zwei gleichen, den anderen Wert eines Bits
der ersten Impulsfolge ein bestimmtes der beiden möglichen Bitpaare mit zwei ungleichen Bits entspricht
und dass die beiden Bitpaare aus zwei gleichen Bits auf dem Uebertragungsweg abwechselnd, durch Mittel im
Empfänger zur Bildung von Bitpaaren aus jeweils zwei aufeinanderfolgenden BA ts der empfangenen zweiten Impulsfolge
und Rückverwandlung eines jeden Paares in das entsprechende Bit der ersten Impulsfolge, und durch
Mittel, die beim Erhalt des anderen der beiden möglichen Bitpaare mit ungleichen Bits, welches bei der
Umwandlung im Sender nicht erzeugt wurde, eine Aenderung der Paarbildung veranlasst.
Das Mittel, welches die Aenderung der Paarbildung veranlasst, kann so' eingerichtet werden,
dass es erst nach Empfang einer bestimmten Anzahl der genannten anderen Bitpaare innerhalb einer gegebenen Anzahl aufeinanderfolgender Bits anspricht.
Eine weitere Ausbildung der Erfindung gibt die Möglichkeit, zusätzliche Dienstzeichen an
beliebigen Stellen der gegebenen ersten Impulsfolgen, jedoch mit nach unten beschränktem Abstand voneinander
zu übertragen, ohne dass der Synchronismus der zweiten übertragenen Impulsfolge mit der ersten gegebenen
Impulsfolge gestört wird, wie es beim Einschieben eines Zeichens der Fall wäre. Zu diesem Zweck werden
im Sender an der betreffenden Stelle der Impulsfolgen drei aufeinanderfolgende Bits der ersten Impulsfolge
in drei aufeinanderfolgende Bitpaare der zweiten
Impulsfolge umgewandelt, deren eines das genannte andere Bitpaar mit ungleichen Bits ist und deren beide andere
zusammengenommen in eindeutiger Weise der Kombination der drei genannten Bits der ersten Impulsfolge zugeordnet
sind. Eine Schaltung im Empfänger spricht auf das genannte andere Bitpaar an und führt eine Rückwandlung
der beiden anderen Bitpaare in die entsprechenden drei
Bits der ersten Impulsfolge durch. Der Abstand der Dienstzeichen ist so gewählt,-dass die Mittel zur
Aenderung der Paarbildung nicht ansprechen.
.-'■..'■■■■■00**24/1216 ~5~
Das genannte andere Bitpaar mit ungleichen Bits könnte als Anzeichen einer falschen Paarbildung
angesehen werden. In diesem Fall tritt es mindestens in jedem dritten Bitpaar auf.- Richtet man
die Einrichtung zur Aenderung der Paarbildung so ein, dass sie erst bei dieser Häufigkeit anspricht, so kann
dieses Bitpaar bei geringerer Häufigkeit als Merkmal· einer Dienstzeichengruppe verwendet werden.
Die Dienstzeichen können beispielsweise als Synchronisationszeichen für die Rahmensynchronisierung
in einem Multiplexsystem dienen. Sie können aber auch zur Uebertiqgung von Meldungen oder Steuerbefehlen
dienen, die durch zwei oder mehrere Dienstzeiehen mit bestimmten Abständen chrakterisiert werden.
Diese Abstände werden zweckmässigerweise in Zeitelementen des übertragenen Signals definiert und durch einen
Zähler ausgezählt.
Zwei Beispiele für die Ausführung der Erfindung werden im folgenden anhand der Figuren erläutert.
Es zeigen:
Fig. 1 eine Schaltung zur Umwandlung der ersten Impulsfolge in eine zweite Impuls foügp im
B-Code,
Fig. 2 eine Schaltung zur Rückverwandlung der zweiten in die erste Impulsfolge,
Fig. 3 Tabellen zur Code-Umwandlung, ,
Fig. 4 eine Schaltung zur Verwandlung der ersten Impulsfolge in eine zweite Impulsfolge im
B-Code mit der Möglichkeit zur Uebertragung von Dienstzeichen,
Fig. 5 eine Schaltung zur Rückverwandlung der,vn
Fig. 5 eine Schaltung zur Rückverwandlung der,vn
der Schaltung nach Fig. 4 abgegebenen zweiten'
Impulsfolge in die erste Impulsfolge bzw.
in Dienstzeichen. .."·■■■
Die Figuren 1, 2, 4 und 5 enthalten unter a die Schaltung, unter b die zugehörige Impulsfolge.
Die Schaltung von Fig. 1 dient zur Umwandlung einer ersten Impulsfolge C, die am Eingang 1 in
einem Binärcode eingegeben wird, in eine zweite Impulsfolge im B-Code, die an dem mit B bezeichneten Ausgang
abgenommen werden kann. Die Umwandlung erfolgt nach der in Fig. 3a gegebenen Vorschrift. Es wird jeweils ein
Bit des Binärcodes in ein Bitpaar des B-Codes umgewandelt. Da Binär 1 abwechselnd in 0 0 und 11 umgewandelt
wird, muss die Schaltung ein Gedächtnis haben, in welchem gespeichert ist, welches der beiden Bitpaare an
der Reihe ist. Dieses Gedächtnis ist in Fig. 1 der Flipflop 9. Wenn dieser auf 1 steht, d.h. wenn der Zustand
der Leitung J = 1 ist, ist das nächste Zeichen 1 1;
- 7' 009024/1218
•wenn er auf O steht, ist es 0 0. Ein Taktgeber 2
gibt auf die mit "3 bezeichnete Leitung eine Rechteckspannung, deren Periode gleich einem Zeitelement
der ersten Impulsfolge ist.Di© Bezeichnungen an den
Kurvenzügen der Fig. Ib stimmen mit den Bezeichnungen an den Leitungen der Fig. la überein, auf denen diese
Impulsfolgen auftreten.
In Fig. la sind 4 und 5 Und-Tore, 6 ein Inverter, 7 ein Und-Tor, 8 ein Oder-Tor; 9 ist ein
Flipflop mit einem symmetrischen Eingang. Der Flipflop wechselt seinen Zustand, wenn sein Eingang von 1 auf 0
geht. Dieses ist der Fall am Ende eines jeden binären 1-Elementes auf Leitung 1» liach den Vorschriften für
die Umwandlung der ersten binären Impulsfolge in den B-Code in Fig. 3a wird jedes Bit des Binärcodes in
ein Bitpaar des B-Codes verwandelt, dessen Bitfrequenz also doppelt so hoch ist wie die der ersten Impulsfolge.
Während dem .ersten Bit eines Bitpaares des B-Codes ist
die Taktspannung ρ■= 0, während dem zweiten Bit ist sie
gleich 1.
Wenn C=I und J = 1, ist der Ausgang B
während beider Bits eines Bitpaares im Zustand 1; wenn C=O, ist e in diesem Zustand während des zweiten Bits
eines Bitpaares. Die Gleichung für B in Boolescher Algebra ist demnach B = CJ + Cp. Die dieser Gleichung
entsprechende Schaltung besteht aus den' Und-Toren 5 und
7, dem Inverter 6 und dem Oder-Tor 8.
98 24/1216 _ 8 _
In der Pig. Ib zeigt die erste Zeile die erste binäre Impulsfolge C, die zweite Zeile
die Taktimpulse p, die dritte Zeile die am Ausgang des Und-Tores 4 auftretende Funktion Cp, die vierte
Zeile die am Ausgang J des Flipflops auftretende
Spannung j die sich ändert, wenn die Spannung am Eingang des Flipflops von 1 auf 0 geht,' die vierte Zeile
. die am Ausgang B entstehende Impulsfolge. Bei einer - anderen Anfangsstellung des Flipflops 9 ergibt sich
ein Verlauf der Spannung auf Leitung J, wie in Zeile
J* und eine Impulsfolge am Ausgang B wie in Zeile B*
'dargestellt. B und B* unterscheiden sich dadurch, dass die Bitpaare 1 i und 0 0 vertauscht sind.
Es sei darauf hingewiesen, dass zur gleichzeitigen Uebertragimg mehrerer Texte die Multiplexierung
im Α-Code erfolgen muss, worauf dann die Umwand-
|. '■■■·"■- . lung vom Α-Code in den B-Code erfolgt. Bei einer Multiplexierung
im B-Code wurden die Bedingungen dieses Codes, welche für die Uebertragung von Bedeutung sind,
•verletzt werden.
Die Schaltung nach Fig. 2 befindet sich im Empfänger und dient dazu, die im B-Code ankommenden
Impulse wieder in den ursprunglichen Binärcode zu verwandeln. Zu diesem Zwecke müssen jeweils aus zwei ankommenden
Bits des B-Codes Bitpaare gebildet werden.
■'■..' ■■ . . ■ ■ ■ ' ■ -■-■■ - 9 -
009824/1216
Wenn diese Paarbildung falsch erfolgt, indem zwei
Bits zusammengefasst werden, die eigentlich verschiedenen
Paaren angehören, so erscheint mindestens in jedem dritten Bitpaar die Kombination 1 0, die vom
Sender nicht gegeben wird. Damit erkennt der Empfänger, dass die Paarbildung falsch ist und leitet entweder
sofort oder nach mehreren erhaltenen Bitpaaren 1 0 eine Korrektur ein.
In Fig. 2 kommen die Signale auf der Leitung 12 an. Aus ihnen wird im Taktsignal-Erzeuger
in bekannter Weise ein Taktsignal q erzeugt, dessen Periode gleich der Elementzeit der empfangenen zweiten
Impulsfolge ist.
Wenn q auf 1 geht, wird der Zustand der
Leitung B auf die erste Stufe D eines zweistufigen Schieberegisters 15 übertragen und gleichzeitig der
Zustand der Stufe D auf die zweite Stufe E übertragen.
In einem Teiler-durch-zwei 14, wird ein
zweiter Taktimpuls r der halben Schrittfrequenz erzeugt, der in Lücken des Taktes q fällt. Die Zustände
des Schieberegisters 15 werden auf einen Decoder 16 übertragen.
Bei jedem Taktimpuls r erscheint an einem der vier Ausgänge des Decoders, welcher durch die Stellung
des Schieberegisters 15 bestimmt ist, ein Impuls.
00***4/1 ins -10 -
Für E = O, D=I erscheint dies? Impuls auf dem
mit 0 1 bezeichneten Ausgang und stellt einen Flipflop 17 auf die Stellung 0. Ist D=E, so erscheint
ein Impuls entweder auf dem Ausgang 0 0 oder dem Ausgang 1 1 und stellt über das Oder-Tor 18 den Flipflop 17 auf 1. An dem Ausgang C des Flipflops 17 erscheint
ein Spannungsverlauf der gleich dem Eingangssignal
C der Schaltung nach Flg. 1 ist,
Erscheint jedoch zur Zeit des Impulses r ein Impuls an dem mit 1 0 bezeichneten Ausgang des
Decoders 165 so ist dies ein Zeichen dafür, dass die Paarbildung unrichtig ist, das heisst, dass der Impuls
r nicht im richtigen Zeitpunkt der ankommenden Impulsfolge erfolgt. Deswegen wird der am Ausgang 1 0 des
Decoders 16 erscheinende Impuls über eine Verzögerungs-■
schaltung 19 geführt, welche einen Impuls erzeugt, der nicht mit dem Taktimpuls q. zusammenfällt, und auf den
Zähleingang des Teilers-durch-zwei 14 geführt wird.
Er schaltet diesen um einen Schritt weiter, wodurch die .Lage des Impulses r im Verhältnis zur ankommenden
Impulsfolge verändert wird. Da es nur zwei Möglichkeiten der Paarbildung gibt, muss dieses jetzt
die richtige Lage sein.
Will man verhindern, diss die Paarbildung
durch einen einzigen Störimpuls verschoben wird, so kann anstelle der Verzögerungsschaltung 19 ein Zähler
eingesetzt werden, der nur dann einen Ausgangsimpuls gibt, wenn während einer bestimmten Zeit eine bestimmte
Anzahl von Impulsen an seinem Eingang auftreten.
In Fdg. 2b zeigt die erste Kurve den Verlauf
der am Punkt 12 auftretenden Eingangsspannung des
Empfängers, die zweite Zeile den Taktimpuls q, die
dritte und vierte Zeile die Zustände der beiden Stufen des Schieberegisters 15, die fünfte Zeile den Taktimpuls r und die sechste Zeile die AusgangS!Spannung C,
Zur Übertragung eines Dienst zeichens wer*
den drei aufeinanderfolgende'Bitgruppen des Signals durch andere Bitgruppen ersetzt.
Die Zuordnung der Dreiergruppen im A-Code zu den 3 Bits der ersten Impulsfolge zeigt Fig. 3b.
Die erste Bitgruppe Al A2 im Α-Code ist immer 10,
die anderen beiden enthalten alle möglichen Kombinationen der Bitpaare 0 0, 0 1, 1 0, ausser der Kombination,
die zweimal ψ enthält. Im übrigen ist die Zuordnung der Zeichen des Α-Codes zu denen des Binärcodes
willkürlich festgelegt.
9024/1216
Fig. 4a zeigt eine Schaltung zur Umwandlung einer ersten binären Impulsfolge, die auf der
Leitung 21 eintrifft, in eine Impulsfolge gemäss dem
B-Code, die auf Leitung 22 abgegeben wird. Ausserdem erhält die Schaltung Mittel, um an beliebiger Stelle
ein Dienstzeichen zu übertragen, indem die beschriebene Bitpaar-Dreiergruppe gebildet wird. Die Schaltung
besteht aus zwei Teilen, nämlich einem ersten Teil
zur Umwandlung von drei Bits der binären Impulsfolge
, in eine Gruppe von drei Bitpaaren im Α-Code nach
Fig. 3b und aus einem zweiten Teil 23 zur Umwandlung
der Impulsfolge nach dem Α-Code in eine solche nach dem B-Code. Ein Beispiel für eine solche Umwandlungsschaltung ist im, zitierten Aufsatz von Neu angegeben
worden. - - -.
Im ersten Teil der Schaltung erzeugt ein Taktgeber 24 eine Rechteckspännung p, deren Periodenlänge
gleich der Länge eines Schrittelementes der ersten binären Impulsfolge ist. Wenn diese Spannung
von 1 auf 0 geht, wird der Zustand der Leitung 21 in die erste Stufe F eines Schieberegisters 25 eingelesen,
während gleichzeitig der Zustand von F auf die
Stufe G und der Zustand der Stufe G auf die Stufe H übertragen wird*
- 13 009024/12 16
Der Zustand der Stufe G wird über das Nor-Tor 26 (Oder-Tor mit Inverter am Ausgang) und
das Oder-Tor 27 auf den zweiten Eingang 28 des A/B-Umwandlers
23 übertragen. Ausser dem Eingang von G hat das Nor-Tor 26 einen weiteren Eingang Q, der vom
Flipflop 30 kommt. Bei der normalen Zeichenübertragung befindet sich dieser Flipflop im Zustand- 0, so
dass Q gleich 0 ist und deswegen keinen Einfluss auf das Nor-Tor 26 hat. Am Eingang des A/B-Wandlers
23 treten die beiden Bits, die zu einem Bitpaar des Α-Codes gehören, gleichzeitig auf und zwar das erste
Bit Al auf der Leitung 29, das zweite Bit A2 auf der Leitung 28, während auf der Ausgangsleitung 22.die
beiden Bits der Bitpaare des B-Godes nacheinander erscheinen. Die in Fig. 3a angegebenen : UmwandlungsVorschriften
der erste binären Impulsfolge C in die Impulsfolge
des Α-Codes zeigen, dass das erste Bit Al stets
gleich 0 ist, während das zweite Bit A2 gleich G' dem
invertierten und verzögerten Eingangsbit ist.
. Die Verbindung vom Ausgang der zweiten Stufe G des Schieberegisters 25 über das Nor-Tor 26 und das
Oder-Tor 27 erfüllt diese Funktion. Der Eingang 29für
das erste Bit des Bitpaares des Α-Codes befindet sich
immer auf 0, wie es der Umwandlungsvorschrift nach Fig. 3a entspricht, ebenso wie die Leitung; 37»
Mtl 14712ft'.■'-. "^"."Al-/--' Λ"'.--- :
Zur Uebertragung eines Dienstzeichens
wird auf den Eingang 31 des Flipflops 30 ein Impuls
gegeben, welcher zur gleichen Z.eit auftritt, wie das Fortschalten des Schieberegisters 25. Dadurch geht der
Ausgang Q des Flipflops 30 auf 1 und am Ausgang des Nor-Tores 26 erscheint eine 0, solange der Flipflop
30 auf 1 steht. Der Zustand 1 auf der Leitung Q öffnet
das Und-Tof 38j so dass die p-Impulse den Zähler 32V-von
der Stellung 0 beginnend, schrittweise fortschalten.
Während der Zeiten ti, t 2 und t3, die also jede die
Dauer der ersten Impulsfolge, haben, geht die Leitung
mit der entsprechenden Bezeichnung auf 1. ^ ;
Zu Beginn der Zeit t 2 werden über die Und-Tore 34 die Zustände der drei Stufen F, G, H des
Schieberegisters25 auf die drei Flipflops R, S, T des
Registers 35 übertragen. Diese Zustände sind durch Einrahmung hervorgehoben. Die drei Zählerausgänge ti, t2 ;
und t.3 sowie die Ausgänge der Flipflops R, S und T sind mit den ...Eingängen eines Codewandler 3 6. verbunden. :
Während der Zeit ti erscheint an -seinem Ausgang 29 eine
1, an seinem Ausgang·37 eine 0. Diese bilden das Bitpaar
1 0 der.Dreiergruppe. Während der Zeit t2 erscheinen an
den Ausgängen des Codewanälers die beiden Bits K, L des
zweiten Bitpaares der Dreiergruppe abhängig von der Stellung
der Flipflops R, S und T gemäss den Umwandlurg svorschriften
der Fig. 3b. In gleicher Weise erscheinen
: : ■; ■■'.■■.aort'H/titi'.'-■■"■'"■ . : ~15
während der Zeit t3 die beiden Bits M, N des dritten
Bitpaares. Nach Ablauf der Zeit t3 geht der Zähler auf
die Stellung tO und .gibt auf der Leitung 33 einen Impuls
ab, der den Flipflop 30 wieder auf Ö zurückstellt. Dieser Impuls ist nur kurz, was durch einen in der Leitung^
liegenden Kondensator 38 angedeutet wird, so dass der
Flipflop nicht daran gehindert wird, durch den nächsten
auf der Leitung 31 erscheinenden Impuls wieder auf 1 gestellt zu werden. Durch die 0-Stellung des Flipflops
geht Q auf 0 und die Uebertragung auf den A/B-Wandler erfolgt wieder von der Stufe G des Schieberegisters über
das Nor-Tor 26 und das Oder-Tor 27, während von dem Codewandler 36 keine weiteren Signale kommen.
Wie schon in Verbindung mit Fig. 1 gesagt, muss eine eventuelle Zeitmultiplex!erung vor dem Codewandler
23 gesiiehen, «o dass dieser Codewandler dann allen
Pfaden des Multiplex gemeinsam ist.
In Fig. 4b zeigt die erste zeile einen zu
übertragenden, ersten binären Impulszug C (den gleichen wie in den Abbildungen 1 und 2) mit den Bits a ... i.
Von diesen werden die Bits a, b, f ... i nach den Vorschriften der Fig. 3a umgewandelt, die Bits c, d, e für
die Uebertragung eines Dienstzeichens benutzt und nach Fig. 3b umgewandelt.
'■■ - 16 -
00911471216
Die zweite Zeile zeigt den Taktimpuls p, die dritte bis fünfte Zeile die Zustände der Stufen F,
G, H des Schieberegisters 25.
Zu Beginn des Impulses, d wird der Flipflop
30 auf 1 gestellt; die mit Q bezeichnete Zeile zeigt
die Spannung an seinem Ausgang. Die nächsten Zeilen zeigen die Stellungen der Ausgänge ti, t2 und t3 des Zählers 32.
Während der Zeit t2 erfolgt die Uebertragung der Zustände
der Stufen F, G, H des Schieberegisters 25 auf die Flip-'
flops des Registers 35, was in der dritten bis fünften
Zeile durch Einrahmung hervorgehoben ist. Die in diesem
Augenblick gespeicherten Zeichen sind e, d, c (1, 0, 1). Von den Zuständen des Flipflop-Registers 35 ist nur der
Verlauf der Ausgangsspannung des Flipflops R als Beispiel
gezeigt. Im Codewandler werden die Zeichen x,y, ζ erhalten,nämlich IJO, Ö 0, 1 0. Die beiden Bits eines Bitpaares
erscheinen gleichzeitig auf den Leitungen 29 und 37,
während eines ganzen Zeitelements der ersten Impulsfolge und werden durch den Code-A/B-Wandler 23 in den auf der
letzten Zeile gezeigten B-Code verwandelt. In der Fig. 5a
ist ein Empfänger für eine zweite Impulsfolge mit Dienstrzeichen im B-Code, wie sie vom Sender nach der Fig. 4a
abgegeben wird, gezeichnet. Fig. 5b zeigt das zu Fig. 5a zugehörige Impulsschema. Bei einer MuItiplex-üebertragung
ist die Demultiplexierung vor dem Eingang in die Fig. 5a
durchzuführen, .
-00{Τ0 24/Ϊ216.
Die Schaltung enthält einen durch die auf der Leitung 42 ankommende Impulsfolge synchronisierten
Taktgeber 43, einenTeiler-durch-zwei 44, ein vierstufiges
Schieberegister 45 mit den Stufen K, L-, M und Ή
und einen Decoder 46. Diese Teile entsprechen Teilen
der Fig. 2a, nämlich der Taktgeber 43 dem Taktgeber 13,
der Teiler-durch-zwei 44 dem Teiler-duroh-zwei 14, die
Stufen K und L des Schieberegisters 45 den Stufen D und
E des Schieberegisters 15, der Decoder 46 dem.Decoder
16, die erste Stufe TJ des Schieberegisters 47 dem. Flipflop 17 und das Oder-Tor 48 dem Oder-Tor 18. Die Stufe
U bildet die erste Stufe eines Schieberegisters 47, das durch die Impulse r mit der Impulsfrequenz der ersten.
Impulsfolge regelmässig weitergeschoben wird, so dass
das in die Stufe U eingeschriebene Bit.zwei Takte später
an dem Ausgang 56 erscheint.
Die Impulse q des Taktgebers 43 schieben das Schieberegister 45 weiter, während die Impulse r
des Teilers-durch-zwei das Schieberegister 47 weiterschieben.
Dieses Schieberegister hat keine Verbindung zum Decoder 46, zum Einschreiben einer. 0, da diese automatisch durch den Impuls r in die erste Stufe R des
Schieberegisters 47 übertragen wird, wenn am/Ausgang
des Oder-Tores 48 kein© 1 erscheint. Dia Wirkungsweise
der genannten Teile entspricht d$r der entsprechenden
■■, ■■ .■■■-:■■ .'-: .■-"'.. - 18 -
Teile der Fig. 2a, so dass auf eine Wiederholung verzichtet
werden kann. Dem Verzögerungsglied oder Zähler 19 entspricht ein Zähler 49, dessen Funktion später
• näher erläutert wird.
Zusätzlich zu den Teilen der Fig. 2a enthält die Schaltung der Fig. 5a zwei Stufen M und N des
Schieberegisters 45, zwei Stufen V.und ¥ des Schiebe-"
■ registers 47, einen Zähler 52 und einen Decoder 51.
Wenn zur Zeit eines r-Impulses am Ausgang
1 0 des Decoders 46 ein Impuls erscheint., geht der
Zähler 49 auf Stellung 1 und wird von dieser Stellung durch jeden Impuls q um einen Schritt weitergeschaltet.
Während er auf Stellung 5 ist, gibt sein Auajpng t5 einen
Impuls s auf den Decoder 51, der an die vier Stufen des Schieberegisters 45 angeschlossen ist und eine Code-Umwandlung
gemäss Tabelle 3b vornimmt. Die dabei an den
) Ausgängen des Decoders auftretenden Signale stellen die
drei Stufen des Schieberegisters 47 auf die entsprechenden Stellungen ohne Rücksicht darauf, auf welcher Stellung
sie sich vorher befanden. Dadurch werden die eingeschobenen Zeichen χ , y und ζ durch die Zeichen c, d, e der
ersten Impulsfolge ersetzt, die nacheinander auf den Ausgang 56 übertragen werden.
Der Zähler 49 zählt weiter bis zur Stellung
9j worauf er in die Ruhestellung zurückkehrt.
Während der Zeiten t2 bis t9 öffnet er das Tor 54, welches die während dieser Zeit auf dem Ausgang 10 des
Decoders 46 erscheinenden Impulse auf den Zähler 52 überträgt. Wenn während dieser Zeit mehr als ein Impuls
auftritt, bedeutet dies, dass die Paarbildung falsch
erfolgt, der Zähler 52 gibt einen Impuls an den Teilerdurch-zwei ab, der diesen verstellt und damit die Paarbildung
richtigstellt. Gleichzeitig werden die Zähler 49 und 52 in die Ruhelage zurückgestellt. Während der
Zeit des Zählers t9 geht der Dienstzeichenausgang 55 auf 1. Dieses Dienstzeichen wird durch eine nicht gezeichnete
Einrichtung^ etwa durch eine Synchronisierschaltung oder durch einen Nachrichten-Empfänger verwertet.
Bei falscher Paarbildung wird der Zähler bei Beginn des neunten Schrittes auf 0 zurückgestellt,
so dass kein' Signal am Dienstzeichenausgang 55 erscheint und durch das bei falscher Paarbildung entstehende Bitpaar
1 0 kein Dienstzeichen vorgetäuscht wird. Damit kein weiteres Dienstzeichen in die Oeffnungszeit des
Tores 54 fällt, müssen die .Dienstzeichen voneinander einen Abstand haben5 (fer mindestens IQ Sehritte der ersten
Impulsfolge beträgt. . '
- 20 -
009814/1216
In Fig. 5b zeigt B die empfangene Impulsfolge, und q r die Spannungen an den Ausgängen des
Taktgebers 43 bzw. des Teilers-durch-zwei 44, KLMN
die Zustände der.Stufen des Schieberegisters 45.
Bei der Abtastung des Decoders durch r erscheint am Ausgang 10, entsprechend der Kombination L
K1 ein Zustand 1 an der gezeichneten Stelle; der Zähler
49 zählt, wie durch Ziffern in der folgenden Zeile angegeben ist, und gibt bei der Stellung 5 einen Impuls s,
der überden*Decoder 51 des Schieberegisters 45 abliest.
Zu diesem Zeitpunkt sind dessen Stellungen NMLK=
1110. Diese Kombination wird durch den Codeumwandler
in 1 0 1 umgewandelt und auf die Stufen U, V5 W des
Schieberegisters übertragen. Deren Zustände sind in den drei letzten Zeilen der Fig. 5b aufgetragen. Die
Stellung der Stufe W entspricht der impulsfolge G am
Ausgang66, Am Ausgang 55 erscheint ein Impuls der Zeit
t9 des Zählers 49. :
Der Fachmann wird mannigfaltige Aenderungen
der gezeichneten Schaltungen einführen können, ohne dadurch von der Grundidee der Erfindung abzuweichen.
A η s ρ r ü ο h e :
009824/12
Claims (3)
- Pat entansprücheEinrichtung zur Uebertragung einer ersten synchronen, binären Impulsfolge von einem Sender, der Mittel zur Umwandlung der gegebenen Impulsfolge in eine zweite synchrone Impulsfolge mit dem Gleichstrommittelwert 0 und Mittel zum Aussenden dieser zweiten Impulsfolge enthält, über Uebertragungsmittel mit nach unten begrenzter Bandbreite zu einem Empfänger, welcher die zweite Impulsfolge empfängt und in eine der ersten Impulsfolge entsprechende Impulsfolge umwandelt, gekennzeichnet durch Mittel im Sender zur Umwandlung jedes Bits der ersten Impulsfolge in zwei aufeinanderfolgende Bits einer zweiten binären Impulsfolge doppelter Bitfrequenz, derart, dass dem einen Wert (1) eines Bits der ersten Impulsfolge eines der beiden möglichen Bitpaare (0 0, 1 1) aus' zwei gleichen, dem anderen Wert eines Bits (0) der ersten Impulsfolge ein bestimmtes (0 1) der beiden möglichen Bitpaare mit zwei ungleichen Bits entspricht, und dass die beiden Bitpaare aus-zwei gleichen Bits auf dem Uebertragungsweg abwechseln, durch Mittel .im Epfanger zur Bildung von Bitpaaren aus jeweils zwei aufeinanderfolgenden Bits der empfangenen zweiten Impulsfolge und Rückwandlung eines jeden Paares in das entsprechende Bit der ersten-Impulsfolge, und durch Mittel, die beim Erhalt'.■■"·■.-■■ - 22 -QOttlt/'tjMIdes anderen (1 O) der beiden möglichen Bitpaare mitv. ungleichen Bits, welches bei der Umwandlung im-Sender nicht erzeugt wurde, eine Aenderung der Paarbildung veranlasst.
- 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Mittel> welches die Aenderung der Paarbildung veranlasst, erst nach Empfang einer bestimmten Anzahl der genanrten anderen Bitpaare innerhalb einer gegebenen Anzahl aufeinanderfolgender Bits anspricht..
- 3. Einrichtung nach Anspruch 2, mit"Mitteln zur Uebertragung zusätzlicher Dienstzeichen an beliebigen Stellen der/gebenen Impulsfolge, jedoch mit nach unten beschränktem Abstand voneinander, dadurch gekennzeichnet, dass im Sender diese Mittel an der betreffen-\ . den Stelle der Impulsfolgen drei aufeinanderfolgende Bits der ersten Impulsfolge in drei aufeinanderfolgende Bitpaare der zweiten Impulsfolge umwandeln," deren eines, das genannte andere Bitpaar (10) mit ungleichen Bits ist und deren beide andere zusammengenommen in eindeutiger Weise der Kombination der drei genannten Bits der ersten Impulsfolge zugeordnet sind, dass im Empfänger diese Mittel auf das genannte andere Bitpaar (1 0) ansprechende« und eine Rückwandlung der beiden anderen Bitpaare in die entsprechenden drei Bits der ersten/ 1218 - 23 -Impulsfolge durchführen, wobei der Abstand der Dienstzeichen so gewählt ist, dass die Mittel zur Aenderung der Paarbildung nicht ansprechen.PAe Dr.Andrejewski, Dr.HonkeK/jp - 3866 - 3873
5. September 1969009824/1216
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1698068A CH491559A (de) | 1968-11-15 | 1968-11-15 | Anlage zur Übertragung einer synchronen, binären Impulsfolge |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1948533A1 true DE1948533A1 (de) | 1970-06-11 |
DE1948533B2 DE1948533B2 (de) | 1977-09-01 |
DE1948533C3 DE1948533C3 (de) | 1986-03-27 |
Family
ID=4421845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1948533A Expired DE1948533C3 (de) | 1968-11-15 | 1969-09-25 | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge |
Country Status (8)
Country | Link |
---|---|
US (1) | US3627907A (de) |
CH (1) | CH491559A (de) |
DE (1) | DE1948533C3 (de) |
ES (1) | ES372946A1 (de) |
FR (1) | FR2024873B1 (de) |
GB (1) | GB1251878A (de) |
NL (1) | NL162279C (de) |
SE (1) | SE342951B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3771825A (en) * | 1970-09-16 | 1973-11-13 | Mitsui Shipbuilding Eng | Gripping mechanism for manipulator |
DE2448683A1 (de) * | 1973-10-16 | 1975-04-24 | Gen Electric Co Ltd | Anordnung zur digitaldatensignalisierung und zugehoerige geraete |
DE2529448A1 (de) * | 1975-07-02 | 1977-01-27 | Tekade Felten & Guilleaume | Schaltungsanordnung zur umwandlung von nrz-signalen in rz-signale, insbesondere fuer die synchrone zeitmultiplexbildung |
US4189621A (en) * | 1977-02-09 | 1980-02-19 | Hewlett-Packard Company | CMI-encoder |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3245845A1 (de) * | 1982-12-10 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Cmi-decoder |
US4546486A (en) * | 1983-08-29 | 1985-10-08 | General Electric Company | Clock recovery arrangement |
FR2598050B1 (fr) * | 1986-04-28 | 1992-10-23 | Telecommunications Sa | Dispositif de decodage pour code cmi |
DE3616596A1 (de) * | 1986-05-16 | 1987-11-19 | Siemens Ag | Cmi-codierer |
DE3625589A1 (de) * | 1986-07-29 | 1988-02-04 | Siemens Ag | Cmi-decoder |
US5095179A (en) * | 1990-07-26 | 1992-03-10 | Lewis Ho | Extensive morse code processing system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2700696A (en) * | 1950-06-16 | 1955-01-25 | Nat Res Dev | Electrical signaling and/or amplifying systems |
US3237176A (en) * | 1962-01-26 | 1966-02-22 | Rca Corp | Binary recording system |
CA767808A (en) * | 1967-09-19 | Radio Corporation Of America | Conversion from nrz code to self-clocking code |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3154777A (en) * | 1962-07-25 | 1964-10-27 | Bell Telephone Labor Inc | Three-level binary code transmission |
-
1968
- 1968-11-15 CH CH1698068A patent/CH491559A/de not_active IP Right Cessation
-
1969
- 1969-09-25 DE DE1948533A patent/DE1948533C3/de not_active Expired
- 1969-10-09 GB GB1251878D patent/GB1251878A/en not_active Expired
- 1969-10-10 US US875172A patent/US3627907A/en not_active Expired - Lifetime
- 1969-10-16 SE SE14187/69A patent/SE342951B/xx unknown
- 1969-10-27 NL NL6916165.A patent/NL162279C/xx not_active IP Right Cessation
- 1969-10-28 ES ES372946A patent/ES372946A1/es not_active Expired
- 1969-11-13 FR FR696938947A patent/FR2024873B1/fr not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA767808A (en) * | 1967-09-19 | Radio Corporation Of America | Conversion from nrz code to self-clocking code | |
US2700696A (en) * | 1950-06-16 | 1955-01-25 | Nat Res Dev | Electrical signaling and/or amplifying systems |
US3237176A (en) * | 1962-01-26 | 1966-02-22 | Rca Corp | Binary recording system |
Non-Patent Citations (5)
Title |
---|
Bull.SEV, Bd.51 (1960) Nr.20, 8.Okt., S.978-980 * |
IEEE Transactions on Communication Technology, Vol.13 (1965) H.3, S.366-372 * |
P.Bocker, Datenübertragung, Bd.1, S.128,129, Springer-Verlag * |
Phillips Research Report 1965, S.476, Fig.9a * |
Zeitschrift A.E.Ü. Bd.22 (1968), H.2, S.79-86 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3771825A (en) * | 1970-09-16 | 1973-11-13 | Mitsui Shipbuilding Eng | Gripping mechanism for manipulator |
DE2448683A1 (de) * | 1973-10-16 | 1975-04-24 | Gen Electric Co Ltd | Anordnung zur digitaldatensignalisierung und zugehoerige geraete |
DE2529448A1 (de) * | 1975-07-02 | 1977-01-27 | Tekade Felten & Guilleaume | Schaltungsanordnung zur umwandlung von nrz-signalen in rz-signale, insbesondere fuer die synchrone zeitmultiplexbildung |
US4189621A (en) * | 1977-02-09 | 1980-02-19 | Hewlett-Packard Company | CMI-encoder |
Also Published As
Publication number | Publication date |
---|---|
US3627907A (en) | 1971-12-14 |
FR2024873A1 (de) | 1970-09-04 |
GB1251878A (de) | 1971-11-03 |
ES372946A1 (es) | 1971-11-16 |
CH491559A (de) | 1970-05-31 |
FR2024873B1 (fr) | 1972-11-03 |
DE1948533C3 (de) | 1986-03-27 |
NL6916165A (de) | 1970-05-20 |
DE1948533B2 (de) | 1977-09-01 |
SE342951B (de) | 1972-02-21 |
NL162279C (nl) | 1981-11-16 |
NL162279B (nl) | 1979-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841079C3 (de) | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal | |
DE2717163A1 (de) | Verfahren und vorrichtungen zum hinzufuegen und abnehmen eines zusaetzlichen digitalen informationssignals bei einer mehrpegeligen digitaluebertragung | |
DE2537937A1 (de) | Schaltung zur rueckgewinnung oder abtrennung einer folge von nutzimpulsen aus einem nutzimpulse und stoerimpulse enthaltenden eingangssignal | |
DE1948533A1 (de) | Einrichtung zur UEbertragung einer synchronen,binaeren Impulsfolge | |
EP0007524A1 (de) | Verfahren und Schaltungsanordnung zum Übertragen von Daten | |
DE2351013B2 (de) | Nachrichtenuebermittlungssystem | |
DE1934869B2 (de) | Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale | |
DE2147565C3 (de) | Schaltungsanordnung zum Herstellen und Überwachen des wertmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten | |
DE2153165A1 (de) | Verfahren und System zur multiplexen Übertragung | |
DE2628907C2 (de) | Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen | |
DE1153055B (de) | Verfahren zur Synchronisierung der Schluesselstreifen bei UEbertragungsanlagen fuer Geheimtelegrafie | |
DE2242639C3 (de) | Zeitmultiplex-Telegrafie-System für zeichenweise Verschachtelung | |
DE1081496B (de) | Verfahren und Einrichtung zum UEbertragen von Telegraphierzeichen | |
DE1462861B2 (de) | Übertragungssystem zur Übertragung von Information mit Hilfe von Impulssignalen | |
CH617051A5 (de) | ||
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE2262700C1 (de) | Nachrichtenübertragungssystem mit codierten Impulsen | |
DE2336707A1 (de) | Verfahren zur datenverarbeitung beim senden und/oder bei der uebertragung von informationen sowie vorrichtung zur durchfuehrung des verfahrens | |
DE2206968C3 (de) | Verfahren zur Anzeige eines Schlupfes bei der Datenübertragung | |
DE2163552C3 (de) | Schaltungsanordnung zum Herstellen des Gleichlaufs von Abtastimpulsen und Nachrichtenbits | |
DE2030763C3 (de) | Codewandler zur Umwandlung eines ternären Codes mit beschränkter Disparität in einen binären Code | |
DE2150638A1 (de) | Empfaenger fuer Datenuebertragungsanlagen | |
DE1512508B2 (de) | Verfahren zum uebertragen einer impulsfolge | |
DE2739978C2 (de) | Synchronisationsverfahren für Zeitmultiplex-Systeme | |
CH647366A5 (de) | Kodiereinrichtung fuer binaere datensignale und dekodiereinrichtung fuer diese datensignale. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8225 | Change of the main classification |
Ipc: H03M 5/14 |
|
8281 | Inventor (new situation) |
Free format text: DIGGELMANN, HANS, DIPL.-ING., MURI, CH KUEHNE, RUDOLF, DIPL.-ING., BERN, CH |
|
C3 | Grant after two publication steps (3rd publication) |