CH617051A5 - - Google Patents

Download PDF

Info

Publication number
CH617051A5
CH617051A5 CH843276A CH843276A CH617051A5 CH 617051 A5 CH617051 A5 CH 617051A5 CH 843276 A CH843276 A CH 843276A CH 843276 A CH843276 A CH 843276A CH 617051 A5 CH617051 A5 CH 617051A5
Authority
CH
Switzerland
Prior art keywords
line code
pcm
clock
signal
bit
Prior art date
Application number
CH843276A
Other languages
English (en)
Inventor
John Anthony Weeks Butcher
Edward Harry Lambourn
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of CH617051A5 publication Critical patent/CH617051A5/de

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B14/00Transmission systems not characterised by the medium used for transmission
    • H04B14/02Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/026Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse time characteristics modulation, e.g. width, position, interval
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/12Arrangements providing for calling or supervisory signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

Die vorliegende Erfindung betrifft eine PCM-Übertragungsanlage gemäss dem Oberbegriff des ersten Anspruches. Mit dem Aufkommen der integrierten Schaltungen wurde es möglich, äusserst kompakte PCM-Codecs (Coder/Decoder) herzustellen. Tatsächlich kann ein Einkanal-Codec in eine übliche Telephonteilnehmerstation eingebaut werden, was die Herstellung einer volldigitalen Telephonanlage ermöglicht.
Eine solche Anlage kann als normale Sprachübertragungsan-lage benützt werden oder mit geeigneten Zusatzgeräten kann die Telephonstation als Datenterminal verwendet werden.
Es stellt sich dabei die Frage, wie Zusatzinformationen, z. B. für die Synchronisierung übertragen werden sollen. Dies könnte durch zusätzliche Bits geschehen, die von der Zusammenfassung einer Anzahl solcher Einkanal-PCM-Signale in ein CCITT-konformes (30+2)-Kanal-Vielfach abgetrennt werden müssten. Es kann aber auch durch Einführung einer Lagemodulation eines oder mehreren Bits des PCM-Leitungs-Signales geschehen.
Die Verwendung einer zusätzlichen Lagemodulation für die Übertragung von Zusatzinformationen ist an sich bekannt. Im britischen Patent Nr. 1068 861 wird dieses Prinzip in einer Übertragungsanlage für mobile Teilnehmerstationen für die Übertragung der dem Teilnehmer zugeordneten Adresse verwendet, wobei naturgemäss insbesondere auf der Sendeseite etwelchen Aufwand getrieben werden kann, da für mehrere Teilnehmer die gleiche Ausrüstung verwendet werden kann.
Bei der vorliegenden Übertragungsanlage soll dieses Prinzip für die Übertragung der Synchronisationsinformation verwendet werden, wobei die Einrichtung auf der Sendeseite möglichst einfach sein soll, da es sich um Einkanalanlagen handelt, d. h. die genannte Einrichtung muss bei jedem Teilnehmer vorhanden sein.
Gelöst wird diese Aufgabe durch die im Kennzeichnen des ersten Anspruches genannten Merkmale.
Die Lagemodulation von Übergängen des Leitungskodes bei einer PCM-Anlage kann für die Übertragung von Daten-, Signalisier- oder Synchronisierinformation in Bezug auf die PCM-Signale verwendet werden, ohne dass zusätzliche PCM-Bits eingefügt werden müssen. Die PCM-Information und die durch die lagemodulierten Übergänge übertragene Information können ohne gegenseitige Beeinflussung getrennt vom gleichen Impulsstrom decodiert werden.
Ausführungsbeispiele der Erfindung werden nun anhand der Zeichnung näher erläutert. In der Zeichnung zeigt:
Die Fig. 1 ein Verfahren, um eine Lagemodulation der Übergänge des Leitungscodes in einer PCM-Anlage einzuführen, wobe> der Wal 2-Code verwendet wird:
die Fig. 2 ein Verfahren zur Einfügung einer Lagemodulation in die Leitungscodeübergänge einer PCM-Anlage, welche den Dipulsleitungscode verwendet:
die Fig. 3 ein anderes Verfahren zur Einfügung einer Lagemodulation in die Leitungscodeübergänge in einer PCM-Anlage.
Die Fig. 1.1 zeigt die Einfügung einer Lagemodulation in die Leitungscodeübergänge bei einem sog. «Top-Hat»-Leitungs-code für Synchronisierzwecke, wobei als Leitungscode das auf der Übertragungsleitung vorkommende Codesignal bezeichnet wird, das im allgemeinen vom PCM-Informationssignal verschieden ist, um keine Gleichstromkomponente auf der Übertragungsleitung zu haben. Der Top-Hat-Leitungscode ist auch als Wal 2-Code bekannt und ist beschrieben in «A comparison of modulation systems for data transmission over physical pairs in a synchronous digital data network» durch R. A. Boulter und R. J. Westcott, I.E.E.E. International Symposium-Subscribers Loops and Services, 20.-23. Mai 1974, Ottawa, Canada.
Fig. 1.1a zeigt den zu übertragenden Binärcode; und es wurde arbiträr festgelegt, dass die vierte Ziffer dieses Codes das die Synchronisation angebende Bit sei. Der entsprechende zu übertragende Wal 2-Leitungscode ist in Fig. 1.1b gezeigt. Es ist zu bemerken, dass die Übergänge bei der vierten Ziffer um einen solchen Betrag verschoben sind, dass sie früher sind gegenüber der normalen Zeit des Vorkommens. Die Fig. 1.1c, d und e zeigen die empfangenen Signalzustände in Bezug auf Übertragungskreise mit kurzer, mittlerer und grosser Länge. Fig. 1.1 e zeigt die in der Praxis am meisten vorkommende
2
5
10
15
20
25
30
35
40
45
50
55
60
65
Situation.
Auf der Empfangsseite wird als erste Operation die Wiedergewinnung des ursprünglichen Taktsignales (Bitsynchronisa- . tion) durchgeführt. Da das empfangene Signal viele Nulldurchgänge aufweist, können diese in bekannter Weise zur Trigge-rung eines Oszillators verwendet werden. Es ist jedoch zu bemerken, dass zwei dieser Übergänge am Ende des dritten vund während des vierten Bits zeitlich verschoben sind in Bezug auf die Taktzeiten der andern Übergänge. Durch geeignete Einstellung des Gütefaktors des durch diese Übergänge zu triggernden Oszillators kann erreicht werden, dass der Oszillator in Synchronismus mit der Mehrzahl der Übergänge läuft und nicht auf die verschobenen Übergänge anspricht. Dies kann noch verstärkt werden, indem ein Sperrtor vor dem Eingang der Oszillatortriggerung geschaltet wird, so dass die verschobenen Übergänge diesen nicht triggern können, wie dies später noch beschrieben wird.
Weiter wird die Nichtübereinstimmung zwischen den Übergängen und den wiedergewonnenen Taktimpulsen für ein bestimmtes Bit dazu benützt, anzugeben, dass eine Synchronisationsangabe vorliegt, wobei aufgrund dieses Effekts ein Ausgangssignal erzeugt werden kann, wie dies ebenfalls später erläutert wird. Abgesehen von der modifizierten Taktwiedergewinnungsschaltung sind die Datenregenerierschaltungen auf der Empfangsseite in üblicher Weise ausgeführt, wie sie für den Empfang von Wal 2-Leitungscodesignalen bekannt sind. Fig. 1.1g zeigt die wiedergewonnenen Übergänge und wenn diese mit dem Taktsignal getriggert werden, resultiert ein Datenausgangssignal, wie es Fig. 1.1h zeigt.
Es sollen nun die Mittel, mittels welchen die Synchronisation im ursprünglichen Leitungscode angezeigt wird und dann auf der Empfangsseite detektiert wird, näher beschrieben werden.
Für die Codierung mit dem Wal 2-Code ist es notwendig, auf der Sendeseite Viertelbitperioden zu definieren, d. h. eine Taktfrequenz von vier mal der Bitfrequenz zu haben. Beim Codieren eines Bits für den Leitungscode werden entweder die Subperioden 1 und 4 negativ und die Subperioden 2 und 3 positiv oder umgekehrt, je nach dem ob eine «1» oder eine «0» über die Leitung zu übertragen ist.
Fig. 1.2 zeigt, wie die Lagemodulation einem Wal 2-Code zugefügt werden kann. Ein 8-Wegverteiler A, z. B. in der Form eines 8stufigen Schieberegisters wird durch ein Taktsignal B getaktet, dessen Frequenz acht mal die Bitfrequenz des Leitungscodesignals ist, und erhält an seinem Eingang die PCM-Bits. Für normale Leitungscodemodulation werden die Ausgänge des Verteilers folgendermassen gewählt:
«1» 12 3 4 5 6 7 8 «0» 1 2 3 4 5 6 7 8
Wenn die Leitungscodeübergänge für Signalisierzwecke in der Lage moduliert werden sollten, werden die Ausgangssignale des Verteilers in Bezug auf ein Bit folgendermassen ausgewählt:
«1» 1 2 3 4 5 6 7 8 «0» 1 2 3 4-5 6 7 8
Es werden also anstelle von Vi Bitperioden zur Erzeugung der Leitungsimpulse Vs-Bitperioden verwendet. Die normal zu codierenden Bit belegen je ein Segment mit % einer Bitperiode. Beim Bit oder Element, bei welchem der Synchronisationspunkt anzugeben ist, erfolgt der Übergang statt bei 'Äund 3/4-Bit-perioden bei Vs- und 5/s-Bitperioden. Dies wirkt sich aus wie eine Addition von I2V2% (Telegraphen)-Geräusch zum Bitstrom. Es ist praktisch, Vs-Bitimpulse für diese Operation zu verwenden, aber diese weitere Unterteilung des Bittaktes ist nicht unbe617051
dingt notwendig. Weiter kann ein Übergang auch verzögert statt vorverschoben werden.
Fig. 1.3 zeigt schematisch, wie die erforderlichen Vorgänge zum Auslesen und Interpretieren der empfangenen Leitungssignale am fernen Ende ablaufen. Nach Durchgang durch einen Leitungsendverstärker 10 passieren die empfangenen Leitungsimpulse ein Sperrtor 11, um einen freilaufenden Oszillator 12, welcher mit der doppelten Bitfrequenz läuft, zu triggern. Dieser Oszillator treibt einen Impulsgenerator 13, welcher die wiedergewonnene Basistaktfrequenz erzeugt. Durch Einstellung der wirksamen Güte des Oszillators läuft dieser in Synchronismus mit der Mehrzahl der ankommenden Leitungsimpulse und wird relativ wenig beeinflusst durch die einmal pro Synchronisationsperiode auftretenden zwei Impulse, welche gegenüber dem Rest wegen der auf der Sendeseite eingeprägten Lagemodulation phasenverschoben sind. Um weiter sicher zu stellen, dass diese Übergänge, die phasenverschoben sind, keinen Einfluss auf den Oszillator haben, wenn die Anlage in Betrieb ist, ist das Sperrtor 11 zwischen den Leitungsendverstärker 10 und den getriggerten Oszillator 12 eingefügt. Dieses Tor 11 wird durch das Ausgangssignal des Taktgenerators, das über einen Inverter 14 läuft, gesperrt. Wenn also die Anlage einmal in Betrieb ist, können phasenverschobene empfangene Leitungsimpulse nicht zum getriggerten Oszillator durchlaufen, um dessen Arbeitsweise zu stören, d. h. es erfolgt kein Ziehen des Oszillators.
Vom Leitungsverstärker 10 werden zwei weitere Ausgangssignale abgenommen. Das erste läuft über einen Vollwel-lengleichrichter 15, um Leitungsimpulse derselben Polarität bei jedem Nulldurchgang im Leitungscode zu haben, welcher den Leitungsendverstärker erreicht, unabhängig davon, ob eine «1» oder «0» codiert wird. Das Ausgangssignal des Vollwellen-gleichrichters läuft über ein Sperrtor 16, das mit dem Ausgangssignal des Taktimpulsgenerators getriggert wird. Es ist also zu bemerken, dass dieses Tor nur dann gesperrt ist, wenn die detektierten Leitungsübergänge zeitlich übereinstimmen mit den wiedergewonnenen Taktimpulsen. Wenn also ein Informationsbit eine Synchronisationsangabe aufweist, stimmen die Leitungsübergänge nicht mit dem wiedergewonnenen Takt überein und das Sperrtor gibt zwei Impulse ab, welche den verschobenen Leitungsübergängen entsprechen, und zwar zur Zeit des Auftretens der dem ausgewählten Informationsbit aufgeprägten Synchronisationsangabe.
Das andere Ausgangssignal vom Leitungsendverstärker 10 geht an die Schaltungselemente zur Wiedergewinnung der übertragenen Daten. Ein durch die wiedergewonnenen Taktimpulse getakteter Flip-Flop 17 wird in bekannter Art durch das Ausgangssignal des Leitungsverstärkers 10 gespiesen und das invertierte Ausgangssignal des Leitungsendverstärkers, das an seiner andern Seite erscheint, ergibt das Datenausgangssignal in Form eines binären Bitstromes. Im Falle einer Codierung mit einem Dipulsleitungscode kann eine ähnliche Technik verwendet werden. Ein Dipulscode ist ein Code, bei welchem jede Bitperiode in zwei Hälften aufgeteilt wird, welche im gegenteiligen Sinne moduliert werden, wobei die Sequenz dieser Modulationsrichtungen angibt, ob das Bit eine «0» oder «1» ist. Dies ist eine Form von Phasenmodulation. Fig. 2.1azeigt den zu übertragenden Binärcode und der Rest von Fig. 2.1 zeigen die entsprechenden Kurvenformen, die jenen von Fig. 1.1 entsprechen.
Es ist jedoch aus Fig. 2.2 ersichtlich, dass für die Lagemodulation die Bitperiode nun durch 4 statt durch 8 geteilt werden muss. Trotzdem bleibt das Prinzip der Arbeitsweise auf der Sendeseite das gleiche, ausser dass bei der Codierung mit Dipulsen das Übertragungsgeräusch, das eingeführt wird, 25% beträgt, statt 12V2%.
Für normale Leitungscodemodulation werden die Verteilerausgänge wie folgt gewählt:
3
5
10
15
20
25
30
35
40
45
50
55
60
65
617051
«1» «0»'
2 3 4 2 3 4
Wenn die Leitungscodeübergänge für Signalisierzwecke in der Lage moduliert werden sollen, werden die Verteileraus- 5 gänge in Bezug auf das eine Bit wie folgt gewählt:
«1» «0»
12 3 4 1 2 34
10
Anders gesagt werden statt halbe Bitperioden für die Erzeugung der Leitungsimpulse Viertelbitperioden verwendet. Die normal zu codierenden Bits belegen je ein Segment von % einer Bitperiode. Beim Bit oder Element, auf welchem der Synchronisationspunkt anzugeben ist, tritt der Übergang, der nor- ' s malerweise bei der halben Bitperiode auftritt, nun bei V4-Bitpe-riode auf. Es ist zweckmässig für diese Arbeitsweise Viertelbitimpulse zu verwenden, aber die gewählte Lösung ist nicht beschränkt auf diese bestimmte Unterteilung der Leitun fctakt-frequenz. Wiederum könnten die Übergänge statt vorverscho- 20 ben auch verzögert sein.
Im Falle des Dipulsleitungscodes ist die Wiedergewinnung der Information auf der Empfangsseite etwas verschieden gegenüber der Anordnung mit dem Wal 2-Code. Die Wiedergewinnung der Grundtaktfrequenz zusammen mit der an den 25 getriggerten Oszillator angelegten Sperrung und die Wiedergewinnung der Synchronisationsangabe sind gleich wie oben. Die Unterschiede liegen in der Wiedergewinnung des binären Datenstromes, der übertragen wurde. Es wird eine Methode zur Wiedergewinnung dieser Information in Fig. 2.3 gezeigt. 30
Bei dieser Anordnung werden die empfangenen Impulse nach der Verstärkung in einem Leitungsverstärker 20 direkt und über einen Inverter 21 an die «1» und «0» Seiten eines getakteten Flip-Flops 22 angelegt. Der Betrieb dieses Flip-Flops wird durch die wiedergewonnenen Taktimpulse von zwei 35 mal der Bitfrequenz gesteuert. Die Ausgangssignale dieses Flip-Flops 22 treiben einen zweiten getakteten Flip-Flop 23. Die Arbeitsweise dieses zweiten Flip-Flops 23 wird durch das wiedergewonnene Taktsignal bestimmt, das die Bitfrequenz aufweist und mit Hilfe eines Impulsgenerators 24 und einer 40 durch zwei teilenden Schaltung 25 vom getriggerten Oszillator 26 erhalten wird, der mit der doppelten Bitfrequenz läuft. Am Ausgang des zweiten Flip-Flops 23 erscheint der wiedergewonnene binäre Datenstrom.
Fig. 3.1 zeigt einen zu übermittelnden Binärcode vor der Umwandlung in einen speziellen Leitungscode. In diesem Fall kann die Lagemodulation der Codeübergänge sehr einfach erreicht werden durch die Verwendung eines einzigen D-Flip-Flops, d. h. ein Flip-Flop mit einem einzigen Bedingungseingang, dem D oder Dateneingang. Welche Information auch vorhanden ist an diesem Eingang, sie gelangt zum «1» Ausgang, wenn die vorlaufende Front des angelegten Taktimpulses eintrifft. Eine solche Anordnung ist in Fig. 3.2 gezeigt. Das ursprüngliche binäre PCM-Signal wird an einen D-Flip-Flop 31 angelegt, zusammen mit einem phasenmodulierten Taktsignal. Das Ausgangssignal dieses Flip-Flops ist das in der Lage modulierte PCM-Signal von Fig. 3.1, welches dann an einen asynchronen Leitungscodeeandler 32 angelegt werden kann. Anstelle eines phasenmodulierten Taktsignales kann auch ein pulsbrei-tenmoduliertes Taktsignal verwendet werden. In beiden Fällen darf die Modulation der Taktimpulskanten die Breite eines Taktimpulses nicht überschreiten, da sonst Fehler in das PCM-Signal eingeführt werden.
Bei der in Fig. 3.3 gezeigten Empfangsseite wird das ankommende Signal in einem Wandler 33 zuerst asynchron vom Leitungscode in binärcodierte PCM gewandelt. Ein PLL-Kreis wird verwendet zur Extraktion des sauberen Taktes aus dem ankommenden PCM-Signal. Dieser PLL-Kreis besteht aus einer Phasenvergleichsschaltung 34, an welche das PCM-Signal angelegt ist, einem Tiefpassfilter 35, an dem das Ausgangssignal der Vergleichsschaltung anliegt und einem spannungsgesteuerten Oszillator 36, an welchen das Filterausgangssignal als Steuerspannung angelegt ist. Eine Rückkopplungsverbindung vom Oszillatorausgang ergibt den andern Eingang für die Phasenvergleichsschaltung und schliesst so den Kreis. Der PLL-Kreis ist so ausgelegt, dass kurzzeitige Änderungen im Takt des ankommenden PCM-Signales die Stabilität des Oszillators nicht beeinflussen, welcher dadurch ein sauberes Taktsignal erzeugt. Das Taktsignal wird dann zusammen mit dem ankommenden PCM-Signal an einen D-Flip-Flop 37 angelegt, der das PCM-Signal in bekannter Weise regeneriert. Das Ausgangssignal der Phasenvergleichsschaltung 34 enthält auch das Synchronisiersignal. Obwohl die vorliegende Beschreibung sich auf einen Kanal zur Übertragung von Daten-, Signalisier- oder Synchronisierinformation in einer PCM-Anlage bezieht, wurde festgestellt, dass damit auch ein annehmbarer Sprachkanal einer hochwertigen Musik-PCM-Anlage überlagert werden kann.
G
6 Blatt Zeichnungen

Claims (6)

  1. 617051
    PATENTANSPRÜCHE
    1. PCM-Übertragungsanlage mit Mitteln, eine Lagemodulation bei einem oder mehreren Übergängen des Leitungscode-signales auszuführen, dadurch gekennzeichnet, dass die Mittel zum Aufprägen einer Lagemodulation einen n-Weg-Verteiler (A) aufweisen, an welchen die PCM-Bits angelegt sind, wobei n ein ganzzahliges Vielfaches des Verhältnisses der Bitfrequenz des Leitungscodesignales zu jener der PCM-Bits ist, weiter Mittel (A") zur Auswahl entweder einer Anzahl von Verteileraus-gangssignalen, um Leitungscodebits zu erhalten, deren Lage der Übergänge normal ist in Bezug auf die Leitungscodebitpe-riode, oder einer Anzahl von Verteilerausgangssignalen, um Leitungscodebits zu erhalten, bei denen je mindestens ein Übergang gegenüber der normalen Zeit für diesen Übergang vor- oder nachverschoben ist, und endlich Taktgebermittel (B) zur Steuerung des Verteilers, wobei die Taktgebermittel eine Frequenz aufweisen, die n mal die Leitungscodebitfrequenz ist.
  2. 2. Anlage nach Anspruch 1, gekennzeichnet durch Mittel (12,13) auf der Empfangsseite, um von den ankommenden Leitungscodesignalen eine Taktfrequenz abzuleiten, die der Bitfrequenz der Mehrzahl der Leitungscodebits entspricht, durch einen Vollwellengleichrichter (15), an welchem die ankommenden Leitungscodesignale angelegt sind, durch Tormittel (16), an welchen die wiedergewonnene Taktfrequenz und die gleichgerichteten Signale angelegt sind, um die auf der Sendeseite den Leitungscodeübergängen aufgeprägte Lagemodulation wiederzugewinnen, durch weitere Tormittel (C, D), an welche die ankommenden Leitungscodesignale und das wiedergewonnene Taktsignal angelegt sind, und durch bistabile Mittel (17), an welche das Ausgangssignal der weitern Tormittel angelegt ist, um die ursprünglichen PCM-Bits wiederzugewinnen.
  3. 3. Anlage nach Anspruch 1, dadurch gekennzeichnet, dass die Mittel zum Ausführen einer Lagemodulation einen D-Flip-Flop (31) aufweisen, an dessen Dateneingang binärcodierte PCM-Signale angelegt sind, dass weiter ein Taktimpulsgenerator vorhanden ist, der mit der PCM-Bitfrequenz läuft, wobei die Taktimpulse den Flip-Flop steuern, und dass Mittel vorhanden sind zur Lagemodulation der an den Flip-Flop angelegten Taktimpulse (Fig. 3.2).
  4. 4. Anlage nach Anspruch 3, dadurch gekennzeichnet, dass die Mittel zur Modulation der Taktimpulse Phasenmodulationsmittel sind.
  5. 5. Anlage nach Anspruch 3, dadurch gekennzeichnet, dass die Mittel zur Modulation der Taktimpulse Pulsbreitenmodula-tionsmittel sind.
  6. 6. Anlage nach einem der Ansprüche 3 bis 5, auf der Empfangsseite gekennzeichnet durch eine Phasenverriegelungs-Schleife, welche einen spannungsgesteuerten Oszillator (36) und eine Phasenvergleichsschaltung (34) aufweist, an deren einem Eingang die ankommenden PCM-Bits angelegt sind, ferner ein Tiefpassfilter (35), an welches das Ausgangssignal der Vergleichsschaltung angelegt ist, wobei das Ausgangssignal des Oszillators an den andern Eingang der Phasenvergleichsschaltung angelegt ist, und die demodulierte Lagemodulation des ankommenden binärcodierten PCM-Signales vom Ausgang der Phasenvergleichsschaltung abgenommen wird (Fig. 3.3).
CH843276A 1975-07-03 1976-07-01 CH617051A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB28022/75A GB1512086A (en) 1975-07-03 1975-07-03 Pcm transmission system

Publications (1)

Publication Number Publication Date
CH617051A5 true CH617051A5 (de) 1980-04-30

Family

ID=10269017

Family Applications (1)

Application Number Title Priority Date Filing Date
CH843276A CH617051A5 (de) 1975-07-03 1976-07-01

Country Status (5)

Country Link
US (1) US4088831A (de)
CA (1) CA1061413A (de)
CH (1) CH617051A5 (de)
ES (1) ES449518A1 (de)
GB (1) GB1512086A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229823A (en) * 1979-06-11 1980-10-21 Bell Telephone Laboratories, Incorporated Digital clock phase recovery circuits for data receiver
US4253185A (en) * 1979-07-13 1981-02-24 Bell Telephone Laboratories, Incorporated Method of transmitting binary information using 3 signals per time slot
DE3044620A1 (de) * 1980-11-27 1982-07-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Digitales nachrichtenuebertragungssystem
US4627075A (en) * 1983-10-19 1986-12-02 Vega Precision Laboratories, Inc. Method of identifying possible valid data pulses in a position coded pulse train
US4856029A (en) * 1988-10-11 1989-08-08 Eastman Kodak Company Technique for processing a digital signal having zero overhead sync
GB0417615D0 (en) * 2004-08-07 2004-09-08 Elonics Ltd Method and apparatus for data communication within a physical link layer of a communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3020483A (en) * 1958-03-03 1962-02-06 Hughes Aircraft Co Signal recognition circuit using pulse position modulation and pulse width discrimination
NL294752A (de) * 1962-07-02
US3629728A (en) * 1964-03-31 1971-12-21 Martin Marietta Corp A pulse selection system using pulse position to pulse amplitude conversion
US3500247A (en) * 1968-01-08 1970-03-10 Communications Satellite Corp Non-linear pulse code modulation with threshold selected sampling
US3646451A (en) * 1970-08-07 1972-02-29 Bell Telephone Labor Inc Timing extraction circuit using a recirculating delay generator
US3729678A (en) * 1971-07-20 1973-04-24 Philips Corp Pcm system including a pulse pattern analyzer
US3755748A (en) * 1972-03-06 1973-08-28 Motorola Inc Digital phase shifter/synchronizer and method of shifting

Also Published As

Publication number Publication date
GB1512086A (en) 1978-05-24
CA1061413A (en) 1979-08-28
US4088831A (en) 1978-05-09
ES449518A1 (es) 1977-08-01

Similar Documents

Publication Publication Date Title
DE69922972T2 (de) System und verfahren zum senden und empfängen von datensignalen über eine taktsignalleitung
DE2648977C3 (de) Demodulator für differentiell phasencodierte Digitaldaten
DE2847800A1 (de) Digitale blocksynchronisierschaltung
DE2711526A1 (de) Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals
DE2417124A1 (de) Methode zur datenuebertragung und system zur anwendung dieser methode
DE2625038A1 (de) Konverter zur konvertierung einer folge von informationssignalen in eine folge von mehrphasigen traegerimpulse bzw. umgekehrt
DE2703395B2 (de) Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation
DE2459885C2 (de) Schaltung zur Dekodierung eines dynamisch modulierten Signals
DE2448683C2 (de) Verfahren zur Digitaldatensignalisierung und zugehörige Geräte
EP0111309B1 (de) CMI-Decoder
DE2712974B1 (de) Schaltungsanordnung zum Erzeugen von Signalen im Code-Mark-Inversion-Code
CH617051A5 (de)
DE2719309C3 (de) Serielle Datenempfangsvorrichtung
DE1934869B2 (de) Verfahren uns schaltungsanordnung zur kodierung asynchroner binaerer digitalsignale
DE2646254A1 (de) Synchroner bitfolgedetektor
DE2242550A1 (de) Elektrische codier- und decodiervorrichtung
DE2047697A1 (de) Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen
DE1948533A1 (de) Einrichtung zur UEbertragung einer synchronen,binaeren Impulsfolge
DE3031579C2 (de) CMI-Codierer
DE2431519B2 (de) Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten
DE2141887A1 (de) Phasensynchronisiersystem
DE2203415A1 (de) Verfahren und Vorrichtung zum Kodieren eines binaeren Information fuehrenden Datenflusses
DE2063275B2 (de) Verfahren und Vorrichtung zur Fehlererkennung beim Decodieren einer ursprünglich als Signalfolge mit m Pegelstufen vorliegenden Nachricht
DE1462861A1 (de) UEbertragungssystem zur UEbertragung von Informationen mit Hilfe von Impulssignalen
DE3331205A1 (de) Synchronmuster

Legal Events

Date Code Title Description
PL Patent ceased