DE2431519B2 - Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten - Google Patents
Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter DatenInfo
- Publication number
- DE2431519B2 DE2431519B2 DE2431519A DE2431519A DE2431519B2 DE 2431519 B2 DE2431519 B2 DE 2431519B2 DE 2431519 A DE2431519 A DE 2431519A DE 2431519 A DE2431519 A DE 2431519A DE 2431519 B2 DE2431519 B2 DE 2431519B2
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- flip
- flop
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/01—Details
- G06K7/016—Synchronisation of sensing process
- G06K7/0166—Synchronisation of sensing process by means of clock-signals derived from the code marks, e.g. self-clocking code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
- G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc Digital Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltung zur Umsetzung einer Form der Pulscodemodulation in eine
andere. Insbesondere bezieht sich die Erfindung auf eine Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation
aufgezeichneter Daten, die einem Decodierer für retrospektive Impulsmodulation zugeführt
werden. Die Schaltung nach der Erfindung ermöglicht die Wiedergewinnung der Daten in Form
der Pulsfrequenzmodulation, die allgemein als »Doppelfrequenz«- oder »F2F«-Modulation bekannt ist; das
Prinzip der Erfindung läßt sich jedoch auch leicht auf die Übersetzung anderer Codes ähnlicher Form anwenden.
Die Pulsfrequenzmodulation (PFM) und die PFM verwendende Systeme werden ausgiebig benutzt und
sind entsprechend beschrieben. Die US-Patentschriften 28 53 357 und 32 17 329 zeigen und beschreiben
magnetische Aufzeichnungssysteme, die z. B. mit einer Pulsfrequenzmodulation im Verhältnis 2 :1 arbeiten, um
Daten auf einer binären Basis zu unterscheiden. Das gebräuchlichste Verhältnis ist das Verhältnis 2:1,
andere wurden jedoch auch benutzt Die inhärente, binäre Charakteristik der Pulsfrequenzmodulation im
Verhältnis 2:1 ermöglicht weniger und einfachere elektronische Teilschalturgen bei der Implementierung
von PFM-Systemen.
Grundsä*zlich hat eine PFM-Schwingung zwei oder mehr Teilschwingungen, die zueinander harmonisch in
Beziehung stehen. Diese harmonische Beziehung kennzeichnet die Pi7M als Sonderfall der Pulslagemodulation
oder Pulsphasenmodulation. Im allgemeinen ist die Teilschwingung mit der längeren Periode (oder der
niedrigeren Frequenz) die Grundtaktschwingung und die Teilschwingung mit der kürzeren Periode oder
höheren Frequenz die Modulationsschwingung, obwohl diese Zuordnuhg keineswegs festgelegt ist. Eine solche
binäre PFM-SOhwingung nennt man allgemein F2F, weil die ModulatioHSSchwingung die doppelte Frequenz der
Taktschwingung hat. Ein Beispiel für eine F2F-Codiening
enthält einen Irnpulszug, dessen Impulse durch im wesentlichen gleich'-' Intervalle voneinander getrennt
sind, die zur Winde;'fßwinnung der Taktimpulse
abgefragt werden können, und andere Impulse, die in der Mitte zwischen diesen Taktimpulsen zur Darstellung
der Daten einer Art, beispielsweise einer binären Eins (1). Das Fehlen eines solchen Impulses zwischen
den Taktimpulsen wird als binäre Null (0) interpretiert Bei magnetischer Aufzeichnung wird der Impuls durch
eine Änderung des magnetischen Flusses dargestellt Daher erscheinen die einer Reihe binärer Einsen
entsprechenden Flußänderungen als eine Rechteckschwingung mit gegenüber einer Reihe binärer Nullen
doppelter Frequenz. Daher rühren die Bezeichnungen F und 2F oder F2F.
Herkömmliche Systeme befassen sich zumindest meistens mit einer PFM mit im wesentlichen konstanten
Abstand oder konstanter Frequenz. In der Offenlegungsschrifi
23 43 472 sind F2F-Systeme und -Geräte zur Decodierung beschrieben, die spezieil für die
Abtastung, zwar nicht mit einer unbedingt konstanten, aber doch gleichmäßigen, d.h. sich nicht abrupt
ändernden Frequenz, ausgelegt sind. Beispiele für derartige Schaltungsanordnungen fjrden sich in den
nachfolgend aufgeführten US-Patentschriften 33 74 475,
34 04 391, 34 05 391, 34 67 955, 35 10 780, 35 41706,
35 18 648,36 23 074 und in der technischen Literatur:
IBM Technical Disclosure Bulletin, VoL 13, No. fs, Jan.
1971, S. 2274; »Generation of Data Transition Pulses from Phase-Encoded Data« von R. Andersen und F. W.
Niccone; und S. 2449, »Double Frequency Data/Clock Separator« von A. F. Schwilk.
IBM Technical Disclosure Bulletin, VoI. 13, No. 10, March 1971, S. 3055, »Demodulator« von G. L Dix.
Die retrospektive Impulsmodulation (RPM) ist jüngeren Ursprungs. Diese Form der Modulation ist in
der Auslegeschrift 2120 096 beschrieben. Bei der retrospektiven Impulsmodulation ist eine Reihe von
Erscheinungen, wie z. B. Impulse, die der Vorder- oder Rückflanke von Impulsübergängen entsprechen, nacheinander
in unterschiedlichen Abständen zwischeneinander entsprechend den Daten angeordnet Bei einer in
Verbindung mit der Erfindung brauchbaren Anordnung werden die aus Nullen (0) und Einsen (1) bestehenden
binä-en Daten durch eine Reihe von Impulsen dargestellt, die einen den Daten entsprechenden
Abstand voreinander aufweisen. Es wird beispielsweise ein Startimpuls erzeugt und ein vorgegebenes Zeitintervall,
danach ein Bezugsimpuls. In einem Binärzeichen wird z. B. die binäre Eins oder 1 dann dargestellt durch
einen Impuls, der den gleichen Abstand von dem Bezugsimpuls aufweist wie dieser von dem Startimpuls.
so Eine binäre Null (0) wird dann durch ein Intervall
gekennzeichnet, das von dem Abstand der vorhergehenden Impulse verschieden ist Der unterschiedliche
Abstand liegt z. B. in der Größenordnung von 2:1, und eine binäre Eins würde dann dargestellt werden durch
dr^i aufeinanderfolgende Impulse mit gleichem Abstand
voneinander, und eine binäre Null würde dc-nn dargestellt durch drei Impulse, bei denen zwischen zwei
Impulsen der Abstand doppelt so groß ist wie der Abstand zwischen einem der vorhergehenden Impulse
bo und dem nachfolgenden Impuls. Nach den Start- und Referenzimpulsen erfolgt die Decodierung binärer
Daten auf der Basis eines Impulses pro Zeichen, wobei der Wert oder die Identität dieses Zeichens von der
Darstellung des vorhergehenden Wertes oder Zeichens
'-, abhängt. Ein die eine Binärziffer bezeichnender Impuls
wird somit festgelegt durch zwei aufeinanderfolgende, im wesentlichen gleiche Abstände und die andere
Binarziffer wird durch einen Impuls bewirkt, der nach
zwei weiteren Impulsen auftrifft, die einen wesentlich anderen Abstand haben, dabei wird jedoch die
Reihenfolge oder das Auftreten der Abstände nicht berücksichtigt.
Der Erfindung liegt die Aufgabe zugrunde, eine
Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten anzugeben, die
einem Decodierer für retrospektive Impulsmodulation zugeführt werden.
Diese Aufgabe wird mit Hilfe einer Schaltung der obengenannten Art gelöst, die gekennzeichnet ist durch
einen Dateneingang und einen Eingang für Abtastimpulse, denen die Daten- und Abtastausgangsimpulse des
Decodierers zugeführt werden, einen Datenausgang und einen Ausgang für Abtastimpulse, an denen die
pulsfrequenzmodulierten Daten bzw. die Abtastimpulse erscheinen,
vier Flipflops,
vier Flipflops,
ein den Abtastimpulse festlegendes Flipflop mit 2 komplementären Eingängen, dessen Ausgang über eine
Kopplungsschaitung mit dem Ausgang für Abtastimpulse
verbunden ist,
einen Zähler, dessen Eingang an den Eingang für Abtastimpulse angeschlossen ist und dessen Übertragsausgang
mit dem Setzeingang des ersten der vier Flipflops verbunden ist,
ein 2-Bit-Schieberegister, dessen Datenklemme an den Dateneingang und dessen Schiebeeingang an den
Eingang für Abtastimpulse angeschlossen ist und das 4 Ausgänge aufweist,
zwei Daten-UND-Glieder, bei denen ein Eingang mit dem Ausgang des zweiten bzw. dritten Flipflops
verbunden ist, während zwei weitere Eingänge mit Ausgängen des Schieberegisters verbunden sind und
ihre Ausgänge mit dem Datenausgang,
ein erstes Austausch-UND-Glied, dessen einer Eingang an den Ausgang des ersten Flipflops und dessen anderer Eingang an einen Ausgang des Schieberegisters und dessen Ausgang an den Rücksetz-Eingang des ersten, den Setz-Eingang des zweiten und einen der komplementären Eingänge des den Abtastimpuls festlegenden Flipflops angeschlossen ist,
ein erstes Austausch-UND-Glied, dessen einer Eingang an den Ausgang des ersten Flipflops und dessen anderer Eingang an einen Ausgang des Schieberegisters und dessen Ausgang an den Rücksetz-Eingang des ersten, den Setz-Eingang des zweiten und einen der komplementären Eingänge des den Abtastimpuls festlegenden Flipflops angeschlossen ist,
ein zweites Austausch-UND-Glied, das eingangsseitig an das erste Daten-UND-Glied und an das Schieberegister
angeschlossen ist, während sein Ausgang mit dem Rücksetz-Eingang des zweiten Flipflops dem Setz-Eingang
des dritten Flipflops und einem komplementären Eingang des den Abtastimpuls festlegenden Flipflops
verbunden ist. an den auch das erste Austausch-UND-Glied angeschlossen ist.
ein drittes Austausch-UND-Glied, das eingangsseitig mit dem zweiten Daten-UND-Glied und dem Schieberegister
verbunden ist und dessen Ausgang an den Rücksetz-Eingang des dritten, den Setz-Eingang des
vierten Flipflops und den anderen komplementären Eingang des den Abtastimpuls festlegenden Flipflops
angeschlossen ist,
wenigstens ein viertes Austausch-UND-Glied, das eingangsseitig mit dem vierten Flipflop und dem
Schieberegister verbunden ist und dessen Ausgang an den Rücksetz-Eingang des vierten Flipflops, den
Setz-Eingang des ersten Flipflops und einen der komplementären Eingänge des den Abtastimpuls
bestimmenden Flipflops angeschlossen ist, wobei ein Eingang der Koppelschaltung an die Klemme für
Abtastimpulse angeschlossen ist
Ausführungsbeispiele der Erfindung sind in den
Zeichnungen dargestellt und werden anschließend
näher beschrieben. Es zeigt
Fig. I ein Funktionsdiagramm einer ersten Anordnung einer erfindungsgemäßen Schaltung,
Fig. 2 Impulszüge zum besseren Verständnis der Erfdinung,
Fig. 3 ein Funktionsdiagramm der Umsetzerschaltung
zur Lieferung echter F2F-Daten,
Fig. 4 in einem Diagramm eine Positivkanten-Detektorschaltung,
Fig. 5 aus dem Betrieb der Positivkanten-Detektorschaltung
resultierende Kurvenverläufe.
F i g. 6 den Codeumwandlungsalgorithmiis.
Fig. 7 ein Betriebszustandsdiagramm der in Fig. 3
gezeigten Schaltung,
Fig. 8 ein Funktionsdiagramm einer anderen Umsetzerschaltung
zur Lieferung echter F2F-Dalen,
Fig. 9 Impulszüge zum besseren Verständnis der anderen Umsetzerschaltung,
Fig. 10 in einem Funktionsdiagramm nur den Datenverarbeitungsteil einer anderen Umsetzerschal
tung mit automatischer Synchronisation,
F i g. 11 Impulszüge zum besseren Verständnis der
automatischen Synchronisation und
Fi g. 12 in einem Funktionsdiagramm eine nach dem Erfindungsgedanken automatisch an RPM- und PFM-Codierung
anpaßbare Schaltung.
Ein Funktionsdiagramm der grundsätzlichen Anordnung der Erfindung ist in Fig. 1 gezeigt. Eine
konventionelle Abtasteinheit 10 entwickelt ein Datensignal aus einem an den Eingangsanschluß 12 gelegter
elektrischen Stromverlauf. Ein Beispiel eines solchen Eingangsstromverlaufs ist beispielsweise der Strom
eines photoempfindlichen Elements, welches die hellen und dunklen Bereiche eines Beleges abtastet. Ein
weiteres Beispiel ist ein ein magnetisches Aufzeichnungsmedium mit Bereichen unterschiedlicher Polarität
abtastender Magnetkopf. Das Datensignal wird an eine Ausgangsklemme 14 geliefert und für die Steuerung
einer nachfolgenden Schaltung wird ein Signal für erfolgte Betätigung an den Anschluß 16 gegeben. Das
Datenausgabesignal wird an einen konventionellen RPM-Demodulator 20 angelegt, wie er beispielsweise in
den US-Patentschriften 37 08 748 und 37 55 809 beschrieben ist. Daten darstellende Potentiale werden an
eine Ausgangsklemme 22 und ein Abfrageimpulszug an die Abfrageimpulsklemme 24 gegeben. Bei der Demodulation
von RPM-codierten Nachrichten sind die Ausgangsimpulszüge an den Anschlüssen 22 und 24
echte RPM-Datenwerte. und die Abfrageimpulse können in einer nachfolgenden Schaltung benutzt
werden. Bei der Demodulation von PFM-codierten Nachrichten erscheinen die RPM-demodulierten Kurvenverläufe
an den Anschlüssen 22 und 24 sehr ähnlich den RPM-Daten, sind aber weder echte RPM-Daten
noch echte PFM-Daten. Eine Umsetzerschaltung 30 ist zur Umwandlung der RPM-decodierten Daten in echte
PFM-Daten am Ausgangsanschluß 34 angeordnet Das Signal am Anschluß 16 wird auf einen Hilfsanschluß 36
weitergeleitet, um die Umsetzerschaltung 30 nur zu betätigen, wenn die Abtasteinheit 10 betätigt wird.
F i g. 2 ist eine graphische Darstellung von Kurvenverläufen zum besseren Verständnis der Arbeitsweise
einer erfindungsgemäßen Umsetzerschaltung. Em Beispiel eines Signals an der Ausgangsklemme 14 wird
durch die Kurve 40 eines idealen Signalverlaufs dargestellt wie man sie von einem idealen Magnetkopf
erhält der z. B. über ein magnetisches Aufzeichnungsmedium
läuft Im gleichen Abstand auftretende grad-
zahlige Impulse 40-2, 40-4, 40-6, ..., 40-20 stehen als
Taktimpulse zur Verfügung und sind durch den Buchstaben C unter diesen Impulsen in der Zeile 42
bezeichnet. In der gezeigten F2F-Version der PFM wird
ein binärer Wen einer Art, z. B. eine binäre Eins, festgelegt durch einen Impuls in der Mitte von zwei
Taktimpulsen, wie z. B. durch die ungeradzahligen
Impulse 40-7, 40-9 40-13 in dem Kurvenverlauf 40.
Der Υ, jrvenverlauf 40 stellt ein Signal mit einem
Nachriclitcnanfangszeiger in Form einer Anzahl von Nullen und einer Eins vor den wertdarstellenden Zahlen
der Daten und mit einem Nachrichtenendinzeiger in Form von weiteren Nullen nach den Daten dar. wie es
bei Magnetstreifenaufzeichnungssystemen üblich ist. Unter dem Kurvenveilauf 40 befinden sich in der Zeile
42 binäre Zahlen (1,0) entsprechend der in PFM-Codierung durch den Kurvenverlauf 40dargestellten Information.
Diese Zahlen liegen zeitlich in der Mitte zwischen Taktimpulsen, wie c·-. in vielen, wenn nicht in den
mpklpn PF-'M-AnwpnHiintJpn iihlirh kt um rlas Siicmal 711
diesen Zeitpunkten zur Gewinnung von Daten zu inspizieren. In der Offenlegungsschrift 23 43 472 ist eine
Schaltung zur Gewinnung von F2F-Daten zu Taktimpulszeiten beschrieben. Diese Betriebsweise wird
jedoch nicht dargestellt, da dieselben Zahlen betroffen sind und nur relativ zur Lage der Taktimpulse
verschoben sind. Ein Kurvenverlauf stellt den Ausgangssignal-Pegel des RPM-Demodulators 20 im
Anschluß 22 dar, während eine Kurve 46 die Ausgabe am Anschluß 24 zeigt, die ein Abfrageimpulszug ist. Die
folgende Zeile 48 zeigt die binären Werte für die durch die Ki rve 40 dargestellten Verlauf, jedoch decodiert
durch die RPM-Demodulationsschaltung 20. Diese
Zahlen wurden an die Positionen der Impulszeit gesetzt, da es sich hier um für die Auflösung durch
RPM-Verfahren und -Operationen richtige Zeit handelt. Bei der RPM-Demodulation sind die beiden ersten hier
nicht dargestellten Impulse der Startimpuls und der Referenzimpuls, die im allgemeinen Fall keine Daten
erzeugen, sondern es wird durch jeden nachfolgenden Impuls ein binärer Wert festgelegt.
Eine Schaltung 30 zur Umwandlung der Daten, wie sie durch die Kurve 40 gegeben werden, in echte
F2F-Daten ist in Fig.3 gezeigt Das RPM-Demodulationssignal
erscheint am Eingangsanschluß 22' eines konventionellen zwei Bit großen Schieberegisters 72
mit vier Ausgangsleitungen P0, P\ und So und Si zur
Anzeige zweier aufeinanderfolgender Datenbits, wie sie empfangen wurden und zur Steuerung der booleschen
Schaltung entsprechend diesen Daten. Die Initialisierung des Registers 72 erfolgt durch Anlegen eines
Impulses von einem Positiv-Flankendetektor 74, der auf das Abfragebetätigungssignal am Eingangsanschluß 36'
reagiert. Ein Beispiel einer solchen Schaltung ist funktionsmäßig in F i g. 4 gezeigt Die Arbeitsweise der
Schaltung ist graphisch in Fig.5 dargestellt Der Initialisierungsimpuls verriegelt auch die »Start«-Verriegelung 76 in Fig.3 und stellt vier konventionelle
elektronische Verriegelungen 81,82,83 und 84 rück. Die
Ausgabe der »Start«-Verriegelung 76 und der Abfrageimpulszug werden an ein UND-Glied 86 angelegt, um
eine Zählschaltung 88 fortzuschalten. Diese zählt die Einleitungsimpulszeichen vor den wertdarstellenden
Daten. Bei dieser Zahl wird ein Obertrag von der Zählschaltung 88 erzeugt
Die Zählschaltung 88 wiederum setzt die erste Verriegelung 81 und stellt die Startverriegelung 76 für
die nächste Operation rück. Ein UND-Glied 91 ist mit der Ausgangsleiuing der ersten Verriegelung 81 und mit
der Leitung Si des Registers 72 verbunden. Dieses
UND-Glied 91 liefert eine Ausgabe, die echt F2F 0 im aktiven Zustand darstellt. Ähnlich sind die UND-Glieder
92, 93 und 94 einzeln an die entsprechenden Verriegelungen 82, 83 und 84 und an die Leitungen des
Registers 72 angeschlossen, wie später genauer zu beschreiben ist. Die UND-Glieder 92, 93 und 94 liefern
Ausgaben, die entsprechend darstellen F2F0, F2FI und κι F2F0. Die UND-Glieder 92 und 93 sind mit dem
ODER-Glied 96 verbunden, um die Ausgangssignale dieser beiden Schaltungen weiterzuleiten. Ahnlich kann
man mii einem weiteren, nicht dargestellten ODER-Glied in einigen Anwendungen die Ausgabe weiterleiii
ten, die F2F Nullen darstellt. Für Anwendungen, in denen das Ausgangssignal zu Abfrageimpulszeiten auf
einen Einswert abgefragt wird, wird der andere Wert (Null) angezeigt durch das Fehlen dieses Einswertes. Die
UND-Schaltungen 91 und 94 sind über die Inverter 95
χι b?w 97 mit Ηρπι I IND-dlied 98 verbunden, dessen
Ausgabe zusammen mit der Ausgabe der ODER-Glieder 96 an ein weiteres ODER-Glied 100 angelegt wird.
Das UND-Glied 98 liefert ein Ausgabesignal nur, wenn wegen der Inverter 95 und 97 beide UND-Glieder 91
.'Ί und 94 ein niedriges Ausgangssignal liefern. Wenn aber
nur eines der UN D-Glieder 91 oder 94 eine Nullbestimmung anzeigt, kommt kein hohes Ausgabesignal vom
UND-Glied 98.
Die Abfrageimpulse in der F2F-Folge werden an den Anfrageimpulsanschluß 34' gegeben. Diese Impulse werden durch eine Verzögerungsschaltung 104, einem aus dem Flipflop 106, zwei UND-Gliedern 126, 127 und einem ODER-Glied 128 bestehenden Wahlglied verzögert. Dieses Schaltglied wird von Zeit zu Zeit
Die Abfrageimpulse in der F2F-Folge werden an den Anfrageimpulsanschluß 34' gegeben. Diese Impulse werden durch eine Verzögerungsschaltung 104, einem aus dem Flipflop 106, zwei UND-Gliedern 126, 127 und einem ODER-Glied 128 bestehenden Wahlglied verzögert. Dieses Schaltglied wird von Zeit zu Zeit
r. geschlossen, um einen RPMD-Abfrageimpuls auszublenden,
der zu einem zusätzlichen F2F-Abfrageimpuls führen würde. Diese Operation wird später genauer
beschrieben.
Die vier Verriegelungen 81 bis 84 werden durch Betätigung von se:chs UND-Gliedern 110,111,112,120,
121 und 122 ver- und entriegelt, die an das Register 72 wechselweise angeschlossen werden. Diese UND-Glieder
sind so angeordnet, daß sie das relative Auftreten von Nullen und Einsen im RPMD-Signal erkennen, die
wichtig sind wegen der aufeinander bezogenen Eigenschaften der beiden Codes. Zu diesen Eigenschaften
gehört: (1) die Verschiebung von F2F Nullen zu F2F Einsen und umgekehrt nur mit RPMD-Nullen, (2)
überflüssige RPMD-Einsen folgen der früheren VerSchiebung und erfordern eine Abtastimpulskompensation
und (3), es gibt maximal zwei aufeinanderfolgende RPMD-Nullen. Diese Änderungseigenschaften sind in
der Tabelle I festgehalten. Das betrachtete Zeichen stellt immer in Spalte M und das vorhergehende
Zeichen in der Spalte /Oder R. Der große Abstand zeigt
an, daß die Zeichen alle zu Taktimpulszeiten vorhanden sind, während der enge Abstand anzeigt, daß ein
Zeichen in der Mitte zwischen Taktimpulsen erscheint Das Erweiterungszeichen <? zeigt an, daß irgendein
Zeichen in dem Raum unter der Spalte D folgen kann, d. h, 1,0 oder ein Leerschritt Das Zahlenzeichen # in
Spalte S bedeutet eine Änderung in den Abfrageimpulsen. Ein Alogorithmus für die Änderungsübersetzung ist
in F i g. 6 wiedergegeben. Der Zustand F2F0 wird am Anfang eingestellt durch Eingeben einer RPMDl in das
System. Ein weiteres Signal RPMDl verändert den Zustand nicht
IO
RI1MI)
VKRR.η
He/eichnunu
ΙΟΙ | # | S11Pi | 81 | »1.0« |
111 | S1P, | 82 | »I.I« | |
I OO | S11P1 | 83 | »2.„B« | |
001 | S11P,, | 84 | ».(.()« | |
I Ο.' | S11P, | 82 | »2.0,« | |
O \" | S,P„ | 84 | »2.1« | |
Das erste Signal RPMDO ändert den Zustand F2F1 und ihm folgt unausweichlich ein Signal RPMDI gemäß
Darstellung in Tabelle I, gezeigt zu den Zeiten im — Ί>.
Spalten M und Din dem in Fig. 2 gezeigten Beispiel;
das betrachtete Zeichen steht immer in der Spalte P. Die letzte Eins muß ignoriert werden, weil ein weiteres
RPMD-Zeichen über der PFM-Zeichenzahl steht, und der Impuls muß auch daran gehindert werden, einen
F2F'-Abfrageimpuls zu erzeugen. Aus diesem Grund ist die folgende RPMDl im Diagramm als zur ersten Null
gehörend mit 01 dargestellt. Bis zum Erscheinen einer weiteren RPMDO werden die RPMD-Zeichen als Paare
von Einsen nach der Tabelle I, Zeiten fi6- fie. Spalten P
und M dargestellt. Diese Einsen ändern den Zustand nicht, aber eine Eins eines jeden Paares muß in der
Schaltung zur Wiedergewinnung der Abfrageimpulse gesperrt werden. Eine einzelne RPMDO, wie sie in der
Tabelle I, fa—tu. Spalte M, gezeigt ist, verändert den
Zustand auf F2F0 zurück, wie es im Diagramm der Fi g. 6 gezeigt ist. Die erste RPMDO eines Paares nach
Darstellung in Tabelle I, fa- i2?, wirkt genauso wie eine
einzelne Null und folgt unveränderlich einer RPMDI, um einen Zustand F2F0 hervorzurufen. Die zweite
RPMDO des Paares, die in der Tabelle I, r31 - r33, in die
benachbarte linke Spalte R verschoben dargestellt ist, wirkt als Änderungskombination bei ?io- /12 sowohl für
die Daten als auch für die Abfrage. Die Kombination bei t]A-tjf>
ist die einzige bleibende Variante in den sich ändernden Mustern und bewirkt keine Änderung im
Zustand, da es sich um eine Eins handelt, die einer einzelnen Null folgt. Die Spalten Reg. und VERR.
bezeichnen den hohen Ausgangspegel des Registers 72 und der Verriegelung, die die UND-Glieder einschalten,
welche die Änderungseigenschaften anzeigen und somit die zugehörige Schaltung steuern. Die Bezeichnungen in
der letzten Spalte der Tabelle geben die Änderungseigenschaften an, die sich mit fortschreitender Entwicklung
der vierten Verriegelungsschaltung ergab. Diese Bezeichnungen gelten nur in dem einen Fall der streng
nach dem Beispiel zugeordneten Codierung. Die Schaltung ist jedoch gleichermaßen für alle vier
möglichen Codierzuordnungen der binären Werte in den beiden Codes anwendbar. Die Verschiebung in den
Eigenschaften wird hauptsächlich durch die eindeutigen Ausgabepegel des Registers 72 bestimmt »1. OA, 2. OA
und 2. OB« werden jedoch durch die Ausgabesignalpegel der zugehörigen Verriegelungen bestimmt
Die Reihenfolge der Operationen wird durch ein Operationszustands-Diagramm in F i g. 7 bestimmt in
dem die Rechtecke 81' bis 84" ungefähr der zu den entsprechenden Verriegehingsschaltungen 81 bis 84
gehörenden Schaltung entsprechen. Die Zeitnotierung ist dieselbe wie bei dem oben beschriebenen Beispiel.
Aus diesem Diagramm geht die Forderung nach -einem zweistufigen Schieberegister beim Betrieb (?er UND-
Glieder in den verschiedenen Registerstufen hervor. Die RPMD-Ausgabe einer binären 1, entsprechend
einer in RPM codierten Null (0), gelangt auf die Leitung 5 ausschließlich als RPMD-Einsen (1). Nachfolgende
RPMD-Einsen laufen in demselben Zustand zurück und erzeugen F2F-Nullen, bis eine RPMD-NuII erscheint.
Der Zustand schaltet dann auf F2FI -Pegel um und setzt die Verriegelung 82. Dieser Null folgt unveränderlich
eine Eins und ein Abfrageimpuls muß gesperrt werden. Paare von RPMD-Einsen halten den F2F1-Pegel. aut_-i
eine einzige RPMDO wird in F2F0 übersetzt und setzt die Verriegelung 84. Aus diesem Zustand heraus hält
eine RPMD-Eins die F2F0 für eine Null, der eine Eins folgt und bewirkt eine Änderung auf den Pegel F2FI.
Das UND-Glied 110 (Fig. 3) erkennt die erste RPMDO und das UND-Glied 11t jede folgende RPMDI. Die
UND-Glieder 112 und 122 erkennen die als nächste erscheinende RPMDO, während die UND-Glieder 120
und 121 anschließend erscheinende RPMDO und I erkennen. Die UND-Glieder 110, 111, 120 und 121 sind
außerdem mit der Zustands-Verriegelung 108 über die UND-Glieder 112 und 122 und ein ODER-GLied 129
verbunden, um überflüssige Impulse der RPM D-Abfrage zu löschen, damit keine fehlerhaften Abfrageimpulse
im resultierenden F2F-Abfrageimpulszug erzeugt werden.
Die Arbeitsweise der Schaltung 30 wird anschließend anhand der Operationsfolge in Tabelle II in Verbindung
mit den Kurven der F i g. 2 erklärt.
Die Ausgabesignalpegel des zwei Bit großen Schieberegisters
72, die man entsprechend den durch die Kurve 40 dargestellten Daten erhält, sind durch die Kurven
140, 142, 144 und 146 wiedergegeben. Für dieselben Daten stellt die Kurve 148 die Ausgangssignale der
Verriegelung 81 dar. Die Ausgangssignale des UND-Gliedes 91 werden durch die Kurve 150 dargestellt,
während der Ausgabeimpuls des UND-Gliedes 110 dargestellt ist durch die Kurve 15Z Eine Kurve 154 gibt
die Ausgabe der Verriegelungsschaltung 82 wieder, während die Kurven 156, 158, 160 und 162 die
Ausgabesignale des UND-Gliedes 92, der Monoimpulsschaltung 123, des UND-Gliedes 111 und des UND-Gliedes 112 darstellen. Eine Kurve 164 stellt die
Ausgabesignale der Verriegelungsschaltung 83 und die Kurven 166,168 und 170 den Betrieb des UND-Gliedes
93, des monostabilen Multivibrators 124 und des UND-Gliedes 122 dar. Die Arbeitsweise der Verriegelungsschaltung 84 und der zugehörigen UND-Glieder
94, 120 und 121 und des monostabilen Multivibrators 125 sind in den Kurven 172,174,176 und 178 sowie 180
dargestellt wobei die Kurve 182 die Datensignale an den Ausgangsanschlüssen 3T wiedergibt Die Ausgangssignale der Abfrageverriegelungsschaltung 180
werden durch die Kurven 184 und 186 dargestellt und der Betrieb der Verzögerungsschaltung 104 durch die
Kurve »88. Durch diese Schaltung wird der Impulszug der Kurve 46 um ein vorgegebenes Zeitintervall
verzögert. Die Kurven 190, 192, 194 und 1% geben den Betrieb des UND-Gliedes 127, der Flipflopschaltung 106
und des UND-Gliedes 126 bei der Erzeugung des F2F-Abfrageimpulszuges am Ausgangsanschiüß 34'
wieder. Die den durch die Kurve 40 dargestellten Daten entsprechenden Zahlen sind auf einer Zeile 198
angegeben, während eine Zeile 200 die Reihenfolge der Zeitpunkte bezeichnet, zu denen die Übergänge in den
verschiedenen Kurven erfolgen.
Zum Zeitpunkt I1 erscheinen ein positiv verlaufender
Übergang 40-2 in der Kurve 40 und ein positiv verlaufender Übergang 46-1 in der Kurve 46 zum
Zeitpunkt des achten Null-Taktimpulses, was aus dem Übertragsimpuis des acht Bit großen Zählers 88
hervorgeht. Der Übertragsimpuls bewirkt den Übergang 148-1 und das Setzen der Verriegelungsschalhing
81. Zum Zeitpunkt ti erscheinen die verzögerten
Übergänge 188-2 und 190-2 in den Kurven 18H bzw. 190
und erzeugen c'en ersten Ausgangsabfrageimpuls 196-2,
3 in Kurve \?S Der nächste Datenübergang 40-4 in der Kurve 40 erscheint zum Zeitpunkt /.( gleichzeitig mit
dem Abfrageübergang 46-4 in der Kurve 46. Zum Zeitpunkt h, der um die vorgegebene Verzögerung,
herbeigeführt durch die Verzögerungseinheit 104. hinter dem Zeitpunkt U liegt, werden die Übergänge 188-5 und
190-5 entwickelt und erzeugen rlfi /weiten Abfrageimpuls
196-5, 6 in der Kurve 196. Der Rest der Abfrageimpulse, die in der Kurve 196 dargestellt sind,
wird genauso erzeugt, wodurch die Entwicklung von Abfrageimpulsen nachfolgend nur in Verbindung mit
dem Ausblenden oder der Elimination möglicher überflüssiger Abfrageimpulse für die F2F-Ausgabedaten
besprochen wird.
Ohne eine Veränderung des Daienwertes arbeitet die Schaltung wie oben beschrieben weiter. Das Ausgangssignal
zum Anschluß 32' bleibt jedesmal auf niedrigem Pegel, wenn es durch den F2F-Abfrageimpuls an den
Anschlüssen 34', dargestellt in der Kurve 196, abgefragt wird, wie es durch die Kurve 182 gezeigt ist. Zur Zeit r;
bewirkt somit der Übergang 40-6 in der Kurve 40 den Übergang 46-7 in der Kurve 46 und leitet die Erzeugung
des dritten Abfrageimpulses 196-8, 9 ein. Zur Zeit /in bewirkt der Übergang 40-7 einen negativen Übergang
44-10 in der Kurve 44 und zeigt eine Änderung der RPMD-Daten an und ein weiterer Übergang 46-10 in
der Kurve 46 würde, wenn er gestattet wäre, einen weiteren F2F-Abfrageimpuls auslösen, der überflüssig
wäre. Die Schaltung 30 wurde also für die Weiterleitung von RPMD-Abfrageimpulsen durch die Verzögerungseinheit 104 und das UND-Glied 127 eingestellt, weiches
durch die Vei r iegelung 108 vorbereitet wurde, die durch
die Detektorschaltung 74 rückgestellt wurde. Das UND-Glied 127 wird durch Setzen der Verriegelung
108 beim Abfühlen einer Änderung der Ausgabedatenwerte gesperrt. Läßt man im Moment einmal die
Auflösung der Daten mit Ausnahme des Zusammenfallens mit der Auflösung der Probeimpuise außer acht, so
wird die erste Änderung des Datenwertes abgefühlt durch das UND-Glied 110. Dieses UND-Glied wurde
durch Setzen der Verriegelung 81 nach Darstellung in der Kurve 148 eingeschaltet. Das Potential der Leitung
S; des Registers 72 fiel ab, und das der Leitung So stieg
an aufgrund der Datenänderung, wie sie durch die Übergänge 140-10 und 142-10 in den Kurven 140 und
142 erscheint. Somit stieg das Potential der Ausgangsleitung des UND-Gliedes 110 an den Übergängen 152-IC
an, und die Verriegelung 82 wird am Übergang 154-10 in der Kurve 154 wieder gesetzt, und die Verriegelung 108
wurde am Übergang 184-10 der Knrvr 1R4 gpsptjt
Dieses Anheben des Ausgangssignals des UND-Gliedes 110 nach einet Verzögerung vom Zeitpunkt f]0 zum
Zeitpunkt in setzt die Verriegelung 81 am Übergang 148-10 in der Kurve 148 rück und die Verriegelung 91
ebenso am Übergang 150-10 in der Kurve 150. und zu diesem Zeitpunkt fällt das Ausgangssignal des UND-Gliedes
110 ab. wie es durch den Übergang 152-11 in der
Kurve 152 gezeigt ist. Am Ausgang der Verzögerungsleitung 104 stieg des Ausgangssignal zur Zeit r ,.
dargestellt durch den Übergang 188-11 in Kurve 188. an und fiel zur Zeit γ·2, dargestellt durch den Übergang
188-12, zurück. Zu diesem Zeitpunkt bereitete das Flipflop 106, dargestellt am Übergang 192-12 in Kurve
192, das UND-Glied 126 vor. Der nächste Übergang in der F2F-Datenkurve 40 ist ein Taktübergang, der zur
Zeit fij gleichzeitig mit den Übergängen 44-13 und 46-13
in der RPMD-Datenkurve 44 und der RPMD-Abfragekurve 46 auftritt. Beide Stufen des Registers 72 werden
umgeschaltet nach der Darstellung durch die Übergänge 140-13,142-13,144-13 und 146-13 ir. der, entsprechenden
Kurven. Das UND-Glied 92 wird nach Darstellung durch den Übergang 156-13 in Kurve 156 durchgeschaltet.
Das Verzögerungselement 104 verzögert den Übergang 188-14 in der Kurve 188 zur Zeit ii4, wodurch
das Signal am Ausgangsanschluß 32' zur Übergar.tSze;:
194-14 ansteigt und am Übergang gleichzeitig mit den Abfrageimpulsübergängen 196-14, 196-15. dargestellt in
den Kurven 194 und 196, abfällt. Die Bestimmung einer binären Eins und das Abfühlen des Abfrageimpulses in
der Mitte der F2F-Zelle wurde somit effektiv bis zum Taktimpuls dieser Zelle verschoben.
Tabelle 11 | ι :ι- | R PMD | RPMD | 2BIT | 1 | 1 | 0 | Po | 1 | 1 | 1 | VERR | UND | VERR | UND | UND | VERR | UND | VERR | UND | O | O | O | AlITAST. | Vl-RR | H-J | AIITAST. | 1 | ι-2 r | O | KJ | 1 |
t IL Γ | IM- | ΤΑΚ,Τ | DATEN | SCHIEBE | 0 | 81 | Uli | 82 | III | 112 | 83 | 122 | 6J | I2C | UND | DAlIiN | IMI1. | υ | KId | IMl1. | AtISCi. | co | ||||||||||
rl LSf | 14' | 22' | REGISTER | 121 | /MiSCJ. | VHH/. | IHIi | 34' | 1 (_k | |||||||||||||||||||||||
.12' | KM | 1 | 0 ^ | |||||||||||||||||||||||||||||
* | 1 | 1 | 1 | 0 | cn | |||||||||||||||||||||||||||
C | 1 | ι | 0 | 0 | I | 0 | 0 | O | 0 | 0 | O | O | (A 1) | 1 | 1 | O | to | |||||||||||||||
Ί | (8.0) | (8.1) | (gesetzt | 1 | O | O | ||||||||||||||||||||||||||
I2 | ι | 1 | durch | |||||||||||||||||||||||||||||
ί} | 0 | 8.1) | - | |||||||||||||||||||||||||||||
C | 1 | 1 | 0 | 1 | 0 | 0 | O | 0 | 0 | O | O | O | (Al) | 1 | ||||||||||||||||||
'4 | (Q! | O | O | 1 | 1 | O —* | ||||||||||||||||||||||||||
0 | O | Ul | ||||||||||||||||||||||||||||||
'η | C | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | O | 0 | O | O | O | O | (Al) | 1 | |||||||||||||||
f- | 10) | O | O | 1 | O | 1 | ||||||||||||||||||||||||||
's | O | |||||||||||||||||||||||||||||||
ί·ι | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | I | O | 0 | 0 | O | O | O | (Al) | O | ||||||||||||||
Ίπ | (Rück | (gesetzt | O | 1 | 1 | (gesetzt | ||||||||||||||||||||||||||
Ίι | gesetzt | durch | durch | 1 | ||||||||||||||||||||||||||||
Ί: | 0 |
durch
1.0) |
1.0) | 1.0) | 1 | |||||||||||||||||||||||||||
C | 1 | ι | 0 | 0 | 0 | I | O | 0 | 0 | O | O | O | (A l) | O | ||||||||||||||||||
'; i | 0 | 0 | O | 1 | 1 | |||||||||||||||||||||||||||
'.1 | O | 1 | ||||||||||||||||||||||||||||||
(;. | I | I | 1 | 0 | O | 0 | 0 | 1 | 0 | 1 | O | O | O | (Al) | O | |||||||||||||||||
'■„ | 0 | (Rück- | (gesetzt | O | 1 | 1 | ||||||||||||||||||||||||||
/.. | gesetzt | durch | 1 | |||||||||||||||||||||||||||||
'is | 1 | 0 | durch | 1.1 | ||||||||||||||||||||||||||||
0 | 1.1) | O | ||||||||||||||||||||||||||||||
C | 1 | ι | 0 | 0 | 0 | O | O | 0 | 1 | O | O | O | (A 1) | O | ||||||||||||||||||
Ίο | O | 1 | 1 | |||||||||||||||||||||||||||||
':ιι | O | |||||||||||||||||||||||||||||||
Γ - | C | 1 | 0 | 1 | O | 0 | O | O | 0 | O | 1 | 1 | O | (A I) | 1 | |||||||||||||||||
,,, | (Ol | 1 | (Rück | (gesetzt | O | O | (Rück- | 1 | ||||||||||||||||||||||||
'::< | gesetzt | durch | gesetzt | O | ||||||||||||||||||||||||||||
'M | durch | 2.OB) | durch | |||||||||||||||||||||||||||||
2.OB) | 2.OU) | |||||||||||||||||||||||||||||||
1 | 1. | 0 | 1 | 0 | 0 | 1 | O | 0 | O | O | O | 1 | (A I) | O | ||||||||||||||||||
1 | (gesetzt | (Rück | O | 1 | 1 | (gesell | ||||||||||||||||||||||||||
':ι. | durch | gesetzt | durch | 1 | ||||||||||||||||||||||||||||
.^· | 3.0) | durch | 3.0) | |||||||||||||||||||||||||||||
3.0) | ||||||||||||||||||||||||||||||||
C | ι, | 1 | 0 | 0 | 0 | 1 | O | 0 | O | O | O | O | (Al) | O | ||||||||||||||||||
'■•ι | O | 1 | 1 | |||||||||||||||||||||||||||||
- '■■■'■ -v ■ | O | |||||||||||||||||||||||||||||||
'-.Il | ||||||||||||||||||||||||||||||||
15
tZ ^- — -τ
Su <
— SS ΓΜ
O ~ M-a r-i
Zur Zeit ii6 erscheint wieder eine F2FJ durch den
Obergang 40-9 in Kurve 40. Der in der Kurve 44
angegebene Datenpegel bleibt wie dargestellt hoch. Der Abfrageimpuls wird in der Kurve 46 durch die
5 Obergänge 46-16 und 46-17 dargestellt In diesem Fall
befindet sich der RPM-Datenpegel auf Eins-Niveau, so daß nur eine Änderung des Zustandes in der
Notwendigkeit liegt, einen anderweitig überflüssigen Abfrageimpuls auszublenden. Nur das Potential der
ίο Leitungen P1 und P0 des Registers 72 wechselt, wie durch
die Obergänge 144-16 und 146-16 in den entsprechenden
Kurven dargestellt wurde. Die Verriegelung 82 wird am Obergang 154-16 in Kurve 154 durch das
Durchschalten des UND-Gliedes 111, dargestellt durch
den Obergang 160-16 in Kurve 160, rückgesetzt Durch
diesen Obergang wird auch die Verriegelung 83 gemäß der DarsteDung im Obergang 164-16 in Kurve 164
gesetzt und das UND-Glied 93 schaltet zur *eit r,8
durch, dargestellt durch den Obergang 166-16 in Kurve
166. Der Ausgangspegel der Abfrage-Verriegelungsschaltung 108 bleibt hoch, wodurch keine Abfrageimpulse
am Anschluß 34' erzeugt werden. Der Rest der Schaltung 30 bleibt zur Erzeugung eines Ausgabeimpulses
am Anschluß 32* bereit wie es durch die Obergänge
194-20 und 194-21 der Kurve 94 dargestellt ist wenn
entsprechende Abfrageimpulse gemäß Darstellung in der Kurve 196 nach obiger Beschreibung erzeugt
werden.
Zur Zeit In wird eine andere Änderung abgefühlt. Der
Obergang 40-12 in Kurve 40 zeigt an, daß eine F2F-Null
übersetzt werden muß, und die PFM-Datenkurve 44 fällt am Obergang 44-22 ab. Die Übersetzungsschaltung 30
funktioniert ähnlich wie oben beschrieben, jedoch erhalten die Verriegelungsschaltung 83, ein UND-Glied
und der monostabile Multivibrator 124 den Auftrag, eine Ausgabe am Anschluß 32' und am Anschluß 34' zu den
Zeiten i» und tu und eine Ausgabe am Anschluß 32'
zwischen den Zeiten f» und f» zu verhindern, während
ein Abfrageimpuls zwischen den Zeiten (29 und tM an den
+0 Ausgabeanschluß 34' gegeben wird.
Die nächste Änderung beim Übersetzen erfolgt zur Zeit r» wenn eine F2F-Eins abgefühlt wird, und die
Schaltung 30 unterdrückt sowohl den Eins-Impuls als auch den Abfrageimpuls an den Anschlüssen 32' und 34'
zu diesem Zeitpunkt, verzögert jedoch effektiv die Abgabe dieser Impulse bis zu einem Augenblick
zwischen den Zeitpunkten r» und i». Ähnlich erzeugen
die anderen Änderungen nach Darstellung in der Tabelle II die gewünschten Ausgangsimpulse an den
in Anschlüssen 32' und 34', wobei keine wp'i.ere genaue
Beschreibung für nötig gehalten wird.
Das Schaltbild der Fig.8 zeigt ein Beispiel für eine
Übersetzungsschaltung 30" mit weniger Bauteilen, die dieselben Funktionen ausführt, wie die bisher beschriebene
Schaltung.
Ein Zähler 210, der z. B. ein acht Bit großer Zähler
sein kann, ist mit einer Überlaufleitung an die Setzanschlüsse einer Bereitschafts-Verriegelung 212
von bilateralem Flipflop-Typ angeschlossen. Bei dieser Schaltungsanordnung wird an die Abfragesteueranschlüsse
36" für den Zähler 210 und die Rücksetzanschlüsse der Verriegelung 212 Spannung angelegt, um
sie rückgestellt zu halten und dadurch wieder JK-FWpflopschaltungen 214 und 216 rückgesicllt zu halten. Die
hi /K-Flipflopschaltung ist eine allgemein bekannte,
riicksetzbare, reziprokleitende Schaltung. Wenn ein Rückstellpotential an den Rückstellanschluß R angelegt
wird, befindet sich der direkte Ausgabeanschluß Q auf
niedrigem Signalniveau und der invertierte Ausgabeanschluß Pauf hohem Niveau. Letzterer Anschluß Pliefert
ein Ausgabesignal, welches relativ zum Signal am (^-Anschluß unveränderlich invertiert ist und oft auch
mit Q~ (nicht Q) bezeichnet wird. Diese Signalpegel
werden beibehalten, wenn das Rücksetzpotential weggenommen wird, ungeachtet der Potentialpegel der
Anschlüsse / und K bei Fehlen eines Abfrageimpulses am Anschluß 5. Wenn ein Abfrageimpuls an den
Anschluß 5 gelegt wird, ändern sich die Signalpegel an den Anschlüssen Q und P nicht, wenn die beiden
Anschlüsse/und K ihren niedrigen Pegel aufweisen. Die //i-Flipflopschaltung kippt hin und her, wenn die
Anschlüsse / und K ihren hohen Pegel aufweisen bei Anlegen eines Abfrageimpulses, wodurch der Q-Anschluß
hohes Potential annimmt und der P-Anschluß niedriges, wenn sie sich in dem oben beschriebenen
Zustand befanden. Die Signalpegel an den Anschlüssen Q und fkippen bei jedem Anlegen eines Abfrageimpulses
hin und her, wenn die Anschlüsse /und K beide auf ihrem hohen Signalpegel aufweisen. Eine Folge von
Abfrageimpplsen resultiert also in einem Hin- und
Herkippen, solange, wie die Anschlüsse / und K auf demselben hohen Pegel bleiben. Ungeachtet der
Signalpegel an den Anschlüssen Q und P nehmen diese entsprechende Signalpegel bei Anlegen eines Abfrageimpulses
ein, wenn die Anschlüsse / und K auf entgegengesetztem Niveau stehen. Diese vielseitige
Schaltungsanordnung hat hier die Doppelfunktion, Daten- und Abfrageimpulse zu verarbeiten. Ein
UND-Glied 218 und ein Antivalenzglied 220 sowie ein ODER-Glied 222 sind zur Verarbeitung von Datenimpulsen
und ein C;DER-Glied 224 und ein UND-Glied 226 zur Verarbeitung von Abfragei^npulsen zusammengeschaltet
Eine Zeitverzögerungseinheit 104 mit derselben Charakteristik wie die obm beschriebene ist
zwischen die Eingangsanschlüsse 24" für die RPMD-Abfrageimpulse und das UND-Glied 226 gelegt,
wodurch die an den Ausgangsanschlüssen 34' erscheinenden F2F-Abfrageimpulse etwas nach einer Änderung
in den F2 F-Pegel η am Datenausgabeanschluß 32" erscheinen.
Wenn die Rücksetzanschlüsse 36" durch Auslosen des zugehörigen Abfrageimpulses auf niedriges Potenthl
gebracht werden, ist der Zähler 210 zum Betrieb bereit, und die Bereitschafts-Verriegelung 212 bleibt ebenso
rückgesetzt wie die/ÄT-Flipflopschaltungen 214 und 216.
Das F2F-Dateneingangssignal für den RPMD-Modulator wird durch eine Kurve 240 im Zeitdiagramm der
F i g. 9 dargestellt. Eine Kurve 242 stellt die Signalpegel an den Anschlüssen 36" dar, die aus der Erregung des
Abfrageimpulses resultieren. Die an den Anschlüssen 24' erscheinenden Abfrageimpulse sind durch eine
Kurve 242 dargestellt, und dieselben von der Verzögerungseinheit 104 zum Einschalten des UND-Gliedes 226
verzögerten Impulse sind durch die Kurve 246 dargestellt. Die Signalpegel der Bereitschafts-Verriegelung
212 werden durch die Kurve 248 dargestellt, während die an den Anschlüssen 22' erscheinenden
RPMD-Daten durch die Pegel in einer Kurve 250 dargestellt sind. Eine Kurve 252 zeigt die Signalpegel an
den Anschlüssen Q und K der Flipflopschaltungen 216 und am Anschluß / der Flipflopschaltungen 214, die
miteinander verbunden sind. In ähnlicher Weise stellt eine Kurve 254 die Signalpegel an den Anschlüssen Q
und K des Flipflops 214 dar und an einem Eingangsanschluß des Antivalenzgliedes 220, die miteinander
verbunden sind, sowie dem anderen EingangsanschluG des ODER-Gliedes 222 und den Ausgangsanschlüssen
32'. Die Ausgabe des UND-Gliedes 218 und das Signal am /-Anschluß der Flipflopschaltung 216 sind durch die
Kui-ve 256 dargestellt. Die Kurven 258 und 260 zeigen
die Signalpegel der F2F-decodierten Daten an den Ausgangsanschlüssen 32" und die F2F-Abfrageimpulse
an den Anschlüssen 34'. Die Zeitfolge der verschiedenen Übergänge in den obenerwähnten Kurven wird durch
Markierungen auf der Abszisse 262 gezeigt Wie aus
ίο diesen Kurven hervorgeht, setzt der Zähler 210 die
Bereitschafts-Verriegelung 212 auf die Zahl acht zur Zeit fio. Diese Operation ist im wesentlichen dieselbe
wie bei der vorhergehenden Schaltung und kann nach Bedarf entsprechend abgewandelt werden.
Die Bereitschafts-Verriegelung 212 kippt hin und her und nimmt das Rücksetzpotential von den Flipflops 214
und 216 weg und macht sie für einen erfindungsgemäßen Betrieb bereit. Der (^-Anschluß des /K-Flipflops
214 befindet sich auf einem niedrigen Pegel, wodurch das Antivalenzglied 220 eingeschaltet wird zur Annahme
des hohen Pegels entsprechend der binären Eins vom RPM-Demodulator. Zur Zeil in schaltet das Signal
am P-Anschluß des Flipflops 216 das UND-Glied 218
ein mit dem Ergebnis, daß der /-Anschluß des Flipflops 216 einen hohen Pegel aufweist Wenn der nächste
RPMD-Abfrageimpuls an den Anschlüssen 24" erscheint,
werden die Flipflopschaltungen 214 und 216 getriggert, wodurch sie hin- und herkippen und ein
Eins-Signal über das ODER-Glied 222 an die F2F-Ausgangsanschlüsse 32" geben. Der Signalpegel am
Q-Anschluß des Flipflops 214 wird angehoben, weil das
Signal der FlipflcpschaJtung 216 ansteigt wodurch ein
Signalpegel über das ODER-Glied 224 an das UND-Glied 226 gegeben wird. Letzteres wird zum
J5 nächsten Zeitpunkt tu durchgeschaltet um einen
F2F-Abfrageimpuls an die Anschlüsse 34" zu leiten. Die Arbeitsweise der Schaltung 30" läßt sich anhand der
Kurven in F i g. 9 verfolgen.
Die in Fig.8 gezeigte Anordnung ist gemäß dem
Vorteil entworfen, daß von den vier Betriebsstellungen der beiden //C-Flipflops 214 and 2K-, eine nicht und eine
andere gemeinsam benutzt wird. Eine Modifikation dieser Anordnung ist in F i g. 10 gezeigt, wo im Interesse
der Klarheit nur die Datenverarbeitungskomponenten gezeigt sind. Hier sind die /K-Flipflops 214 und 216 bzw.
die Anschlüsse / und K nicht mehr direkt mit dem (^-Anschluß des /K-Flipflops 216, sondern mit der
Ausgangsleitung eines UND-Gliedes 228 verbunden. Der (^-Anschluß des /K-Flipflops 214 ist mit dem
so Eingang des UND-Gliedes 228 zusammen mit einer Leitung von den RPMD-Dateneingangsanschlüssen 22"
verbunden. Diese sind die einzigen durchgeführten
Änderungen.
Für Fachleute läßt sich das UND-Glied 228 durch jede andere geeignete Form einer die Koinzidenz von
Signalpegeln bestimmenden Schaltung ersetzen, und es lassen sich die notwendigen gegenseitigen Verbindungen
in Flipflopschaltungen für die automatische Synchronisation in der jeweiligen Anwendung herstellen.
Diese modifizierte Schaltungsanordnung liefert eine automatische Resynchronisation der Übersetzungsschaltung auf Kosten nur des UND-Gliedes 228, falls die
Schaltung aus irgendeinem Grund außer Takt fällt Bei Bedarf wird die Schaltung jedesmal resynchronisiert,
wenn ein F2F-Datenbitmuster 101 im Datenstrom erscheint. Ein solches F2F-Datenmuster im Einleitungsteil
des Datenstroms übernimmt natürlich die Anfangs-
synchronisierung, wenn aus irgendeinem Grund eine lange Reihe binärer Nullen unerwünscht erscheint.
F i g. 11 zeigt in den Kurven die Synchronisation
und/oder Resynchronisation der Obersetzungsschaltung nach dem Erfindungsgedanken, Eine Kurve 300
stellt eine F2F-Datenkurve für den Datenstrom 101 dar.
Der entsprechende RPMD-Abfrageimpulszug ist durch eine Kurve 302 gezeigt und eine weitere Kurve 304 stellt
denselben Impulszug zeitlich verzögert dar. Die RPM D-Datenkurve wird durch eine Kurve 306
dargestellt Die Synchronisationsoperation hängt von drei Betriebsbedingungen ab. Wenn zur Zeit u, die
Q-Anschlüsse der Flipflops 214 und 216 das Null- bzw.
das Eins-Potential aufweisen, ist das System bereits synchronisiert
Die Kurven 310 bis 315 zeigen Signalpegel an den Anschlüssen J, K, Q des Flipflops 214 und J, K, Q des
Flipflops 216. Der F2F-Ausgangssignalpegel am Anschluß 32" wird durch eine Kurve 316 und der
F2F-Abfrageimpuiszug durch eine andere Kurve 317 dargestellt, wobei die entsprechende 101-Ausgangsspannung
auf einer Linie 318 zu den Zeiten fc, tio und tu
gezeigt ist
Wenn zur Zeit U die ^-Anschlüsse der Fhpflops 214
und 216 auf 1- bzw. 0-Potential aufweisen, ist dia System
außer Synchronisation. Die Anschlüsse /, K und Q der Flipflopschaltungen weisen die durch die Kurven 320 bis
325 dargestellten Signalpegel auf. Nach Darstellung durch die Kurve 326 befinden sich die Daten auf einem
steten Eins-Niveau, und die Abfrageimpulszeile hat nach Darstellung durch eine Kurve 327 nur zwei Impalse. Der
Impuls 328 zur Zeit U ist mit dem ersten Abfrageimpuls zur Zeit fe in der Kurve 317 nicht ausgenchtet und daher
außer Synchronisation. Der Impuls 329 ist zur Zeil fa ist richtig ausgerichtet und das System ist jetzt synchronisiert
Wenn die (^-Anschlüsse der Flipflopschaltungen 0-Potential aufweisen, muß das System synchronisiert
werden. Die Kurven 330 bis 335 zeigen die Signalpegel für die aufgeführten Anschlüsse für die andere, nicht
synchronisierte Situation in diesem Fall. Der Datenpegel ist wieder für den ersten Teil einer Kurve 336
fehlerhaft, und die Abfrageimpulse, dargestellt in der Kurve 337, sind ebenfalls falsch. Die Impulse 338 und
339 zu den Zeiten U und fe sind nicht ausgerichtet, zur Zeit (κ ist der Impuls 340 jedoch ausgenchtet, und das
System ist wieder synchronisiert und zur Übersetzung bereit
Nachdem die Fiipflops 214 und 216 rückgestellt wurden am Anfang der Abfrageoperation, können die
Q-Anschlüsse nicht beide Eins-Potential annehmen, und daher kann diese Situation nicht als ein möglicher
Anfangszustand betrachtet werden.
Dasselbe Ergebnis erhält man natürlich, wo eines oder mehrere RPMD-Bits 0 vor einem F2F-BU 1 stehen.
Die Erfindung betrifft in erster Linie eine Übersetzungsschaltung zur Anpassung einer PFM-Demodulationsschaltung
für die Demodulation von in PFM-Form aufgezeichneten Daten. Durch eine einfache elektromechanische
Schaltanordnung wird die Schaltung zum Decodieren von RPM-Daten in der üblichen Form
verbunden und eine Übersetzungsschaltung zum Decodieren von PFM-codiertßn Daten hinzugefügt. Eine
Funktionsschaltungsanord'iung zur automatischen Bestimmung,
welcher der beiden Codes verwendet wurde, und zur Umschaltung der -Schaltungsanordnung zwecks
Erzeugung der gewünschten demodulierten Daten an den Ausgangsansrhlüssen ist im Funktionsdiagramm
der Fig. 12 gezeigt. In diesem Diagramm wird die Ausgabe der RPM-Demodulationsschaltung an die
Dateneingangsanschlüsse 22'" und die Abfrageimpuls-Eingangsanschlüsse
24'" angelegt, und die entsprechenden Ausgabedaten erscheinen an den Anschlüssen 32"',
wie sie durch die an die Anschlüsse 34'" gelieferten Abfrageimpulse geprüft wurden. Ein RPMD-PFM-Übersetzer
230 wird nach der obigen Beschreibung eingeschaltet Binäre Datensigndpegel erscheinen an
den Ausgangsanschlüssen 232, wie sie durch die
ίο Abfrageimpulse an den Anschlüssen 234 aufgrund der
Eingangsdaten an den Anschlüssen 236, die mit den Anschlüssen 22'" verbunden sind, und aufgrund des
Anlegens von RPMD-Abfrageimpulsen an die Anschlüsse 238, die mit dem Anschluß 24'" verbunden sind,
geprüft wurden. Die Initialisierungsschaltung wird bei der Schaltung 230 weggelassen oder es werden andere
Vorkehrungen getroffen, um die Ausgabe von der Berekschafts-Verriegelung weiterleiten zu können. Hier
sind ein Λ'-Bitzähler 240 und ein Bereitschafts-Flipflop
342 der eben beschriebenen Art darsteliungsgemäß verbunden und werden durch ein Rückstellpotential an
den Anschlüssen 36'" zurückgest'^t gehalten. Die Rückstelipotential-Ausgangsleitung des Bereitschafts-Flipflops
342 ist mit den Rückstelleingangsanschlüssen 344 der Schaltung 230 gemäß obiger Beschreibung
verbunden. Die Bereitschafts-Verriegelung 342 ist an einen Codeerkennungsschalter angeschlossen, der hier
als JK-Flipflop 350 dargestellt ist Der /-Anschluß ist mit den Dateneingangsanschlüssen 22'" und der £-Anschluß
mit einem Punkt eines Referenzpotentials verbunden. Der Abfrage- oder Seizanschluß des
/AT-FIipflops 350 ist mit dem Ausgangsanschluß der
Bereitschafts-Verriegelung 342 verbunden, um das /tf-Flipflop 350 bei der N-ten Zählerstellung des
Zählers 240 abzufragen. In konventionellen Geräten ist dieser /V-te Zählerstand sehr oft die acht, es kann jedoch
auch jeder andere Zählzrstand sein. Bei dem /V-ten Zählerstand sind RPM-codierte Daten eine binäre Null.
Wenn diese binäre Null an den /-Anschluß des
w /K-Flipflops 350 und ein Abfrageimpuis angelegt
werden, bleibt der P-Anschluß der Schaltung 350 auf
hohem Potential oder nimmt es an, wenn er auf nieüiigerem war, um die UND:Glieder 352 und 354
einzuschalten, die die Übersetzerschaltung 230 effektiv umgehen. Wenn PFM-Daten durch einen RPM-Demodulator
decodiert werden, ist das an den Eingangsanschlüssen 22'" zum Anlegen an den /-Anschluß des
/-Flipflops 350 erscheinende Datenbit eine binäre Eins beim N-ten Bit Wenn die binäre Eins noch angelegt ist
so wird der Detektor 350 abgefragt und der <?-AnschIuß
nimmt hohes Potential an und schaltet die UND-Glieder 356 und 358 durch. Das Potential des /»-Anschlusses fällt
natürlich ab und spent die UND-Glieder 252 und 254. Somit wird die Übersetzerschaltung 230 automatisch in
den Schaltkreis mit den ODER-Gliedern 362 und 364 eingeschaltet Diese Schaltung arbeitet unabhängig von
der Bedienungstür ct und liefert die beabsichtigten
Daten an das verarbeitende Gerät ohne Anzeige der Originalcodierung. Häufig ist jedoch eine Anzeige der
to Ursprungscodienjng erwünscht. Diese läßt sich leicht
durch zwei UND-Glieder 368 und 370 verwirklichen, die an die Q- und AAnschlüsse der Codedetektorschaltung
350 angeschlossen sind und entsprechend durch die Ausgabe der Bereitschafts-Verriegelung jK2 eingeschal-
<>■-, tet werden, um eine Anzeige von RPM-Daten an den
Anschlüssen 372 oder von PFM-Daten an den Anschlüssen 374 auc·,· für den Betrieb eines geeigneten
Anzeigengerätes zu liefern.
Hierzu 5 Watt Zeichnungen
Claims (9)
1. Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten, die
einem Decodierer für retrospektive Impulsmodulation zugeführt werden, gekennzeichnet
durch
einen Dateneingang (22, F i g. 3) und einen Eingang (24') für Abtastimpulse, denen die Daten- und ι ο
Abtastausgangsimpulse des Decodierers zugeführt werden,
einen Datenausgang (32') und einen Ausgang (34') für Abtastimpulse, an denen die pulsfrequenzmodulierten
Daten bzw. die Abtastimpulse erscheinen, vier Flipflops (81,82,83,84),
ein den Abtastimpuls festlegendes Flipflop (108) mit
2 komplementären Eingängen, dessen Ausgang über eine Kopplungsschaltung (127) mit dem Ausgang für
Abtastimpulse verbunden ist, einen Zälpitr (88), dessen Eingang an den Eingang für
Abtastänipuise angeschlossen ist und dessen Ubertragsausgang
mit dem Setzeingang des ersten (81) der vier Flipfiops verbunden ist,
ein 2-Bit-Schieberegister (72), dessen Datenklemme an den Dateneingang und dessen Schiebeeingang an den Eingang für Abtastimpulse angeschlossen ist und das 4 Ausgänge aufweist,
zwei Daten-UND-Glieder (92, 93), bei denen ein Eingang mit dem Ausgang des zweiten (82) bzw. dritten (83) Flipflops verbunden ist, während zwei weitere Eingänge mit den Ausgängen des Schieberegisters verbunden sind und ihre Ausgänge mit dem Datenausgang,
ein 2-Bit-Schieberegister (72), dessen Datenklemme an den Dateneingang und dessen Schiebeeingang an den Eingang für Abtastimpulse angeschlossen ist und das 4 Ausgänge aufweist,
zwei Daten-UND-Glieder (92, 93), bei denen ein Eingang mit dem Ausgang des zweiten (82) bzw. dritten (83) Flipflops verbunden ist, während zwei weitere Eingänge mit den Ausgängen des Schieberegisters verbunden sind und ihre Ausgänge mit dem Datenausgang,
ein erstes Austausch-LMD-Glied (110), dessen einer
Eingang an den Ausgang des .rsten Flipflops und dessen anderer Eingang an einen Ausgang des
Schieberegisters und dessen Ausgang an den Rücksetz-Eingang des ersten, den Setz-Eingang des
zweiten und einen der komplementären Eingänge des den Abtastimpuls festlegenden Flipflops angeschlossen
ist,
ein zweites Austausch-UND-Glied (111), das eingangsseitig an das erste Daten-UND-Glied und an
das Schieberegister angeschlossen ist, während sein Ausgang mit dem Rücksetz-Eingang des zweiten
Flipflops, dem Setz-Eingang des dritten Flipflops und einem komplementären Eingang des den
Abtastimpuls festlegenden Flipfiops verbunden ist, an den auch das erste Austausch-UND-Glied
angeschlossen ist,
ein drittes Austausch-UND-Glied (122), das eingangsseitig mit dem zweiten Daten-UND-Glied und
dem Schieberegister verbunden ist und dessen Ausgang an den Rücksetz-Eingang des dritten (83),
dem Setz-Eingang des vierten Flipfiops (84) und den anderen komplementären Eingang des den Abtastimpuls
festlegenden Flipfiops angeschlossen ist,
wenigstens ein viertes Austausch-UND-Glied (121), das eingangsseitig mit dem vierten Flipflop (84) und dem Schieberegister verbunden ist und dessen Ausgang an den Rücksetz-Eingang des vierten Flipfiops, dem Setz-Eingang des ersten Flipfiops und einem der komplementären Eingänge des den Abtastimpulse bestimmenden Flipfiops angeschlos- t» sen ist, wobei ein Eingang der Koppelschaltung (106, 126, 127, 128) an die Klemme für Abtastimpulse angeschlossen ist.
wenigstens ein viertes Austausch-UND-Glied (121), das eingangsseitig mit dem vierten Flipflop (84) und dem Schieberegister verbunden ist und dessen Ausgang an den Rücksetz-Eingang des vierten Flipfiops, dem Setz-Eingang des ersten Flipfiops und einem der komplementären Eingänge des den Abtastimpulse bestimmenden Flipfiops angeschlos- t» sen ist, wobei ein Eingang der Koppelschaltung (106, 126, 127, 128) an die Klemme für Abtastimpulse angeschlossen ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß eine Verzögerungsschaltung (104) zwischen der Eingangsklemme für Abtastimpulse
und der Koppelschaltung angeordnet ist
3. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Koppelschaitung ein weiteres UND-Glied (126) enthält, dessen einer Eingang an
den Ausgang des den Abtastimpuls festlegenden Flipfiops und dessen Ausgang mit dem Ausgang für
Abtastimpulse verbunden ist und daß die \erzögerungsschaltung
zwischen dem Eingang (24') für Abtastimpulse und dem zweiten Eingang des zusätzlichen UND-Gliedes angeordnet ist.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Koppelschaltung einen weiteren an
die Verzögerungsschaltung angeschlossenen Eingang aufweist und daß der zweite Eingang des
weiteren UND-Gliedes an den Rücksetz-Eingang eines Flipfiops (106) der Koppelschaltung und an den
Ausgang (Q) des den Abtastimpuls definierenden Flipfiops angeschlossen ist
5. Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten, die
einem Decodierer für retrospektive Impulsmodulation zugeführt werden, gekennzeichnet durch
einen Datenausgang (22, Fig.8) und einen Abtastimpulseingang (24'), denen die Daten- und Abtastausgangsimpulse des Decodierers zugeführt werden, einen Datenausgang (32') und einen Ausgang (34') für Abtastimpulse, denen die pulsfrequenzmodulierten Daten und die Abtastinformation zugeführt werden,
einen Datenausgang (22, Fig.8) und einen Abtastimpulseingang (24'), denen die Daten- und Abtastausgangsimpulse des Decodierers zugeführt werden, einen Datenausgang (32') und einen Ausgang (34') für Abtastimpulse, denen die pulsfrequenzmodulierten Daten und die Abtastinformation zugeführt werden,
ein Antivalenz-Glied (220), dessen einer Eingang (22", F i g. 8) mit dem Dateneingang verbunden ist
und auf das ein UND-Glied (218) folgt
ein erstes /AT-Flipflop (216), dessen /-Eingang an das UND-Glied und dessen AAusgang an den zweiten Eingang des UND-Gliedes und dessen Auslöse-Eingang (S) an den Abtastimpulseingang (24") angeschlossen ist
ein erstes /AT-Flipflop (216), dessen /-Eingang an das UND-Glied und dessen AAusgang an den zweiten Eingang des UND-Gliedes und dessen Auslöse-Eingang (S) an den Abtastimpulseingang (24") angeschlossen ist
ein zweites /K-Flipflop (214), dessen /-Eingang mit
dem /f-Eingang des ersten //C-Flipflops und dessen
Auslöse-Eingang ebenfalls an den Abtastimpulseingang angeschlossen ist
eine Verbindung des (^-Ausgangs des ersten
//C-Flipflops mit dessen K- und dem /-Eingang des
zweiten JK- Flipfiops,
ein ODER-Glied (222), das die (^-Ausgänge beider
/AT-Flipflops mit dem Datenausgang (32") verbindet,
ein weiteres ODER-Glied (224), das mit dem P-Ausgang des ersten und dem (^-Ausgang des
zweiten JK-Flipfiops verbunden ist,
ein zweites UND-Glied (226), dessen Eingang an das zweite ODER-Glied angeschlossen und dessen Ausgang mit dem Ausgang (34") und dessen zweiter Eingang mit dem Abtastimpulseingang verbunden ist.
ein zweites UND-Glied (226), dessen Eingang an das zweite ODER-Glied angeschlossen und dessen Ausgang mit dem Ausgang (34") und dessen zweiter Eingang mit dem Abtastimpulseingang verbunden ist.
6. Schaltung nach Anspruch 5, dadurch gekennzeichnet daß ein Verzögerungsglied (104) zwischen
dem Abtastimpulseingang und dem zweiten Eingang des UND-Gliedes angeordnet ist.
7. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Verzögerungsschaltung eine solche
Verzögerungszeit aufweist, daß der dem zweiten UND-Glied zugeführte Abtastimpuls so lange
verzögert wird, bis das Auslösen der Flipfiops durch diesen AuslöEungsimpuls beendet ist.
8. Schaltung nach Anspruch 5, dadurch gekenn-
zeichnet,daß ein weiteres UND-Glied(228, Fig. JO)
vorgesehen ist, dessen erster Eingang mit dem (^-Ausgang des ersten y^-Flipflops und dessen
zweiter Eingang mit dem P-Ausgang des zweiten /K-Flipflops und dessen Ausgang an die miteinander
verbundenen /- und K-Klemmen der beiden
Flipflops angeschlossen ist und dessen dritter Eingang mit dem Dateneingang (22") verbunden ist
9. Schaltung nach Anspruch 5, gekennzeichnet durch einer. Zähler (240, Fig. 12), dessen Eingang
mit dem Abtastimpulseingang verbunden ist und der einen Übertragsausgang besitzt, an den eine
Schaltvorrichtung (342) angeschlossen ist, die auch mit den Rücksetz-Eingängen der /^L-FIipflops
verbunden ist und diesen ein Rücksetzpotential zuführt und es wahlweise abhängig vorn Übertrag
des Zählers wieder entfernt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00376032A US3848251A (en) | 1973-07-02 | 1973-07-02 | Logical circuitry for recovering rpm decoded prm recorded data |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2431519A1 DE2431519A1 (de) | 1975-01-30 |
DE2431519B2 true DE2431519B2 (de) | 1981-03-19 |
DE2431519C3 DE2431519C3 (de) | 1981-12-10 |
Family
ID=23483411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2431519A Expired DE2431519C3 (de) | 1973-07-02 | 1974-07-01 | Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten |
Country Status (6)
Country | Link |
---|---|
US (1) | US3848251A (de) |
JP (1) | JPS5435764B2 (de) |
CA (1) | CA1024654A (de) |
DE (1) | DE2431519C3 (de) |
FR (1) | FR2236316B1 (de) |
GB (1) | GB1473678A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2750229A1 (de) * | 1977-11-10 | 1979-05-17 | Gewerk Eisenhuette Westfalia | Messerschild zum auffahren von unterirdischen kanaelen, tunnels o.dgl. |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51144558A (en) * | 1975-06-06 | 1976-12-11 | Sony Corp | Signal processing circuit |
JPS6016027B2 (ja) * | 1977-11-18 | 1985-04-23 | ソニー株式会社 | タイムコ−ド読取装置 |
JPH053360Y2 (de) * | 1985-02-13 | 1993-01-27 | ||
US4761544A (en) * | 1985-11-15 | 1988-08-02 | Hewlett-Packard Company | Means and method of scaling time interval measurements from an optical bar code scanner to improve decoder efficiency |
JP2519841Y2 (ja) * | 1990-07-06 | 1996-12-11 | ハツポー化学工業株式会社 | 艶のある木目模様を有する合成樹脂板 |
JP6482587B2 (ja) * | 2017-03-24 | 2019-03-13 | テイ・エス テック株式会社 | 乗物用シート |
JP6309130B1 (ja) | 2017-03-24 | 2018-04-11 | テイ・エス テック株式会社 | 乗物用シート |
JP6583325B2 (ja) | 2017-03-24 | 2019-10-02 | テイ・エス テック株式会社 | 乗物用シート |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3422425A (en) * | 1965-06-29 | 1969-01-14 | Rca Corp | Conversion from nrz code to selfclocking code |
GB1143694A (de) * | 1966-11-14 | |||
US3623041A (en) * | 1969-07-22 | 1971-11-23 | Ibm | Method and apparatus for encoding and decoding digital data |
US3689913A (en) * | 1970-04-17 | 1972-09-05 | Rca Corp | Conversion to a digital code which is self-clocking and absolute phasing |
US3678503A (en) * | 1970-07-06 | 1972-07-18 | Honeywell Inc | Two phase encoder system for three frequency modulation |
-
1973
- 1973-07-02 US US00376032A patent/US3848251A/en not_active Expired - Lifetime
-
1974
- 1974-05-15 FR FR7417752A patent/FR2236316B1/fr not_active Expired
- 1974-06-05 GB GB2481274A patent/GB1473678A/en not_active Expired
- 1974-06-25 CA CA203,406A patent/CA1024654A/en not_active Expired
- 1974-06-27 JP JP7290974A patent/JPS5435764B2/ja not_active Expired
- 1974-07-01 DE DE2431519A patent/DE2431519C3/de not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2750229A1 (de) * | 1977-11-10 | 1979-05-17 | Gewerk Eisenhuette Westfalia | Messerschild zum auffahren von unterirdischen kanaelen, tunnels o.dgl. |
DE2750229C2 (de) * | 1977-11-10 | 1981-10-15 | Gewerkschaft Eisenhütte Westfalia, 4670 Lünen | Messerschild zum Auffahren von unterirdischen Kanälen, Tunnels o.dgl. |
Also Published As
Publication number | Publication date |
---|---|
FR2236316B1 (de) | 1976-10-15 |
GB1473678A (en) | 1977-05-18 |
US3848251A (en) | 1974-11-12 |
JPS5435764B2 (de) | 1979-11-05 |
FR2236316A1 (de) | 1975-01-31 |
CA1024654A (en) | 1978-01-17 |
JPS5039115A (de) | 1975-04-11 |
DE2431519C3 (de) | 1981-12-10 |
DE2431519A1 (de) | 1975-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2847800C2 (de) | Digitales Informationsverarbeitungssystem zur Datenformatierung | |
DE2711526A1 (de) | Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals | |
DE2818704A1 (de) | Uebertragungssystem fuer die uebertragung analoger bild- und synchronisiersignale und zugemischer synchroner numerischer datensignale ueber analogleitungen | |
DE1960491A1 (de) | Rahmensynchronisierverfahren | |
DE2459885C2 (de) | Schaltung zur Dekodierung eines dynamisch modulierten Signals | |
DE1923805B2 (de) | Einrichtung zur Feststellung und Korrektur von Fehlern in einem übertragungssystem für codierte Daten | |
DE2431519C3 (de) | Schaltung zur Wiedergewinnung von mittels Pulsfrequenzmodulation aufgezeichneter Daten | |
DE2055356B2 (de) | Rastersynchronisierschaltung fuer digitale kommunikationssysteme | |
DE2135350A1 (de) | Verfahren und Anordnung zur Datenver arbeitung | |
DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
DE3852867T2 (de) | Verfahren und System zur Rastersynchronisierung. | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2015813B2 (de) | Verfahren und vorrichtung zur kodierung von zweiwertigen signalen zur datenuebertragung | |
DE2728275A1 (de) | Schaltungsanordnung zum wiedergewinnen von datensignalen aus einer folge von daten- und taktsignalen | |
DE2457435B2 (de) | Schaltung zur Wiedergewinnung von Daten aus einem Daten- und Taktsignale enthaltenden Signalzug | |
DE2203415A1 (de) | Verfahren und Vorrichtung zum Kodieren eines binaeren Information fuehrenden Datenflusses | |
DE2444218C2 (de) | Verfahren und anordnung zum darstellen von digitalen daten durch binaersignale | |
DE1953801A1 (de) | Einrichtung fuer die Ausfluchtung von Rasterintervallsignalen bezueglich des Wortrasters von empfangenen seriellen Digitaldaten | |
DE2127516C2 (de) | Verfahren zur Übertragung binärcodierter Signale von Bildvorlagen oder Schriftvorlagen | |
CH617051A5 (de) | ||
DE69124242T2 (de) | Verfahren und anordnung zur beschränkung des bandpasses binärer signale | |
DE2456178A1 (de) | Schaltungsanordnung fuer eine automatische verstaerkungsreglung fuer codierte daten | |
DE3331205A1 (de) | Synchronmuster | |
DE2428444A1 (de) | Einrichtung zur codierung bzw. decodierung von binaerdaten | |
DE2903329A1 (de) | Anordnung zum kodieren von daten zum eingeben in einem medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |