DE2703395B2 - Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation - Google Patents
Schaltungsanordnung zum Rückgewinnen kodierter BinärinformationInfo
- Publication number
- DE2703395B2 DE2703395B2 DE2703395A DE2703395A DE2703395B2 DE 2703395 B2 DE2703395 B2 DE 2703395B2 DE 2703395 A DE2703395 A DE 2703395A DE 2703395 A DE2703395 A DE 2703395A DE 2703395 B2 DE2703395 B2 DE 2703395B2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- arrangement according
- circuit arrangement
- recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Description
45
Die Erfindung betrifft eine Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation, welche in
einem Datenfluß an zeitlich festgelegten Stellen dargestellt ist, die sich mit einer Frequenz wiederholen,
die nominell vorbestimmt aber unkontrollierbaren Abweichungen ausgesetzt ist, wobei die Anordnung
eine Einrichtung zum Erzeugen von Signalen mit abwechselnd hohen und niedrigen Pegeln zur Verwendung
als Rückgewinnungsfenster, eine logische Rückgewinnungsschaltung, der die Fenster zugeführt werden
und eine Schleife mit einem phasenstarren Oszillator aufweist, der von einem Phasenvergleicher gesteuert ist
und die Zeitpunkte des Auftretens der Fenster festlegt, wobei an den Phasenvergleicher zwei Vergleichssignale
angelegt werden, von denen das eine das Rückopplungssignal in der Schleife und das andere ein Signal aus dem
Datenstrom ist.
Kodierte Binärinformationen können von einem μ magnetischen Medium, wie einer magnetischen Aufzeichnungsplatte,
von einem Nachrichten- und Übertragungskanal oder von irgendeiner anderen Quelle
erhalten werden.
Es ist bekannt, daß derartige Daten rückgewonnen oder regeneriert werden können, indem sogenannte
Fenster geschaffen werden, damit sie mit den Zeitpunkten übereinstimmen und zusammenfallen, an welchen
erwartet werden kann, daß die einzelnen Teile oder Komponenten des Datenstroms (wie Einsen, Nullen,
Taktimpulse usw.) auftreten, und indem diese Fenster dazu benutzt werden, um diese Datenkomponenten aus
dem zusammengesetzten Datenstrom auszublenden.
Derartige Fenster werden mittels eines phasenstarren Oszillators (PLO) erzeugt, welcher von dem
Daienstrom selbst gesteuert wird, so daß die geschaffenen
Fenster annähernd der Folgefrequenz und den Zeitpunkten des Auftretens der Datenkomponenten
entsprechen.
Der Rückgewinnungsvorgang, bei welchem derartige mittels eines phasenstarren Oszillators (PLO) geschaffene
Fenster verwendet werden, ist ziemlich schwierig und aufwendig. Insbesondere ist es wichtig, daß die Lage
der rückzugewinnenden Datenkomponenten so nahe wie möglich in dem jeweiligen Fenster mittig eingestellt
ist. Dies ist unabhängig von der Art der benutzten Datenkodierung wichtig. Insbesondere ist es auch für
bestimmte komplizierte Datenkodierarlen, wie beispielsweise das M2FM-Kodieren, wichtig. Mit diesem
Ausdruck ist ein FM- bzw. Frequenzmodulationskodieren bezeichnet, bei welchem »Eins«-Datenbits durch
einen Impuls in der Mitte eines Zeitintervalls (eines Bitelements bzw. einer Bitzelle) dargestellt sind, und
»Null«-Bits durch einen Impuls am Rand eines Zeitintervalls dargestellt werden. Für jedes Eins-Datenbit
ist ein Impuls vorhanden, aber für Null-Datenbits ist nur ein Impuls vorhanden, wenn entweder ein Eins- oder
ein Null-Impuls in dem unmittelbar vorhergehenden Zeitintervall vorhanden ist und kein Datenimpuls in dem
Zeitintervall vorkommt, das unmittelbar auf den in Frage stehenden Rand folgt. Das minimale Intervall T
zwischen Impulsen kommt für aufeinanderfolgende Eins-Bits vor. Das maximale Intervall zwischen Impulsen
ist dann 2,5 Tund kommt für ein Eins-Bit vor, auf das drei aufeinanderfolgende Null-Bits oder noch höhere
ungerade Vielfache derartiger aufeinanderfolgender Null-Bits folgen. Intervalle von 1,5 T und 2 Γ zwischen
aufeinanderfolgenden Impulsen können auch in Abhängigkeit von dem Bitmuster vorkommen.
Aufgrund der Kodiervorschriften, die bei einem derartigen M2FM-Kode angewendet werden, stellen die
Impulse an den Rändern der Zeitintervalle nicht nur Nullen, sondern auch eine sogenannte »Takt«-Information
dar. Dies ist eine Zeitinformation, welche die Gesamtnachrichtenzeit, wie das Beginnen von Bytes,
Worten und Nachrichten, bezeichnet, und wird zur Gesamtsynchronisierung des Daten benutzenden Systems
verwendet, bei welchem die Einsen und Nullen den im einzelnen wiedergegebenen Dateninhalt schaffen.
Das Rückgewinnungs- bzw. Regenerierungssystem muß daher auch Vorsorge zum Rückgewinnen der
Taktinformation schaffen, welche einen Teil des Datenflusses bildet. Dies bedeutet, daß in dem
Rückgewinnungssystem über die Nullen darstellenden Impulse nicht hinweggegangen werden kann, sondern
sie iuch neben den die Einsen darstellenden Impulsen
rückgewonnen werden müssen. Die Fenster, welche zur Rückgewinnung geschaffen sind, müssen auch diesem
Ziel angepaßt sein.
Der übliche phasenstarre Oszillator zum Erzeugen der Fenster, der zum Rückgewinnen von M2FM- oder
anderen kodierten Signalen benötigt wird, besteht aus einer geschlossenen Rückführungsschaltungsanordnung,
welche einen spannungsgesteuerten Oszillator zum Erzeugen der geforderten Ausgangssignale aufweist.
Dieser spannungsgesteuerte Oszillator erhält seine Steuersignale über ein Filter. Das Filter wird
wiederum mit dem Ausgang eines Phasenvergleichers gespeist. Ein Eingang an diesem Phasenvergleicher wird
über eine Rückkopplung von dem Oszillator selbst erhalten, während der andere Eingang aus dem
externen Signal erhalten wird, mit welchem der phasenstarre Oszillator zu verriegeln ist. Der Betrieb
des phasenstarren Oszillators ist so, daß eine feste Phasenbeziehung (z. B. eine Phasenkoinzidenz) zwischen
bestimmten Parametern der zwei Eingangssignale an dem Phasenvergleicher beibehalten wird.
Schwierigkeiten sind bei dem Versuch aufgetreten, derartige phasenstarre Oszillatoren beim Rückgewinnen
bzw. Regenerieren von Daten zu verwenden. Bei Verwendung eines phasenstarren Oszillators, um die zur
Rückgewinnung benötigten Fenster zu erzeugen, ist es üblich gewesen, den Datenfluß als das externe Signal zu
verwenden, das den spannungsgesteuerten Oszillator (über den Phasenvergleicher und das Filter) steuert,
während der Ausgang des spannungsgesteuerten Oszillators dazu verwendet wird, die Rückgewinnungsfenster zu erzeugen.
Bei Vorhandensein eines Impulses am Ausgang einer signalverarbeitenden Schaltung (10) wird eine logische
Rückkopplungsschaltung eingestellt, um dadurch dann einen Phasenvergleich zwischen der Rückflanke dieses
Impulses und dem Signal vorzubereiten, das von dem spannungsgesteuerten Oszillator rückgekoppelt ist. Die
rohen, noch nicht verarbeiteten Datenimpulse, die anfänglich von dem Aufzeichnungsmedium, dem Nachrichten-
oder Übertragungskanal oder von einer anderen Quelle zugeführt sind, eignen sich im
allgemeinen nicht für den vorstehend angeführten Zweck, da sie üblicherweise die Form von ziemlich
kurzen, scharfen Impulsen haben, die eine nicht ausreichende Zeitdauer zwischen ihren Vorder- und
Rückflanken schaffen, damit der phasenstarre Oszillator den Phasenvergleich einstellen und durchführen kann.
Aus diesem Grund wird bekanntlich auch eine signalverarbeitende Schaltung in dem Dateneingang
vor dem Phasenvergleicher verwendet, um die kurzen, scharfen, ursprünglichen Datenimpulse in längere
Impulse zu dehnen, wobei Pegelübergänge (Flanken) in einer vorbestimmten zeitlichen Beziehung zu den
ursprünglichen Datenimpulsen vorgesehen sind. Beispielsweise ist für Systeme, die eine nominelle, minimale
Zwischenimpulsdauer T von 2 μsek haben, eine Schaltung, wie beispielsweise ein monostabiler Multivibrator,
dazu verwendet worden, um sie auf einen Impuls zu dehnen, dessen Rückflanke 1 μsek nach der
Vorderflanke des ursprünglichen Datenimpulses auftritt. Außer der Durchführung einer bestimmten
Daiendehnung wird durch eine derartige signalverarbeitende Schaltung auch eine bestimmte Gesamtverzögerung
in den Datenfluß eingebracht.
Bei der Schaltungsanordnung der bisher verwendeten phasenstarren Oszillatoren ist es ferner üblich gewesen,
diese Datenimpulse, welche [mit Hilfe der mittels des phasenstarren Oszillators (PLO) geschaffenen Fenster]
tatsächlich rückzugewinnen sind, von einer Stelle in dem Datenfluß vor dem monostabilen Multivibrator zu
nehmen, welcher zum Dehnen dieser Impulse verwendet wird, bevor sie an den phasenstarren Oszillator
(PLO) angelegt sind.
Als Folge der Zwischenschaltung des Impulsdehners in dem Dateneingangsweg zu dem phasenstarren
Oszillator, aber nicht in dem Dateneingangsweg zu der Rückgewinnungsschaltung, bestand eine gewisse unterschiedliche
Verzögerung zwischen den zwei Wegen (nämlich zwischen dem Datenweg, auf welchem die
Fenster erzeugt wurden, und dem Datenweg, welcher den fenstererzeugenden phasenstarren Oszillator umgeht
und unmittelbar zu der Schaltung gelangt, welche die Fenster benutzt, um die Daten tatsächlich rückzugewinnen
bzw. zu regenerieren).
Um die nachteilige Wirkung dieser unterschiedlichen Verzögerung zu überwinden, ist es üblich gewesen,
absichtlich eine ausgleichende Verzögerung in dem Umgehungsweg vorzusehen. Eine derartige ausgleichende
Verzögerungsschaltung stellt einen zusätzlichen Kostenfaktor dar; bei komplizierten Zeit- und Frequenzparametern
stellt sie in der Tat einen wesentlichen Kostenfaktor dar. Darüber hinaus muß bei den
Datenimpulsen die Rückgewinnung äußerst genau in ihren jeweiligen Fenstern mittig eingestellt sein, eine
derartige Verzögerung in dem Weg, welchem der Datenfluß folgt, fein einstellbar sein und muß während
der Ausführung der Anlage einer derartigen Einstellung tatsächlich unterzogen werden. Hierdurch werden der
Aufwand und damit die Kosten weiter erhöht.
Am schlimmsten ist nicht, wie genau eine derartige Verzögerung anfangs eingestellt wird und wie stabil die
ganze Schaltung im Laufe der Zeit bleibt, sondern die Tatsache, daß die Datenimpulse nach einem sogenannten
Driften weg von ihren geforderten mittigen Lagen in den Fenstern wegen möglicher nicht kontrollierbaren
Änderungen in der Frequenz des Datenstroms ausgesetzt sind. Derartige Frequenzänderungen können aus
verschiedenen Gründen vorkommen, beispielsweise infolge von Drehzahländerungen in dem Transportmechanismus
in dem Aufnahme- oder Wiedergabegerät. Wenn sich die Frequenz ändert, ändert sich auch die
Phasenverschiebung, die einer vorgegebenen Zeitverzögerung entspricht, und dies hat zur Folge, daß sich die
Lage der umgeleiteten Datenimpulse bezüglich ihrer Rückgewinnungsfenster ändert und insbesondere sie
von ihrer geforderten Mittenlage in diesen Fenstern abweicht.
Diese Abweichungen von der Mitte beeinflussen nachteilig die Zuverlässigkeit der Datenrückgewinnung
oder, anders ausgedrückt, erhöhen die Fehlerrate. Diese nachteilige Wirkung nimmt zu, wenn die Größe der
Fehlerabweichung zunimmt. Darüber hinaus nimmt die Empfindlichkeit gegenüber derartigen Abweichungen,
wenn komplizierte Kode verwendet werden, bei großen Datenpackungsdichten zu.
Nicht nur die Toleranzen sind bei dichter gepackten Daten kleiner, sondern die Art der komplizierten Kode
ist so, daß komplizierte und aufwendigere Maßnahmen angewendet werden müssen, und diese wiederum sind
engeren Toleranzen unterworfen.
Wenn wieder der M2FM-Kode als Beispiel benutzt
Wi wird, ist dies für eine Rückgewinnung aus dem Datenstrom bei der Verwendung von Fenstern von
Vorteil, die ungleiche Längen haben (die nachstehend als nichtsymmetrische Fenster bezeichnet werden). Die
Fenster, welche benutzt werden, um die Einsen
i.s rückzugewinnen, sind vorzugsweise länger als die, die
zum Rückgewinnen der Nullen verwendet werden (d. h. der Taktinformation), Vorzugsweise haben diese zwei
Fensterarten Längen bzw. eine Dauer, die in einem
Verhältnis von 60/40 stehen. Mit anderen Worten, sie
besetzen 60 bzw. 40 Prozent eines Bitintervalls T. Durch die Schaffung und Verwendung derartiger nichtsymmetrischer
Fenster sind weitere Anforderungen an die Einhaltung einer genauen Mittigeinstellung von Daten
gestellt, wodurch wiederum die Empfindlichkeit gegenüber unerwünschten Frequenzänderungen zunimmt.
Ferner sollte beachtet werden, daß dieselben Schwierigkeiten, die der unterschiedlichen Verzögerung
zwischen den zwei Signalwegcn zuzuschreiben sind, auch auftreten können, wenn das ganze Rückgewinnungssystem
so ausgeführt ist, daß die Signalumleitung und nicht der Weg über den phasenstarren Oszillator
die größere Verzögerung aufweist.
Es ist Aufgabe der vorliegenden Erfindung, eine Schaltung der eingangs erwähnten Art zu schaffen,
welche sicherstellt, daß die Daten aus dem Eingangsdatenstrom immer praktisch in der Mitte des Fensters
erscheinen.
Gemäß der Erfindung wird dies erreicht durch eine Einrichtung, um der logischen Rückgewinnungsschaltung
ein Signal zuzuführen, das auch aus dem Datenstrom erhalten worden ist und eine Information
aufweist, die sich zeitlich ändernde Kenndaten darstellt, die im wesentlichen gleichzeitig mit entsprechenden,
sich zeitlich ändernden Kenndaten des Signals aus dem Datenstrom auftreten, das dem Phasenvergleicher
zugeführt wird und welches so im wesentlichen unabhängig von Frequenzabweichungen auftritt.
Diese Schaltung macht es möglich, den Eingangsdalenstrom, der den phasenstarren Oszillator umgeht, mit
der eigentlichen Datenrückgewinnungsschaltung zu verbinden, ohne daß eine ausgleichende Verzögerung in
dem Umleitungsweg verwendet wird und ohne daß eine Verzögerungseinstellung erforderlich ist.
Insbesondere wird der Umgehungsweg für diesen Eingangsdatenstrom mit einem Eingangssignal versorgt,
dessen sich zeitlich ändernde Kenndaten genau im Gleichschritt mit den sich zeitlich ändernden Kenndaten
dieses aus den Daten erhaltenen Eingangssignals gehalten werden, welches dem (PLO-)Phasenvergleicher
selbst zugeführt wird.
Dieser Eingang an dem Phasenvergleicher selbst findet statt, nachdem irgendeine Signalverarbeitung
(z. B. eine Impulsdehnung) an dem Datenfluß durchgeführt wird. Der Umgehungsweg wird in ähnlicher Weise
mit einem Signal versorgt, das genau derselben Signalverarbeitung unterworfen worden ist. Auf diese
Weise ist eine Notwendigkeil, eine ausgleichende Verzögerung in dem Umgehungsweg vorzusehen,
beseitigt. Auch ist es nicht mehr notwendig, eine Verzögerungseinstellung vorzunehmen, um eine Mittigeinstellung
von Datenimpulsen in den Rückgewinnungsfenstern zu erhalten, darüber hinaus ist die Gefahr von
Abweichung gegegenüber einer derartigen Mittigeinstellung infolge von Frequenzänderungen beseitigt. Die
fensterbildende Schaltung und die Datenrückgewinnungsschaltung, die diese Fenster benutzt, um mit dem
umgeleiteten Datenfluß zu arbeiten, sind so ausgelegt, daß sie gemäß der Erfindung mit dem phasenstarren
Oszillator zusammenarbeiten.
In einer bevorzugten Ausführungsform der Erfindung werden nichtsymmetrische Fenster erzeugt und zur
Rückgewinnung von M2FM-kodierten Daten benutzt.
Gemäß der Erfindung wird der Datenflußeingang zu der logischen Rückgewinnungsschaltung an einer Stelle
entnommen, an welcher dessen Übergänge zeitlich mit denen des Datenflußeingangs an dem Phasenvergleicher
der phasenstarren Oszillatorschleife zusammenfallen, die zum Steuern der Schaffung der Rückgewinnungsfenster
verwendet wird. Hierbei ist keine Verzögerung zwischen der Datenfluß-Entnahmestelle und
deren Eingang an der logischen Rückgewinnungsschaltung vorgesehen. Der phasenstarre Oszillator und die
fenstererzeugenden Schaltungen arbeiten zusammen, um Daten und Taktimpulse darstellende Übergänge in
dem Datenfluß aufrechtzuerhalten, der an der logischen Rückgewinnungsschaltung mittig eingestellt in den
jeweiligen Fenstern angelegt wird.
Nachfolgend wird die Erfindung anhand von bevorzugten Ausführungsformen unter Bezugnahme auf die
Zeichnungen im einzelnen erläutert. Es zeigt
Fig. 1 ein Blockschaltbild der Gesamtanordnung gemäß der Erfindung,
Fig. 2 ein Zeit- und Wellenformdiagramm, in welchem die rohen, noch nicht verarbeiteten Daten in
einer M2FM-kodierten Anordnung wiedergegeben sind,
Fig.3 die Signalwellenformen an verschiedenen Stellen in dem System der Fig. 1,
Fig.4 die Beziehung zwischen Eingangs- und Ausgangssignalen für einen binärkodierten Dezimalzähler,
welcher einen Teil des Systems der Fig. 1 darstellt,
Fig.5 die logischen Elemente, welche die logische
Rückkopplungsschaltung der Fig. 1 bilden,
Fig.6 die logischen Elemente, welche den Phasenscheiber
der F i g. 1 bilden und
Fig. 7 die logischen Elemente, welche die logische Rückgewinnungsschaltung der Fig. 1 bilden.
In allen Figuren sind dieselben Bezugszeichen zum
Bezeichnen entsprechender Elemente verwendet. Pfeile geben die Richtung des Signalflusses zwischen Schaltungselementen
an. In den Zeit- und Wellenformdiagrammen läuft die Zeit von links nach rechts quer über
die Blattseite (bzw. nimmt in dieser Richtung zu).
In Fig. 1 ist eine Ausführungsform der Erfindung dargestellt, die insbesondere zum Rückgewinnen von
Daten ausgelegt sind, die in einer M2FM-Anordnung kodiert sind. Derartige Daten liegen in der Schaltung
der Fig. 1 am Eingang an einer signalverarbeitenden Schaltung 10 an. Die übliche Form eines Eingangssignals
aus sogenannten rohen, noch nicht verarbeitenden Daten, die an der Schaltung 10 anliegen, ist in Fig.2
dargestellt. In der oberen Zeile in Fig.2 sind aufeinanderfolgende Zeitintervalle (die manchmal auch
als Bitzellen oder -elemente bezeichnet worden sind) mit jeweils einer Dauer T dargestellt, welche in der
Praxis 2 μsek lang sein können. In diesen Zeitintervallen
sind in Fig.2 die Binärzeichen eingesetzt, die in ihnen
dargestellt werden sollen. Infolgedessen soll es in dem ersten Intervall eine Eins, in dem zweiten ebenfalls eine
Eins, in dem dritten eine Null usw. quer über die Blattseite sein. Die untere Zeile in Fig. 2 zeigt die
elektrischen Signalimpulse, die dem Eins-Null-Muster in der oberen Zeile unter Bedingungen einer M2FM-Kodierung
entsprechen. Es ist ein Signal ähnlich dem auf der unteren Zeile in Fig. 2, das tatsächlich an eine
signalverarbeitende Schaltung in Fig. 1 angelegt wird. Selbstverständlich weichen die Lagen der Impulse
bezüglich der Zeitintervalle in der Praxis gegenüber diesen theoretisch bestimmten Lagen ab, und zwar
infolge verschiedener Faktoren einschließlich einer Scheitelverschiebung zwischen benachbarten Impulsen,
einem Rauschen, Bandbreiten-Begrenzungen, Drehzahlschwankungen der Aufnahme- und Wiedergabegeräte,
usw. Diese Abweichungen sind es, die ein
kompliziertes Rückgewinnungsschema, wie beispielsweise in der vorliegenden Erfindung, erforderlich
gemacht haben.
In F i g. I ist der spannungsgesteuerte Oszillator (VCO) 13 in üblicher Weise aufgebaut, um ein Signal zu
erzeugen, welches im wesentlichen eine Rechteckwelle bei einer Harmonischen der Wiederholungsfrequenz
der Zeitintervalle des M2FM-kodierten Eingangssignals ist. Aus Gründen, die sich noch zeigen, wird ein
Vielfaches von zehn bevorzugt, es können aber auch andere Werte verwendet werden.
In Fig.3 ist in Zeile (c) das Ausgangssignal des
spannungsgesteuerten Oszillators (VCO) dargestellt. Um die Untersuchung zu erleichtern, ist auch in Fig.3,
nämlich in deren Zeile (a), ein Teil des Eingangssignals gezeigt, das auf der unteren Zeile der F i g. 2 dargestellt
ist, nämlich der Teil 1, der als Intervall III in Fig.2
bezeichnet ist. Es weist zwei Impulse 51 und 52 auf. Diese beiden Impulse sind charakteristisch, da der
Impuls 51 einer Eins entspricht, während der Impuls 52 der Grenze bzw. dem Rand von zwei aufeinanderfolgenden,
eine Null darstellenden Intervallen entspricht.
Ferner ist in Fig.3 in Zeile (/?), die zwischen den
Zeilen (a) und (c) liegt, ein Diagramm dargestellt, das jedes 2 nsek lange Intervall T in der Zeile (a) in zehn
200 nsek lange »Zähl«-Intervalle unterteilt, die jeweils sich wiederholend von 0 bis 9 bezeichnet sind und dem
Auftreten der Rechteckwellen mit der zehnfachen Frequenz entsprechen, die von dem spannungsgesteuerten
Oszillator 13 der F i g. I erzeugt worden sind.
Die datenverarbeitende Schaltung 10, an welcher das in Zeile (a) der Fig. I dargestellte Eingangssignal
angelegt wird, kann in herkömmlicher Weise, beispielsweise als ein monostabiler Multivibrator, ausgeführt
sein, der die angelegten_Eingangsimpulse dehnen kann. Die Ausgänge Q und Q der Schaltung 10 sind in den
Zeilen (d) bzw. (e) der F i g. 3 dargestellt. Jeder Eingangsimpuls ist über ein halbes Intervall T d. h. über
eine Mikrosekunde, gedehnt, dargestellt. Die gedehnten Impulse am Ausgang Q, die den Eingangsimpulsen 51
und 52 entsprechen, sind mit 51a bzw. 52a und die Impulse am Ausgang Qmh 51 bund 52öbezeichnet.
Die Impulse am Ausgang Q werden unmittelbar an
einen Eingang Vi eines_Phasenvergleichers 11 und die
Impulse am Ausgang Q werden unmittelbar an einen Eingang einer logischen Rückgewinnungsschaltung
angelegt. Der Phasenvergleicher 11 kann eine integrierte Schaltung Motorola model MC 4044 sein, welche
auch eine »Ladungspumpe« aufweist, die wie in der Zeichnung dargestellt, angekoppelt ist.
An den Eingang R\ dieses Phasenvergleichers 11 wird
ein Rückkopplungssignal angelegt, das von dem spannungsgesteuerten Oszillator 13 über eine logische
Rückkopplungsschaltung 15 in einer Weise erhalten wird, die weiter unten noch genauer beschrieben wird.
Im Augenblick reicht es aus, darauf hinzuweisen, daß es Aufgabe des phasenstarren Oszillators (PLO) ist, der
den Phasenvergleicher 11, das Filter 12, den spannungsgesteuerten
Oszillator 13 und die logische Rückkopplungsschaltung 15 aufweist, den größtmöglichen Gleichlauf
zwischen den Eingängen Vi und R\ an dem Phasenvergleicher U herzustellen und beizubehalten.
Der Phasenvergleicher arbeitet auf folgende Weise. Eine Zeitverschiebung, die zwischen den Übergängen
hoch — tief an dem Vi-(d. h. veränderlichen)Eingang und dem /?|-(d. h. Bezugs-)Eingang an dem Phasenvergleicher
vorkommt, schafft am Ausgang des die »Ladungspumpe« bildenden Teils der Schaltung 11 ein Phasenfehlersignal,
das eine solche Zeitverschiebung darstellt. Über das herkömmliche Filter 12 wird dieses Phasenfehlersignal
an den spannungsgesteuerten Oszillator 13 angelegt, um die Frequenz des letzteren in üblicher
Weise zu steuern.
In herkömmlicher Weise ist die Verstärkung und Bandbreite des Filters 12 so eingestellt, daß sie auf einer
Langzeitdrift des Impulsdatenflusses am Eingang über mehrere Perioden Γ und nicht auf ein augenblickliches
Zittern infolge von Rauschen der einzelnen Bitverschiebungen anspricht.
Um ihn außerdem der logischen Rückkopplungsschaltung 15 zuzuführen, wird der Ausgang des
spannungsgesteuerten Oszillators 13 auch an einen binärkodierten Dezimalzähler 14 und an einen Phasenschieber
16 angelegt.
Der binärkudierte Dezimalzähler 14 zählt entsprechend
aufeinanderfolgenden Impulsen von dem spannungsgesteuerten Oszillator 13 periodisch bzw. wiederholt
von 0 bis 9. Hierbei erzeugt der Zähler 14 die tatsächlichen Rückgewinnungsfenster und erzeugt auch
ein Hilfssteuersignal für die logische Rückkopplungsschaltung über einen 0&5-Detektor 17. Der Phasenschieber
16 erzeugt ein zusätzliches Hilfssteuersignal für die logische Rückkopplungsschaltung 15.
In Fig.4 ist das Muster der Ausgänge an dem
binärkodierten Dezimalzähler 14 dargestellt, die an dessen Anschlüssen A bis D entsprechend den
Eingangssignalen an dem spannungsgesteuerten Oszillator
erzeugt werden. Aus Fig.4 ist ferner zu ersehen, daß die Zählwerte 8 bis 3 den einen Pegel am
Ausgangsanschluß C und die Zählwerte 4 bis 7 den anderen Pegel erzeugen. Diese zwei Intervalle stellen
eine 60/40-Beziehung dar. Folglich werden am Anschluß C60/40-Signale erzeugt, die als die nichtsymmetrischen
Fenster verwendbar sind. Diese Ausgangssignale am Anschluß C des Zählers 14 sind in Zeile (!) der F ig. 3
dargestellt. Hierbei ist die nichtsymmetrische 60/40-Beziehung zwischen der Dauer ihrer negativen und
positiven Abschnitte zu beachten. Dies ist die bevorzugte Fensteranordnung für eine M2FM-kodierte Signalrückgewinnung,
wie sie vorstehend erläutert ist. Dies ist auch das Signal, das hierzu an einem zweiten Eingang
der logischen Rückgewinnungsschaltung 18 in Fig. 1 angelegt wird (wobei das erste Signal zusammen mit
dem Signal angelenkt wird, das in Zeile (e) der Fig.3 dargestellt ist).
Die Elemente der logischen Rückkopplungsschaltung 15 sind in F i g. 5 dargestellt. Diese Schaltung weist drei
Flip-Flops 20,21 und 23 und ein NAND-Glied 22 auf, die wie dargestellt miteinander und mit der Außenseite der
logischen Schaltung 15 verbunden sind.
Das gedehnte Eingangssignal von dem gleichen Ausgang <?der signalverarbeitenden Schaltung, welches
den Eingang Vi des Phasenvergleichers 11 speist, ist
auch mit dem Takteingang des Flip-Flops 20 verbunden, das durch die nächste, am Eingang R\ des Phasenvergleichers
vorgesehene Signalrückkopplung vom Ausgang der logischen Schaltung 15 aus zurückgesetzt wird. Der
sich ergebende Ausgangsimpuls am Ausgang Q des Flip-Flops 20 wird dann an den Ausgang Q des
Flip-Flops 21 weiter übertragen, das durch ein Signal von dem binärkodierten Dezimalzählcr 14 über den
Phasenschieber 16 taktgesteuert wird. Wie nachstehend noch im einzelnen ausgeführt wird, besteht dieses
Taktsignal, das an das Flip-Flop 21 der logischen Rückkopplungsschaltung 15 angelegt wird, aus Impulspaaren,
deren Vorderflanken zeitlich in demselben
60/40-Verhältnis wie der Rechteckwellenausgang am Anschluß C des binärkodierten Dezimalzählers 14
verschoben sind. Infolge des Phasenschiebers 16 sind die bO/40-Abstände in diesem Signal in der Phase um einen
entsprechenden Wert, vorzugsweise um 180°, verschobun.
Diese um 180" phasen verschobenen Reihen von Impulspaaren sind in Zeile (g) der Fig. 3 dargestellt.
Der im einzelnen in F i g. 6 dargestellte Phasenschieber 16 weist ein ODER-Glied 25 auf, das von den
Ausgängen B und D des Zählers 14 aus gespeist wird und seinerseits das Eingangssignal an einem Flip-Flop
26 schafft, dessen Takteingang das Ausgangssignal des spannungsgesteuerten Oszillators ist und dessen Rücksetzeingang
das 60/40-Signal von dem Zählcranschluß C ist. Diese Schaltungselemente arbeiten, wie ohne
weiteres zu ersehen ist, zusammen, um an dem Ausgang Q des Flip-Flops 26 die geforderten Impulspaare zu
erzeugen, die in Abständen mit einer 60/40-Beziehung angeordnet, aber um die geforderten 180° in der Phase
verschoben sind. Hierbei ist jeder 60%-Abstand zwischen den Vorderflanken eines Impulspaares an
derselben Stelle wie die ursprünglichen 40%-Fenster mittig eingestellt [Zeile (f)\n F i g. 3] und umgekehrt.
In der in F i g. 5 im einzelnen dargestellten, logischen
Rückkopplungsschaltung 15 wird der Ausgang Q des Flip-Flops 21 über das NAND-Glied 22 durch das
nächstfolgende Signal von dem binärkodierten Dezimalzähler 14 durchgeschaltet, der entweder einen
Zählerstand von 0 oder einen Zählerstand von 5 darstellt. Hierzu sind die vier Ausgangsanschlüsse des
Zählers 14 mit dem 0& 5- Detektor 17 verbunden. Dieser Detektor kann eine herkömmliche Ausführungsform einer digitalen logischen Schaltung haben, um die
0- bzw. 5-Zählformen der Zählerausgangssignale zu fühlen (siehe die in F i g. 4 dargestellten Ausgangsmuster)
und um diese zusammenzufassen, um ein Ansteuersignal für das NAND-Glied 22 entsprechend
jedem 0- und 5-Zählerstand zu erzeugen.
Schließlich wird der Ausgang des NAND-Glieds 22 <to
an das Flip-Flop 23 angelegt, über welches es durch das Ausgangssignal von dem spannungsgesteuertn Oszillator
13 taktgesteuert wird. Der Ausgang Q von dem Flip-Flop 23 stellt das Bezugssignal dar, das an dem
Eingang R\ des Phasenvergleichers 11 angelegt wird.
Der Ausgang ζ) des Flip-Flops 23 ist in Zeile (I) der
Fig.3 dargestellt und hat, wie zu erkennen ist, Übergänge 51c und 52c von dem hohen auf den
neidrigen Pegel, welche mit den Übergängen von einem hohen auf einen niedrigen Pegel bei den veränderlichen
Eingängen 51a und 52a am Eingang Ki des Phasenvergleichers
11 zusammenfallen, wie für den richtigen Betrieb des Systems gefordert wird.
Die Signalabwandlungen, die folglich in der logischen Rückkopplungsschaltung 15 stattfinden, sind in den
Zeilen (Λ) bis (j)der F i g. 3 dargestellt. Bevor die Signale
in den Zeilen (Λ) bis Q) besprochen werden, ist zu beachten, daß das Signal, das von dem Ausgang Q des
Flip-Flops 20 an den Eingang / des Flip-Flops 21 der logischen Schaltung 15 angelegt wird, Übergänge von
einem hohen auf einen niedrigen Pegel aufweisen, die zeitlich bezüglich der Übergänge von einem hohen auf
einen niedrigen Pegel in dem in Zeile (d) der F i g. 3 dargestellten Signal ausgerichtet sind bzw. übereinstimmen,
d, h. Übergänge von einem hohen auf einen niedrigen Pegel aufweist, die denen der Impulse 51a und
52a entsprechen.
In dem Flip-Flop 21 arbeitet die Taktsteuerung des
Signals von dem Phasenverschieber 16 [Zeile (g) in Fig. 3] mit der Rücksetzung des Signals von dem
Flip-Flop 23 zusammen, um den in Zeile (Λ) der F i g. 3 dargestellten Ausgang Q zu erzeugen. Der positiv
verlaufende Impuls 51c/ in dem Signal am Ausgang Q, welcher dem veränderlichen Signal 51a entspricht, ist
400 nsek lang, während der positiv verlaufende Impuls 52c/, welcher dem veränderlichen Signal 52a entspricht,
600 nsek lang ist. Jeder dieser zwei Impulse hat eine negativ verlaufende (Rück-)Flanke, die bezüglich des
entsprechenden veränderlichei: Impulses ausgerichtet ist, wobei der Unterschied in der Länge (bzw. der
zeitlichen Dauer) in der unterschiedlichen Zeitbemessung ihrer Vorderflanken aufgefangen wird.
Die Bedeutung der 180°-Phasenverschiebung mittels des Phasenschiebers 16 wird nunmehr offensichtlich. Bei
Fehlen des Phasenschiebers 16 würde jeder Übergang von einem niedrigen auf einen hohen Pegel des
veränderlichen Eingangs am Phasenvergleicher von dem Eingang ζ) der signalverarbeitenden Schaltung 10
aus — nach einem Durchlauf über das Flip-Flop 20 — über das Flip-Flop 21 durch den Beginn des nächsten
nachfolgenden Fensters von dem Anschluß C des binärkodierten Dezimalzählers aus taktgesteuert sein.
Ein Vergleich der Zeilen (d) und (X) in F i g. 3 zeigt
jedoch, daß (wieder bei Fehlen des Phasenschiebers 16) das Fenster, das einen derartigen Übergang von einem
niedrigen auf einen hohen Pegel in einem Datenimpuls 51a begleitet, ein 40%-Fenster ist, während das Fenster,
das einen Übergang von einem niedrigen auf einen hohen Pegel in dem Taktimpuls 52a begleitet, ein
60%-Fenster ist. Das ist die genaue Umkehr der geforderten Bedingung, bei welcher die Daten-(Eins-)-Übergänge
die 60%-Fenster und die Taktübergänge die 40%-Fenster begleiten sollen. Dies wird durch den
180°-Phasenschieber 16 korrigiert. Infolge dieses Vorgangs wird der Übergang in dem Impuls 51a über
das Flip-Flop 21 durch ein 60(°/ο)-Fenster und der
Übergang in dem Impuls 32a durch ein 40(%)-Fenster taktgesteuert.
Die dann von dem NAND-Glied 22 erzeugten Signale 51 e und 52esind in Zeile (j) der F i g. 3 dargestellt. Der
vorerwähnte Unterschied zwischen den Längen der Impulse 51c/und 52c/ ist offensichtlich bei den Impulsen
51 e und 52e nicht größen
Der Sinn, weshalb die 0- und 5-Ausgänge von dem 0&5-Detektor 17 diesem NAND-Glied 22 zugeführt
werden, wird nunmehr ebenfalls klar. Der Übergang in dem Zählerstand von 0 auf 1, der mittels des
binärkodierten Dezimalzählers 14 geschaffen wird, entspricht der Mitte des von deniselben Zähler
geschaffenen 60%-Fensters, und der Übergang in dem Zählerstand von 5 auf 6 entspricht der Mitte des
40%-Fensters. Folglich wird das NAND-Glied in der Mitte dieser jeweiligen Intervalle infolge des gleichzeitigen
Vorhandenseins der 0- oder 5-Zählerstandübergänge [siehe Zeile (i) in Fig.3] und der Übergänge am
Ausgang des Flip-Flops 21 [siehe Zeile (h) in Fig. 3]
durchgesteuert.
Schließlich ist bezüglich des Ausgangs Q von dem Flip-Flop 23, welches, wie vorstehend hervorgehoben
ist, die Bezugsrückkopplung von dem spannungsgesteuerten Oszillator 13 zu dem Phasenvergleicher Il
darstellt, nunmehr zu sehen, daß ihre Übergänge 51c und 52c von einem hohen auf einen niedrigen Pegel in
mehrfacher Hinsicht genau ausgerichtet sind.
Ein derartiger Gesichtspunkt ist die genaue Ausrichtung bezüglich der Übergänge von einem hohen auf
einen niedrigen Pegel der entsprechenden veränderlichen Eingänge 51a und 52a an dem Vergleichen Dies
entspricht einer genauen Gleichlaufbedingung für den phasenstarren Oszillator.
Ein weiterer Gesichtspunkt ist die Ausrichtung bezüglich der Mitten der entsprechenden Rückgewinnungsfenster.
Infolgedessen ist der Bezugsübergang 51c von einem hohen auf einen niedrigen Pegel, welcher
einem Eins-Impuls 51 entspricht, bezüglich der Mitte des 60(%)- Fensters ausgerichtet [vergleiche hierzu die Zeilen ι ο
(e)und(F)in Fig.3].
Andererseits ist der Bezugsübergang 52c von einem hohen auf einen niedrigen Pegel, welcher dem
Nullgrenzen (d. h. einen Taktimpuls) darstellenden Impuls 52 entspricht, bezüglich der Mitte eines
40%-Fensters ausgerichtet. Hieraus ist zu ersehen, daß diese Bedingung im wesentlichen unabhängig von den
Abweichungen der Datenfrequenz von deren Nennbzw. Sollwert ist. Die eingangs angeführten Schwierigkeiten
bei Rückgewinnungssyslemen, die sonst bei
derartigen Frequenzabweichungen auftreten, sind dadurch verhütet.
In den Wellenformdiagrammen der F i g. 2 und 3 würden derartige Frequenzabweichungen entweder
durch einen geringeren Abstand von aufeinanderfolgenden rohen (noch nicht verarbeiteten) Datenimpulsen
(wenn die Frequenz steigt) oder durch einen größeren Abstand (wenn die Frequenz abnimmt) zutage treten.
Dies bedeutet, daß die absolute Länge des Intervalls T (das bisher mit 2 μsek angenommen worden ist) sich
entsprechend ändern würde. Die Frequenz des spannungsgesteuerten Oszillators 13 würde sich jedoch dann
in derselben Weise ändern, und das neue Intervall Γ würde in zwei Fensterteile in einem 60/40-Verhältnis
infolge der Arbeitsweise des fensterbildenden binärkodierten Dezimalzählers 14 geteilt werden. Alle anderen
Zeitfunktionen würden weiter in derselben Weise durchgeführt werden, aber zu Zeitpunkten, die bezüglich
des neuen Intervalls Tund der neuen 60/40-Fenster entsprechend versetzt bzw. zurückgesetzt sind.
Das Umleiten einer veränderlichen Information von dem Eingang Qder signalverarbeitenden Schaltung 10
zu der logischen Rückgewinnungsschaltung 18 ist nicht irgendeiner unterschiedlichen Phasenverschiebung ausgesetzt,
da nichts zu einer derartigen Phasenverschiebung in dem Umgehungsweg führen kann. Infolgedessen
bleiben die mittig eingestellten Lagen dieser Daten in den jeweiligen Fenstern bei einer Frequenzänderung
unbeeinträchtigt.
Der tatsächliche Rückkopplungsweg von dem Ausgang des spannungsgesteuerten Oszillators 13 zu dem
Bezugseingang R\ des Phasenvergleichers 11 kann auch
auf ein einziges Flip-Flop 23 herabgesetzt werden. Alle übrigen Steuerfunktionen, die diese Rückkopplung
beeinflussen, d. h. die, welche von den Schaltungen 20,21 und 22 durchgeführt werden, und die Signale, welche
dieselben steuern, sind aus dem eigentlichen Rückkopplungsweg herausgenommen worden. Dies führt zu einer
Rückkopplungsverzögerung, die wesentlich unter dem nicht reduzierbaren Minimum liegt, und verbessert
somit die richtige Arbeitsweise des Systems.
Obwohl es auf die vorerwähnten Vorteile keinen Einfluß hat, ist es doch bemerkenswert, daß die
Erfindung einen phasenstarren Oszillator schafft, dessen spannungsgesteuerter Oszillator 13 in der Frequenz *>5
nicht abgerissen ist, trotz der Tatsache, daß die tatsächlichen Daten infolge der M2FM-Kodeform
nichtperiodisch sind. Bei der Erfindung wird keine Bezugsrückkopplung dem Phasenvergleicher zugeführ
außer, wenn ein von Daten abgeleiteter, veränderliche Eingang tatsächlich vorhanden ist. Infolgedessen finde
während keine veränderlichen Eingänge Vorhände sind, kein Ziehen der Frequenz des spannungsgesteuer
ten Oszillators statt. Natürlich arbeitet das System auc mit genau periodischen Eingangssignalen.
Da mit Hilfe der bisher beschriebenen Einrichtun zuverlässig datendarstellende Signale vorhanden sine
die in den erhaltenen Rückgewinnungsfenstern mitti eingestellt sind, werden tatsächlich die Daten imme
rückgewonnen. Dies wird in einer logischen Rückgewin nungsschaltung erreicht, deren innerer Schaltungsauf
bau in F i g. 7 dargestellt ist.
Wie in F i g. 7 gezeigt, werden die (datendarstellen den) Signale vom Ausgang ζ) der signalverarbeitende
bzw. impulsdehnenden Schaltung 10 an die Takteingän ge C von zwei Flip-Flops 30 und 31 angelegt. An di
Dateneingänge D derselben Flips-Flops werden di 60/40-Fenster von dem Anschluß C des Zählers 14 au
angelegt. Der Rücksetzeingang an dem Flip-Flop 30 is der O-Zählerstand des Zählers 14, der über der
0&5-Detektor 17, in der Polarität aber umgekehr erhalten wird, wie durch die Bezeichnung DEKODIE
RENO in F i g. 7 angezeigt ist. Der Rücksetzeingang at
dem Flip-Flop 31 ist der Zählerstand 5, der ebenfalls ii der Polarität umgekehrt ist, wie durch DEKODIE
REN5 in F i g. 7 angezeigt ist.
Die Ausgänge Q der Flip-Flops 30 und 31 werden at
entsprechende Eingänge D von zwei weiteren Flip Flops 32 und 33 angelegt, deren Eingänge
Ausgangssignale vom Anschluß C des Zählers U zugeführt werden, wobei der Eingang C an den Flip-Flop 32 zuerst über einen Inverter 34 läuft, bevor e das Flip-Hop 32 erreicht.
Ausgangssignale vom Anschluß C des Zählers U zugeführt werden, wobei der Eingang C an den Flip-Flop 32 zuerst über einen Inverter 34 läuft, bevor e das Flip-Hop 32 erreicht.
Schließlich wird der Ausgang Q von dem Flip-Flop 3: dem Eingang J? eines weiteren Flip-Flops 35 zugeführt
der Ausgang (?des Flip-Flops 33 wird an den Eingang L
noch eines weiteren Flip-Flops 36 angelegt, di( Eingänge Cder beiden Flip-Flops 35 und 36 werden mi
demselben Eingang DEKODIEREN 5 von dem Detek tor 17 aus versorgt.
In Zeile (m) der F i g. 3 ist das Signal dargestellt, da
am Ausgang Q des Flip-Flops 31 erzeugt wird, und ir Zeile (/?) ist das Signal dargestellt, das am Ausgang Ode
Flip-Flops 30 anliegt. Hierbei ist in Zeile (m) eir Intervall von 80nsek mit niedrigem Pegel und in de
Zeile (n) ein Intervall derselben Dauer mit hohem Pege wiedergegeben. Diese (Intervalle) stellen das dar, wa
sogenannte Elementar- bzw. Anfangsformen der rück gewonnenen Information sein können, die durch di<
Impulse 51 und 52 in Zeile (a) der F i g. 3 dargestellt ist.
In den Zeilen (o) und (p) der Fig. 3 sind di endgültigen Ausgangssignale an den Flip-Flops 36 bzw
35 dargestellt.
Das Signal in Zeile (o) ist das rückgewonnem Datensignal. Sein Teil 5if mit hohem Pegel entsprich
dem eine Eins darstellenden Impuls 51 in Zeile (a) de F i g. 3 und der F i g. 2. Er hat eine Dauer T(2 μ5ε^, um
an ihn grenzen, wie es sein sollte, Teile mit niedrigen Pegel an, die den Nullen in den rohen, noch r*ich
verarbeiteten Daten entsprechen.
Das Signal in Zeile (p) ist das rückgewonnem Taktsignal. Sein Teil 52/" mit hohem Pegel entsprich
dem den Takt darstellenden Impuls 52 in Zeile (a) de F i g. 3 oder in F i g. 2.
Der beschränkte Platz in Fig. 3 verhindert eil Darstellen weiterer Teile der rückgewonnenen Signale
die dem Datenfluß der Fig.2 entsprechen, diese würden aber ebenfalls den entsprechenden Daten und
Taktimpulse darstellenden Inhalt aufweisen.
Die Unempfindlichkeit der vorliegenden Schaltungsanordnung gegenüber Frequenzabweichungen des
Datenflusses am Eingang wird nochmals besonders betont. Derartige Abweichungen entsprechen einer
Änderung im Absolutwert des Intervalls Tin den F i g. 2 und 3. Jedoch passen sich alle zeitlichen Beziehungen in
diesen Figuren in einfacher Weise dann an den neuen ι ο Absolutwert des Intervalls Tan, und die relativen Lagen
aller wichtigen Vorgänge und Ergebnisse bleiben unbeeinträchtigt. Die mittels der logischen Schaltung 18
geschaffenen, rückgewonnenen Signale können in üblicher Weise weiterverwendet werden und werden
daher im folgenden nicht weiter ausgeführt.
Bisher ist angenommen worden, daß das System der F i g. 1 in einem stationären Betriebszustand sich
befindet, wobei die Daten an die signalverarbeitende Schaltung 10 angelegt werden und die verschiedenen
anderen Zeitsteuer- und Zählvorgänge entsprechend weiterlaufen.
Dieser Zustand kann im Anschluß an das Anschalten der Anordnung in der geforderten Art und Weise
hergestellt werden, indem beispielsweise das dargestellte Signal ANKLEMMEN an die Schaltung 10 und auch
den spannungsgesteuerten Oszillator 13 sowie den Zähler 14 in F i g. 1 angelegt wird. Anfangs wird dann an
die Schaltung 10 anstelle des üblichen Datenflusses ein Signal von einem nicht dargestellten örtlichen Quarzoszillator
bei einer Frequenz angelegt, die dem nominellen Sollintervall T entspricht. Solange dies stattfindet, wird
das Signal »ANKLEMMEN« auf hohem Pegel gehalten.
Der erhaltene Datenfluß enthält üblicherweise einen Vorspann, der aus einer Folge von 1 Bits entsteht, die
jeweils in einem Intervallabstand Γ von benachbarten Bits angeordnet sind. Nachdem der phasenstarre
Oszillator entsprechend den Impulsen von dem Quarzoszillator in einen Ruhezustand gekommen ist,
wird der Quarzoszillator vom Eingang der Schaltung 10 getrennt und durch den Datenflußvorspann ersetzt.
Sobald der erste Vorspannimpuls anliegt, wird auch das Signal ANKLEMMEN auf niedrigen Pegel geschaltet.
Hierdurch wird die Schaltung 10 abgeschaltet, so daß sie nicht, auf den ersten Vorspannimpuls anspricht. Das
Signal ANKLEMMEN mit einem nunmehr niedrigen Pegel schaltet auch den spannungsgesteuerten Oszillator
13 ab und lädt einen Zählerstand von sieben in den Zähler 17. Bei Auftreten des nächsten Vorspannimpulses
schalte', wie vorbestimmt, beispielsweise bei Zusammenfallen eines derartigen Impulses und einer
verzögerten Wiedergabe des ersten Vorspannimpulses das Signal ANKLEMMEN zurück auf den hohen Pegel.
Hierdurch wird das Sperrsignal von der Schaltung 10 entfernt, aber nicht zu einem Zeitpunkt, um auf den
augenblicklichen Vorspannimpuls anzusprechen. Das Signal ANKLEMMEN mit einem nunmehr wieder
hohen Pegel entfernt auch die Sperrsignale von dem spannungsgesteuerten Oszillator 13, so daß dieser nach
einer Verzögerung von einer Periode zu schwingen beginnen kann. Ein spannungsgesteuerter Oszillator,
Model 74S124 von Texas Instruments arbeitet auf diese Weise. Danach werden zusätzliche Vorspannimpulse an
die Schaltung 10 angelegt, und der phasenstairre Oszillator spricht, wie vorstehend für eine Datenrückgewinnung
ausgeführt ist, zusammen mit dem Signal am Ausgang des Filters 12 an, das wieder auf einen
Ruhewert gebracht wird, der dem Intervall T für die Vorspannimpulse entspricht. Nach einer vorbestimmten
Anzahl von Vorspannimpulsen ist dann der phasenstarre Oszillator für eine Rückgewinnung von Datenimpulsen
bereit.
Selbstverständlich ist die Erfindung weder auf die dargestellten Signalformen noch auf die spezielle
Schaltungsausführung begrenzt. Die Erfindung umfaßt vielmehr alle Ausführungsformen, mit welchen Datenrückgewinnungsfenster
geschaffen werden können, in welcher die datendarstellenden Signalparameter ohne
eine ausgleichende Verzögerung und trotz Frequenzabweichungen mittig gehalten sind.
Beispielsweise kann ohne weiteres ein spannungsgesteuerter Oszillator mit der zehnfachen nominellen
Datenfolgefrequenz verwendet werden. Es können auch andere Vielfache verwendet werden. Ein Vielfaches von
10 ist bei der Schaffung von 60/40-Fenstern vorteilhaft. Bei anderen Kodeformen kann möglicherweise eine
andere Unsymmetrie vorzuziehen sein, und hierbei wiederum könnte vorteilhafterweise ein anderes Vielfaches
des spannungsgesteuerten Oszillators verwendet werden. Ebenso braucht der Wert der Phasenverschiebung,
der mittels des Phasenverschiebers 16 eingebracht wird, nicht in jedem Anwendungsfall der Erfindung
notwendigerweise 180° sein.
In der beschriebenen Ausführungsform dehnt die datenverarbeitende Schaltung 10 die Datenflußimpulse
um 1 \Lsek, bevor sie an den Eingang Vl des
Phasenvergleichers 11 der F i g. 1 angelegt werden. Diese Dehnung entspricht der Hälfte des Zeitintervalls
Tvon 2 μδε^ das mittels jedes Datenbits besetzt wird. In
der Frequenzbereich-Technologie ist dies das Äquivalent zu einer 180°-Phasenverzögerung bezüglich der
Nennfrequenz des Bitstroms. Aus diesem Grund ist es auch angemessen, einen 180°-Phasenschieber in dem
System der F i g. 1 vorzusehen. Bei Verwenden einer derartigen Phasenverschiebung um 180° werden die
Eins-Bits der Daten durchgesteuert, um die Rückkopplung des phasenstarren Qszillators durch 60(0/o)-Fenster
und die Taktbits durch 4O(°/o)-Fenster zu steuern, wie oben ausgeführt ist. Wenn eine andere Impulsdehnung
benutzt wird, ist die von dem Phasenverschieber 16 geschaffene Phasenverschiebung entsprechend zu ändern,
um so die vorstehend beschriebene Wechselwirkung zwischen den Datenflußkomponenten und den
entsprechenden Fenstern zu schaffen.
Hierzu 5 Blatt Zeichnungen
Claims (24)
1. Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation, welche in einem Datenfluß
an zeitlich festgelegten Stellen dargestellt ist, die sich mit einer Frequenz wiederholen, die nominell
vorbestimmt aber unkontrollierbaren Abweichungen ausgesetzt ist, wobei die Anordnung eine
Einrichtung zum Erzeugen von Signalen mit abwechselnd hohen und niedrigen Pegeln zur
Verwendung als Rückgewinnungsfenster, sine logische Rückgewinnungsschaltung, der die Fenster
zugeführt werden und eine Schleife mit einem phasenstarren Oszillator aufweist, der von einem
Phasenvergleicher gesteuert ist und die Zeitpunkte des Auftretens der Fenster festlegt, wobei an den
Phasenvergieicher zwei Vergleichssignale angelegt werden, von denen das eine das Rückkopplungssignal
in der Schleife und das andere ein Signal aus dem Datenstrom ist, gekennzeichnet durch
eine Einrichtung (10), um der logischen Rückgewinnungsschaltung (18) ein Signal zuzuführen, das auch
aus dem Datenstrom erhalten worden ist und eine Information aufweist, die sich zeitlich ändernde
Kenndaten darstellt, die im wesentlichen gleichzeitig mit entsprechenden, sich zeitlich ändernden Kenndaten
des Signals aus dem Datenstrom auftreten, das dem Phasenvergleicher (11) zugeführt wird und
welches so im wesentlichen unabhängig von Frequenzabweichungen auftritt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Rückgewinnungsfenster
schaffende Einrichtung (14) und der phasenstarre Oszillator so ausgelegt sind, daß dieselben sich
zeitlich ändernden Kenndaten in dem Signal, das der Rückgewinnungsschaltung (18) aus dem Datenstrom
zugeführt worden ist, im wesentlichen unabhängig von den Frequenzabweichungen genau mittig in
dem Rückgewinnungsfenster liegen.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Einrichtung, um das aus
dem Datenstrom erhaltene Signal der Rückgewinnungsschaltung (18) zuzuführen, eine signalverarbeitende
Einrichtung (10) aufweist, um gedehnte Impulse von Impulsen in dem Datenstrom zu
erzeugen.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung, um das
Vergleichssignal aus dem Datenstrom an den Phasenvergleicher zuzuführen, eine signalverarbeitende
Einrichtung (10) zum Erzeugen von gedehnten Impulsen aus Impulsen in dem Datenstrom aufweist.
5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die signalverarbeitende Einrichtung
(10) beide Impulse im wesentlichen um dieselben Werte dehnt.
6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß die signalverarbeitende Einrichtung
ein monostabiler Multivibrator ist, der beide gedehnten Impulse erzeugt.
7. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Ausgangssignale der
impulsdehnenden Einrichtung (10) an die Rückgewinnungsschaltung (18) ohne Zwischenschaltung h5
einer Verzögerungseinrichtung angelegt werden.
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Schleife für den phasenstarren
Oszillator einen spannungsgesteuerten Oszillator (VCO; 13) aufweist, der auf einer Harmonischen
der Folgefrequenz der die zeitlich fesgelegten Stellen wiedergebenden Information arbeitet.
9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die Rückgewinnungsfenster
erzeugende Einrichtung einen Zähler (14) autweist, an den der Ausgang von dem spannungssgesteuerten
Oszillator (13) angelegt wird und der darauf anspricht, um entsprechende Zählwerte zu erzeugen,
die sich mit einer Periodizität wiederholen, die gleich der Periode der Folgefrequenz der die zeitlich
festgelegten Stellen wiedergebenden Information in dem Datenfluß ist.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß der Zähler (14) eine
Einrichtung zum Erzeugen eines Ausgangssignals aufweist, das in jeder Periode der Folgefrequenz
einen hohen bzw. einen niedrigen Teil hat, die mit vorbestimmten Zählserien übereinstimmen.
11. Schaltungsanordnung nach Anspruch 10,
gekennzeichnet durch eine Einrichtung, um die hohen und niedrigen "1 eile des Zählerausgangssignals
ais Rückgewinnungsfenster an die logische Rückgewinnungsschaltung (18) anzulegen.
12. Schaltungsanordnung nach Anspruch 11,
dadurch gekennzeichnet, daß die Rückgswinnungsschaltung
(18) eine Einrichtung zur Verwendung der Rückgewinnungsfenster und der Ausgangssignale
der impulsdehnenden Einrichtung (10) aufweist, um die in den Ausgangssignalen kodierte Information
zurückzugewinnen.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, daß die Rückgewinnungsschaltung (18) eine Einrichtung zur Verwendung
eines Fensters in jeder Folgefrequenzperiode, um die in den Ausgangssignalen kodierten Einsen und
Nullen rückzugewinnen, und zur Verwendung des anderen Fensters aufweist, um den kodierten Takt
zurückzugewinnen.
14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Rückgewinnungsschaltung zwei Signalwege aufweist, die jeweils mit
den Ausgangssignalen der impulsdehnenden Einrichtung (10) und den Rückgewinnungsfenstern
gespeist werden und welche jeweils mit Signalen gespeist werden, welche die Mitten des einen oder
des anderen Fensters darstellen.
15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß der Zähler (14) so
ausgelegt ist, daß er die hohen und niedrigen Signalanteile mit ungleicher Dauer erzeugt.
16. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Datenstrom
M2FM-kodiert ist und die Dauer der hohen und niedrigen Signalanteile ein 40/60-Verhältnis zueinander
haben.
17. Schaltungsanordnung nach Anspruch 15, dadurch gekennzeichnet, daß die Schleife für den
phasenstarren Oszillator eine logische Rückkopplungsschaltung (15) aufweist, die mit dem Ausgangssignal
von dem spannungsgesteuerten Oszillator (VCO; 13) gespeist wird.
18. Schaltungsanordnung nach Anspruch 17, gekennzeichnet durch eine Einrichtung, um erste
und zweite Hilfssignale von dem Zähler (15) zu erhalten, wobei das erste Hilfssignal Übergänge
aufweist, die bezüglich denen der Rückgewinnungs-
fenster um einen vorbestimmten Wert in der Phase verschoben sind, und wobei das zweite Hilfssignal
Übergänge aufweist, die mit den Mitten der entsprechenden Rückgewinnungsfenster übereinstimmen.
19. Schaltungsanordnung nach Anspruch 18, dadurch gekennzeichnet, daß der Datenfluß M2FM-kodiert
ist und die Übergänge in dem ersten Hilfssignal um 180° phasenverschoben sind.
20. Schaltungsanordnung nach Anspruch 18, gekennzeichnet durch eine Einrichtung, um das erste
Hilfssignal an die logische Rückkopplungsschaltung (15) anzulegen, um ein Signal im Takt zu steuern, das
aus dem Vergleichssignal erhalten worden ist, mit dem der Phasenvergleicher (11) gespeist worden ist
und von dem Datenstrom erhalten wird.
21. Schaltungsanordnung nach Anspruch 20, dadurch gekennzeichnet, daß die logische Rückkopplungsschaltung
(15) ein Flip-Flop (21) aufweist, an welches das erste Hilfssignal als Takt angelegt
wird und welches durch dasselbe Signal zurückgesetzt wird, das dem Phasenvergleicher (11) als
Rückkopplungsvergleichssignal zugeführt wird.
22. Schaltungsanordnung nach Anspruch 20, gekennzeichnet durch eine Einrichtung zum AnIegen
des zweiten Hilfssignals an die Rückkopplungsschaltung (15), um das mittels des ersten Hilfssignals
taktgesteuerte Signal durchzuschalten.
23. Schaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet, daß die Rückkopplungsschaltung
(15) ein NAND-Glied (22), an welches das
mittels des ersten Hilfssignals taktgesteuerte Signal und das zweite Hilfssignal angelegt sind, und ein
Flip-Flop (23) aufweist, dem das Ausgangssignal von dem NAN D-Glied (22) und als Takt der Ausgang des ""35
spannungsgesteuerten Oszillators (13) zugeführt wird.
24. Schaltungsanordnung nach Anspruch 23, dadurch gekennzeichnet, daß das Ausgangssignal
des Flip-Flops (23) das Ausgangssignal der Rückkopplungsschaltung (15) darstellt und als Rückkopplungsvergleichssignal
an den Phasenvergleicher (11) angelegt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/653,410 US4017803A (en) | 1976-01-29 | 1976-01-29 | Data recovery system resistant to frequency deviations |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2703395A1 DE2703395A1 (de) | 1977-08-04 |
DE2703395B2 true DE2703395B2 (de) | 1978-03-23 |
DE2703395C3 DE2703395C3 (de) | 1978-11-23 |
Family
ID=24620771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2703395A Expired DE2703395C3 (de) | 1976-01-29 | 1977-01-27 | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation |
Country Status (9)
Country | Link |
---|---|
US (1) | US4017803A (de) |
JP (1) | JPS5294112A (de) |
CA (1) | CA1051528A (de) |
CH (1) | CH620068A5 (de) |
DE (1) | DE2703395C3 (de) |
ES (1) | ES455336A1 (de) |
FR (1) | FR2340000A1 (de) |
GB (1) | GB1565245A (de) |
IT (1) | IT1075058B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0010959A1 (de) * | 1978-11-02 | 1980-05-14 | Sperry Corporation | Phasensynchronisierter Kreis |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2748075C3 (de) * | 1977-10-26 | 1980-08-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Phasenregelkreis |
DE2823343B1 (de) * | 1978-05-29 | 1979-08-16 | Siemens Ag | Verfahren und Anordnung zur Taktsignalrueckgewinnung bei digitaler Signaluebertragung |
US4357707A (en) * | 1979-04-11 | 1982-11-02 | Pertec Computer Corporation | Digital phase lock loop for flexible disk data recovery system |
BR8004455A (pt) * | 1979-07-19 | 1981-01-27 | Exxon Research Engineering Co | Circuito separador de dados e circuito para emprego na recuperacao de um sinal de relogio de um sinal codificado de dados dos |
US4339823A (en) * | 1980-08-15 | 1982-07-13 | Motorola, Inc. | Phase corrected clock signal recovery circuit |
US4400667A (en) * | 1981-01-12 | 1983-08-23 | Sangamo Weston, Inc. | Phase tolerant bit synchronizer for digital signals |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4456890A (en) * | 1982-04-05 | 1984-06-26 | Computer Peripherals Inc. | Data tracking clock recovery system using digitally controlled oscillator |
JPS58182323A (ja) * | 1982-04-20 | 1983-10-25 | Nec Corp | 位相同期回路 |
BE895439R (nl) * | 1982-12-22 | 1983-06-22 | Int Standard Electric Corp | Impulscorrectieketen en schakelingen die er gebruik van maken |
US4556866A (en) * | 1983-03-16 | 1985-12-03 | Honeywell Inc. | Power line carrier FSK data system |
US4547738A (en) * | 1983-06-10 | 1985-10-15 | American Standard Inc. | Phase shift demodulator |
NL8401310A (nl) * | 1984-04-24 | 1985-11-18 | Philips Nv | Inrichting voor het opwekken van een kloksignaal. |
US4682343A (en) * | 1984-09-11 | 1987-07-21 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Processing circuit with asymmetry corrector and convolutional encoder for digital data |
US4633488A (en) * | 1984-11-13 | 1986-12-30 | Digital Equipment Corporation | Phase-locked loop for MFM data recording |
US4847876A (en) * | 1986-12-31 | 1989-07-11 | Raytheon Company | Timing recovery scheme for burst communication systems |
US4879730A (en) * | 1988-05-31 | 1989-11-07 | Siemens Transmission Systems, Inc. | Jitter tolerant circuit for dual rail data |
JP2512786B2 (ja) * | 1988-07-18 | 1996-07-03 | 富士通株式会社 | 位相整合回路 |
US4975930A (en) * | 1988-11-02 | 1990-12-04 | Digital Equipment Corporation | Digital phase locked loop |
US5579348A (en) * | 1994-02-02 | 1996-11-26 | Gi Corporation | Method and apparatus for improving the apparent accuracy of a data receiver clock circuit |
US5892797A (en) * | 1996-07-17 | 1999-04-06 | Jay Deng | System and method for recovering data encoded using manchester code and other bi-phase level codes |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3825844A (en) * | 1972-10-18 | 1974-07-23 | Peripherals General Inc | System for recovering phase shifted data pulses |
-
1976
- 1976-01-29 US US05/653,410 patent/US4017803A/en not_active Expired - Lifetime
- 1976-12-29 CA CA268,822A patent/CA1051528A/en not_active Expired
-
1977
- 1977-01-18 IT IT19420/77A patent/IT1075058B/it active
- 1977-01-24 FR FR7701865A patent/FR2340000A1/fr active Granted
- 1977-01-25 ES ES455336A patent/ES455336A1/es not_active Expired
- 1977-01-26 CH CH92777A patent/CH620068A5/de not_active IP Right Cessation
- 1977-01-27 DE DE2703395A patent/DE2703395C3/de not_active Expired
- 1977-01-28 JP JP794477A patent/JPS5294112A/ja active Granted
- 1977-01-28 GB GB3504/77A patent/GB1565245A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0010959A1 (de) * | 1978-11-02 | 1980-05-14 | Sperry Corporation | Phasensynchronisierter Kreis |
Also Published As
Publication number | Publication date |
---|---|
US4017803A (en) | 1977-04-12 |
FR2340000B1 (de) | 1982-12-31 |
DE2703395A1 (de) | 1977-08-04 |
GB1565245A (en) | 1980-04-16 |
ES455336A1 (es) | 1978-01-01 |
FR2340000A1 (fr) | 1977-08-26 |
JPS5294112A (en) | 1977-08-08 |
CA1051528A (en) | 1979-03-27 |
IT1075058B (it) | 1985-04-22 |
CH620068A5 (de) | 1980-10-31 |
JPS6227470B2 (de) | 1987-06-15 |
DE2703395C3 (de) | 1978-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2703395C3 (de) | Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation | |
DE2912268C2 (de) | Dekoder-Schaltungsanordnung zur Dekodierung eines digitalen Informationssignals | |
DE2510278C2 (de) | Pseudozufalls-Wortgenerator | |
DE2648977C3 (de) | Demodulator für differentiell phasencodierte Digitaldaten | |
DE2645638C2 (de) | Phasendetektor in einer phasenstarren Schleife | |
DE2030827B2 (de) | Digitaluebertragungsanordnung bei der die effektive binaere bit frequenz ein nichtganzzahliges vielfaches der kanalsym bolfrequenz ist | |
DE1213882B (de) | Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge | |
DE2543539A1 (de) | Schaltungsanordnung zur rekonstruktion eines digitalen eingangssignals | |
DE2628581A1 (de) | Schaltung zur wiedergewinnung von taktsignalen mit veraenderlicher frequenz fuer einen digitaldatenempfaenger | |
DE2702047B2 (de) | Schaltungsanordnung zur Wiedergewinnung von Daten | |
DE2119091A1 (de) | Spannungsgesteuerter Taktgenerator | |
DE3906094C2 (de) | Digitale Phasen/Frequenz-Detektorschaltung | |
DE2734305A1 (de) | Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens | |
DE2047697A1 (de) | Schaltungsanordnung zur Demodulation von phasendifferenzmodulierten Datensignalen | |
DE2141887A1 (de) | Phasensynchronisiersystem | |
DE2554025A1 (de) | Null-unterdrueckung in impulsuebertragungsanlagen | |
DE1537974C3 (de) | Schaltungsanordnung zum Regenerieren dreiwertiger Impulssignale | |
CH617051A5 (de) | ||
DE2651043B2 (de) | Empfänger für synchrone Signale mit doppelter phasenverriegelter Schleife | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE2429743A1 (de) | System zur kodierung einer binaerinformation mittels der nulldurchgaenge | |
DE1206946B (de) | Schaltungsanordnung zum Senden oder Empfangen von Telegraphiezeichen nach dem Phasensprungverfahren | |
DE3042761C2 (de) | Schaltungsanordnung zur Gewinnung einer elektrischenBezugstakt-Impulsfolge für die Dekodierung einer von einem Aufzeichnungsträger gelesenen und auf diesem aufgezeichneten Mehrlängenschrift | |
DE3625589C2 (de) | ||
DE2030827C (de) | Digitalubertragungsanordnung, bei der die effektive binare Bit Frequenz ein nicht ganzzahhges Vielfaches der Kanalsymbol frequenz ist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8328 | Change in the person/name/address of the agent |
Free format text: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. DR.JUR. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |