DE2734305A1 - Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens - Google Patents

Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens

Info

Publication number
DE2734305A1
DE2734305A1 DE19772734305 DE2734305A DE2734305A1 DE 2734305 A1 DE2734305 A1 DE 2734305A1 DE 19772734305 DE19772734305 DE 19772734305 DE 2734305 A DE2734305 A DE 2734305A DE 2734305 A1 DE2734305 A1 DE 2734305A1
Authority
DE
Germany
Prior art keywords
signal
transition
binary
period
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772734305
Other languages
English (en)
Inventor
Albert Burgert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Alcatel CIT SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel CIT SA filed Critical Alcatel CIT SA
Publication of DE2734305A1 publication Critical patent/DE2734305A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4904Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes

Description

VERFAHREN ZUR KODIERUNG EINER BITFOLGE DER BITFREQUENZ F UND SCHALTUNGSANORDNUNGEN ZUR ANWENDUNG DIESES VERFAHRENS
Die Erfindung betrifft ein Verfahren zur Kodierung einer Bitfolge der Bitfrequenz F, bei dem die Übergänge zwischen zwei Pegeln des kodierten Signals für die ursprüngliche Bitfolge bezeichnend sind. Die Erfindung betrifft auch Schaltungsanordnungen zur Kodierung und Dekodierung unter Anwendung dieses Verfahrens. Die Erfindung bezieht sich insbesondere auf die Übermittlung von Informationen in Funkpder Telefonvermittlungsanlagen.
Wird eine Bitfolge in ein elektrisches Signal mit zwei Pegeln kodiert, dann unterscheidet man zwischen einer direkten Kodierung, bei der der Pegel des Signals unmittelbar für die Information bezeichnend ist, und einer Übergangskodierung, bei der der Zeitpunkt der Übergänge zwischen den beiden Pegeln des Signals bezeichnend ist. In beiden Fällen wird die Kodierung unter der Steuerung eines Taktsignals durchgeführt, das für jede Information eine Binärperiode gleicher Dauer wie die Taktperiode der Bitfolge definiert.
Ein direkter Kode ist sehr einfach, jedoch hat er für die Übertragung bestimmte Nachteile. Insbesondere die Wiedergewinnung des Takts der Binärinformationen ausgehend vom verschlüsselten Signal, die beim Empfang notwendig ist, damit das empfangene Signal dekodiert werden kann, erfordert die Verwendung sehr komplexer Mittel. Außerdem ist die Energie
709886/0788
~7~ 273A305
des kodierten Signals am unteren Ende des Frequenzspektrums nicht Null und hängt von der Sequenz der verschlüsselten Binärinformationen ab; es ist also notwendig, den Gleichstromanteil zu übermitteln.
Es ist bekannt, daß die genannten Nachteile durch den differentiellen Zweiphasenkode vermieden werden. Nach diesem Kode, der ein Übergangskode ist, wird jede Binärinformation eines ersten Werts in dem kodierten Signal durch einen Übergang in der Mitte der entsprechenden Binärperiode dargestellt und jede Binärinformation eines zweiten Werts durch das Fehlen des Übergangs in der Mitte der Periode; man führt außerdem in das kodierte Signal am Anfang jeder Binärperiode einen Übergang ein, um eine einfache Wiederherstellung des Takts der Informationen von diesem Signal aus zu ermöglichen.
In einem nach dem differentiellen Zweiphasenkode verschlüsselten Signal ist das minimale Zeitintervall zwischen zwei aufeinanderfolgenden Übergängen also gleich der Hälfte der Taktperiode der Binärinformationen.
Die vorliegende Erfindung schlägt ein neues Verfahren zum Kodieren durch Übergänge von getakteten Binärinformationen vor, das die Nachteile des NRZ-Kodes vermeidet und zu einem kodierten Signal führt, in dem der minimale Zeitintervall zwischen zwei aufeinanderfolgenden Übergängen größer als die Hälfte der Taktperiode der Binärinformationen ist. Die zur
Übertragung der Informationen benötigte Breite des Frequenzbands ist also im Vergleich su der für eine differentielle Zweiphasenkodierung benötigten verringert.
709886/070Θ
Die Erfindung hat ein Verfahren zur Kodierung einer Bitfolge der Bitfrequenz F zum Gegenstand, bei dem die Übergänge zwischen zwei Pegeln des kodierten Signals für die ursprüngliche Bitfolge bezeichnend sind, dadurch gekennzeichnet, daß ein Übergang in dem Signal in der Mitte jeder Periode erzeugt wird, wenn das zu verschlüsselnde Bit einen ersten Wert hat, daß dieser Übergang dann unterdrückt wird, wenn das erzeugte Binärsignal einen Übergang in der Mitte der vorhergehenden Periode hatte, daß ein Übergang in dem Binärsignal am Anfang einer Periode hervorgerufen wird, wenn das zu verschlüsselnde Bit den zweiten Wert aufweist, daß dieser Übergang vom Anfang zur Mitte verlegt wird, wenn das erzeugte Binärsignal einen Übergang in der Mitte der vorhergehenden Periode aufwies, und daß der Pegel des Binärsignals im übrigen konstant gehalten wird.
Die Erfindung betrifft auch eine Schaltungsanordnung zur Kodierung einer Bitfolge gemäß dem obigen Verfahren, dadurch gekennzeichnet, daß sie ein erstes Mittel enthält, das die Bitfolge und ein Taktsignal der Frequenz F empfängt und ein erstes Binärsignal liefert, das in der Mitte jeder Binärperiode, für die das zu verschlüsselnde Bit einen ersten Wert hat, einen Pegelübergang aufweist, daß sie ein zweites Mittel enthält, das die Bitfolge und das Taktsignal empfängt und ein zweites Binärsignal liefert, das am Anfang jeder Binärperiode, für die das zu verschlüsselnde Bit den zweiten Wert hat, einen Pegelübergang aufweist, daß sie ein drittes Mittel enthält, daa ein drittes Binärsignal liefert und bei jedem Übergang des ersten Binärsignals von einem ersten Pegel zu einem zweiten
709886/0788
Pegel den Pegel wechselt, daß sie ein viertes Mittel enthält, das das zweite Binärsignal empfängt und zudem von dem ersten Mittel gesteuert wird und ein viertes Binärsignal liefert, das einerseits bei jedem Übergang des zweiten Binärsignals, wenn zugleich das erste Signal auf dem ersten Pegel ist, den Pegel wechselt, und andererseits eine halbe Periode.—=— nach jedem übergang des zweiten Binärsignals den Pegel wechselt, wenn zugleich das erste Signal sich auf dem zweiten Pegel befindet, und ein fünftes Mittel aufweist, das das dritte und vierte Binärsignal empfängt, und ein Binärsignal liefert, das bei jedem Übergang des dritten sowie des vierten Signals einen übergang aufweist.
In einer besonders vorteilhaften Ausführungsform, bei der das Taktsignal einen Formfaktor 1:1 aufweist, enthält das vierte Mittel ein Mittel, um dieses Taktsignal H mit dem ersten Signal logisch zu verknüpfen, und ein Tastflipflop, das das zweite Signal im Rhythmus des Verknüpfungsergebnisses tastet und das vierte Signal liefert.
Die Erfindung bezieht sich außerdem auf eine Schaltungsanordnung zur Dekodierung eines durch Anwendung des erfindungsgemäßen Verfahrens entstandenen Binärsignals, dadurch gekennzeichnet, daß sie einen Übergangsdetektor, der die Übergänge des zu dekodierenden Signals entdeckt, einen örtlichen Taktgeber mit einem spannungsgesteuerten Oszillator, wobei der örtliche Taktgeber ein Taktsignal mit der Frequenz F und mit einem Formfaktor von 1:1 liefert, ein erstes Mittel, das mit dem Detektor verbunden ist und das Taktsignal empfängt und einen Impuls der Dauer nach jedem Übergang liefert, wenn das
709886/0788 ,
Taktsignal sich auf einem ersten Pegel befindet, ein zweites Mittel, um das Taktsignal mit der Folge der Impulse logisch zu verknüpfen, wobei das vom zweiten Mittel gelieferte und durch ein Tiefpaßfilter gefilterte Signal an den Steuereingang des Oszillators angelegt wird, einen Blockiertaster, der die Folge der Impulse empfängt und von den Flanken des Taktsignals gesteuert wird, und ein drittes Mittel enthält, das vom Taktsignal gesteuert wird und die Übergänge des Ausgangssignals des Blockiertasters aufspürt, indem es für jede Taktperiode eine Binärinformation mit dem ersten oder zweiten Wert liefert, je nachdem, ob das Ausgangssignal des Blockiertasters am Anfang einer Taktperiode einen Übergang aufweist oder nicht.
Merkmale bevorzugter Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen beschrieben.
Die Erfindung wird nachfolgend mit Hilfe der beiliegenden Zeichnungen näher erläutert.
Fig. 1 und 2 zeigen das erfindungsgemäße Kodierverfahren.
Fig. 3 zeigt aine vorteilhafte Ausführungsform einer erfindungsgemäßen Kodieranordnung.
Fig. 4 enthält erläuternde Diagramme zur Arbeitsweise der Kodieranordnung aus Fig. 3.
Fig. 5 zeigt eine vorteilhafte Ausführungsform einer Dekodieranordnung gemäß der Erfindung.
Fig. 6 und 7 enthalten erläuternde Diagramme zur Arbeitsweise der Dekodieranordnung nach Fig. 5.
Fig. 1 zeigt die erfindungsgemäße Kodierung einer mit einer Taktfrequenz F getakteten Bitfolge. Man nimmt z.B. an,
709886/0788
273A305
daß alle diese Informationen aus einem im NRZ-Kode verschlüsselten Signal bestehen, wie es in a) dargestellt wird. Im oberen Teil dieses Diagramms a) werden die Binärperioden der Dauer — dargestellt, die jeweils den Bits in diesem NRZ-Signal entsprechen, und bei jeder Periode wurde der Wert der entsprechenden Bits eingetragen. In b) werden die Taktsignale m dargestellt, deren Periode auch eine Dauer ·=— beträgt, und die jeweils den
Bits zu. ihrer Kodierung gemäß dem erfindungsgemäßen Verfahren zugeordnet werden. In dem hier beschriebenen Beispiel fallen die Taktsignale m mit den Übergängen des NRZ-Signals zusammen. In c) wird das entsprechende kodierte Binärsignal gezeigt.
Die in Fig. 1 gezeigte Kodierung ergibt sich aus folgenden Einzelschritten :
a) Eine Binärinformation "1" wird durch einen Übergang in der Mitte der entsprechenden Binärperiode dargestellt, jedoch wird
dieser Übergang verhindert, wenn bereits ein Übergang in der Mitte der vorhergehenden Binärperiode vorliegt.
b) Eine Binärinformation "0" wird durch einen Übergang am Anfang der entsprechenden Binärperiode dargestellt, jedoch wird dieser Übergang zur Mitte dieser Periode verschoben, wenn ein Übergang in der Mitte der vorhergehenden Binärperiode stattgefunden
Es ist aus Fig. 1 ersichtlich, daß der minimale Zeitintervall zwischen zwei aufeinanderfolgenden Übergängen des kodierten Signals gleich der Dauer einer Taktperiode der Bitfolge ist, während der maximale Zeitintervall gleich der Dauer zweier Perioden ist. Außerdem zeigt sich, daß eine Folge von Bits der Wertigkeit "0" ein Binärsignal der Grundfrequenz F/2
709886/0788
ergibt, während eine Folge von Bits der Wertigkeit "1" ein Binärsignal der Grundfrequenz F/4 ergibt.
Selbstverständlich wäre es gemäß der Erfindung möglich, die Kodierbedingungen der Binärwerte "1" und der Binärwerte "O" untereinander auszutauschen.
Außerdem ist es nicht erforderlich, daß die für die erfindungsgemäße Kodierung bestimmten Taktimpulse mit den Binärperioden de3 NRZ-Signals zusammenfallen. Fig. 2 zeigt den Fall einer Verschiebung zwischen diesen beiden Binärperiodenfolgen.
In Fig. 2 wird in a) das Diagramm der Fig. 1 und in
b) eine Folge von um in Bezug auf die Folge der Binär-
c. .r
Perioden des NRZ-Signals verzögerten Binärperioden gezeigt. In c) sieht man das gemäß dem erfindungsgemäßen Verfahren kodierte Signal, wobei die Folge der Perioden m1 anstelle der Folge der Perioden m verwendet wird. Dieses kodierte Signal hat also eine Verzögerung ■— ■ ■■ im Vergleich mit dem kodierten Signal des Diagramms c) der Fig. 1.
Selbstverständlich kann die Verschiebung zwischen den Taktimpulsen, die für die erfindungsgemäße Kodierung bestimmt sind und der Bitfolge des NRZ-Signals auch einen ganz anderen Wert aufweisen.
In Fig. 3 sieht man eine bevorzugte Ausführungsform einer erfindungsgemäßen Kodieranordnung.
Die Bitfolge B, von der man annimmt, daß sie aus einem von einem Taktsignal mit der Frequenz F getakteten NRZ-Signal besteht, wird an einen ersten Eingang 1 der Vorrichtung angelegt. Diese besitzt einen zweiten Eingang 2 für ein Takt· signal H mit der Frequenz F, das eine vorgegebene Phasenrelation mit dem Takt der Bitfolge aufweist. Es hat außerdem einen
709886/0788
Formfaktor 1:1 und besteht also aus abwechselnd hohen und tiefen Pegeln, jeder von einer Dauer -r—= . Für jedes zu kodierende Bit bestimmt das Taktsignal H eine Binärperiode πι einer Dauer % , die auf einer Flanke einer bestimmten Richtung, z.B. ansteigend, dieses Taktsignals beginnt.
Der Eingang 1 der Schaltungsanordnung ist mit den beiden Eingängen J und K einer ersten Kippstufe 30 verbunden, die auf ihrem Takteingang h das Taktsignal H empfängt und auf ihrem direkten Ausgang Q ein Signal si liefert. Der Eingang 1 ist außerdem über einen Inverter 40 mit den zwei Eingängen J ind K einer Kippstufe 5O verbunden, die auf ihrem Takteingang h das Taktsignal H empfängt und an ihrem direkten Ausgang Q ein Signal s2 liefert. Das von der Kippstufe 30 gelieferte Signal si wird an den Takteingang h einer ersten D-Kippstufe 60 angelegt, deren Komplementärausgang ~Q auf den Eingang D zurückgeführt ist und die an ihrem direkten Ausgang Q ein Signal s3 liefert. Das Signal si wird außerdem an einen ersten Eingang eines ersten EXKLUSIV-ODER-Glieds 70 angelegt, das auf einem zweiten Eingang das Signal H empfängt. Das Glied 70, das so eine logische Verknüpfung des Signals H durch das Signal si ausführt, liefert ein Signal sm, das auf den Takteingang h einer zweiten D—Kippstufe 8O angelegt wird, die auf ihrem Eingang D das von der Kippstufe 50 gelieferte Signal s2 empfängt. Das auf dem direkten Ausgang Q der Kippstufe 80 gelieferte Signal s4 wird auf einen ersten Eingang eines EXKLUSIV-ODER-Glieds angelegt, das auf einem zweiten Eingang das von der Kippstufe 60 gelieferte Signal s3 empfängt. Der mit einem Ausgang 6 der Schaltungsanordnung verbundene Ausgang des EXKLUSIV-ODER-Glieds 90 liefert das kodierte Signal C.
709886/0788
Nachfolgend wird die Arbeitsweise der Kodieranordnung nach Fig. 3 unter Bezug auf Fig. 4 beschrieben.
In Fig. 4 sieht man in a) ein Beispiel eines NRZ-Signals B, es wurde die Bitfolge des Diagramms a) der Fig. genommen. In b) sieht man das Taktsignal H, dessen aufeinanderfolgende Perioden die Binärperioden m bezeichnen. Im in der Figur gezeigten Beispiel entspricht die Phase der Bitfolge der der Taktsignale. Vorzugsweise hat das Taktsignal einen ganz geringen Vorsprung in Bezug auf die Periode der Bitfolge. So vermeidet man das Entstehen von zufälligen Übergängen in der Arbeitsweise des Schaltkreises der Fig. 3. In c) und d) sind das Signal si bzw. das Signal sm dargestellt; in e) , f) und g) die Signale s2, s4 und s3 zu sehen,und das kodierte Binärsignal C wird im Diagramm h) gezeigt.
Nach der bekannten Arbeitsweise der J-K-Kippstufe ruft jede ansteigende Flanke des Signals H, für die das Signal B sich auf "1" befindet, auf der folgenden abfallenden Flanke des Signals H eine Pegeländerung im Signal si hervor, wogegen jede ansteigende Flanke des Signals H, für die das Signal B auf "0" ist, das Signal si unverändert läßt. Wie es im Diagramm c) der Fig. 4 zu sehen ist, zeigt das Signal si einen Übergang in der Mitte jeder Bitperiode, für die die zu kodierende Information "1" ist.
Das Signal, das durch Verknüpfung des Signals si mit dem Takt H in dem EXKLUSIV-ODER-Glied 70 entsteht, enthält gemäß Diagramm d) einen Übergang am Anfang jeder Binärperiode, ganz gleich, ob das entsprechende Bit "1" oder "0" ist, sowie einen Übergang in der Mitte jeder Binärperiode, für die das Bit 11O1 ist.
709886/0788
Für die Kippstufe J-K 50, die nicht wie die Kippstufe 3O ein Polgeflipflop ist, entstehen die Kippvorgänge auf den ansteigenden Flanken des Taktsignals H. Wie es in Diagramm e) au sehen ist, enthält das Signal s2 einen Übergang am Anfang
di£/
jeder Binärperiode für/Sas zu kodierende Bit "0" ist.
Die D-Kippstufe 80 ist eine einfache Blockiertaster-Kippstufe t Bei jeder auf den Takteingang dieser Kippstufe angelegten ansteigenden Flanke des Signals sm nimmt das Ausgangssignal s4 den Pegel des auf den Eingang D angelegten Signals s2 an. Wenn das Signal sm phasengleich mit dem Signal H ist, d.h., wenn das Signal si auf "0" ist, tastet die Kippstufe das Signal s2 am Anfang der Binärperiode ab und das Signal s4 ist eine unmittelbare Wiederholung des Signals s2 (um jede Zufälligkeit in der Betriebsweise zu vermeiden, kann man z.B. zwei Inverter zwischen den Ausgang des Gatters 7ο und den Takteingang der Kippstufe 80 einschieben, um das Signal sm leicht zu verzögern). Wenn das Signal sm phasenungleich mit dem Signal H ist, d.h., wenn das Signal si auf "1" ist, tastet die Kippstufe 80 das Signal s2 in der Mitte der Binärperioden ab, und in diesem Fall hat das Signal s4 eine Verzögerung von ■ auf das Signal s2. Das Signal s4 hat so einen Übergang am Anfang jeder Binärperiode, wenn das Bit "0" ist und wenn das Signal si auch auf "0" ist, dagegen hat es einen übergang in der Mitte jeder Binärperiode, wenn das Bit "0" und dasn Signal si "1" ist.
Aufgrund der Rückkopplung um die Kippstufe 60 ändern die Ausgänge dieser Kippstufe bei jedem ansteigenden Übergang des Signals si ihren zustand. Die Kippstufe 60 spielt also die
709886/0788
Rolle eines Frequenzteilers und das Signal s3, das auf ihrem direkten Ausgang abgegeben wird, entspricht der Verhinderung jedes zweiten Übergangs im Signal si. Das Signal s3 weist so in der Mitte jeder zweiten Binärperiode für die die Information "1" ist, einen Übergang auf.
Da die Übergänge der Signale s3 und s4 zu verschiedenen Zeitpunkten auftreten, kann man im EXKLUSIV-ODER-Glied 90 diese Übergänge "addieren", d.h., daß das von ihm gelieferte Signal C bei jedem Übergang jedes der Signale s3 und s4 einen übergang aufweist. Infolgedessen enthält das kodierte Signal C, wie es das Diagramm h) zeigt,
- einen Übergang in der Mitte jeder Binärperiode, für die das Bit "1" vorliegt und der unmittelbar eine Periode vorausgeht, in deren Mitte das Signal C keinen Übergang hatte,
- einen Übergang am Anfang jeder Binärperiode, für die das Bit "0" vorliegt und der unmittelbar eine Periode vorausgeht, in deren Mitte das Signal C keinen übergang hat,
- einen Übergang in der Mitte jeder Binärperiode, für die das Bit "0" vorliegt und der unmittelbar eine Periode vorausgeht, in deren Mitte das Signal C einen Übergang hat.
Wie bereits gesagt betrifft die vorliegende Erfindung insbesondere die übertragung von Bitfolgen. Im Fall einer Funkübertragung befindet sich die Kodiervorrichtung atf Ende der Sendekette direkt vor einem Modulator, in dem das kodierte Signal eine Hochfrequenzschwingung moduliert. Beim .Empfang wird das Signal in einem Demodulator behandelt, der die Wiederherstellung des kodierten Signals im Basisfrequenzband ermöglicht. Dieses Signal muß dann zur Wiederherstellung der ursprünglichen Bitfolge dekodiert werden. Man muß also diese Binärinformationen
709886/0788 /
ausgehend vom kodierten Signal behandeln.
Fig. 5 zeigt eine bevorzugte Ausführung einer Vorrichtung zur Dekodierung eines aus der erfindungsgemäßen Kodierung von getakteten Binärinformationen entstandenen Signals.
Der Einfachheit halber werden für das kodierte Binärsignal, die ursprüngliche Bitfolge und das Taktsignal jeweils die Bezugszeichen C, B und H beibehalten.
In Pig. 5 wird das Signal C an einen Übergangsdetektor 7 angelegt. Der Detektor 7, von bekannter Bauweise, liefert als Antwort auf jeden Übergang des Signals C einen sehr kurzen Übergangsimpuls T. Die Impulse T sind z.B. negativ.
Ein örtlicher Taktgeber 8 mit einem spannungsgesteuerten Oszillator 81 und einem diesem nachgeschalteten Frequenzhalbierer 82 gehört zu einem Phasenregelkreis 9, der von einem aus den Übergangsimpulsen T entstandenen Signal S gesteuert wird und auf dessen Arbeitsweise später noch eingegangen wird. Der Taktgeber 8 liefert ein Signal Hr mit dem Formfaktor 1:1, das, wenn der Regelkreis stabilisiert ist, die Frequenz F des Taktsignals H aufweist und einen Vorsprung von einer Viertelperiode auf dieses Signal hat.
Für die Entstehung des Signals S wird das Taktsignal Hr, das aus abwechselnd hohen und tiefen Pegeln von je einer Dauer von besteht, auf einen ersten Eingang eines ODER-NICHT-Glieds
L mV
10 angelegt, das auf einem zweiten Eingang die Übergangsimpulse T empfängt. Das Glied 10 läßt, indem es sie umkehrt, die Übergangsimpulse, die während der niederen Pegel des Taktsignals Hr entstehen, durch, und blockiert jene, die während der hohen Pegel entstehen. Da das Taktsignal Hr eine Viertelperiode Vorsprung voddem Signal H hat, kehrt das Glied 10 also die Impulse T um, die
709886/0788
den Übergangsimpulsen in der Mitte der Binärperioden entsprechen und blockiert die, welche den Übergängen am Anfang der Binärpe** riode entsprechen. Die sehr kurzen Impulse T1 , die das Glied liefert, liegen an einem monostabilen Schaltkreis 11 an, der diese Impulse T1 auf die Dauer -^= ausdehnt. Der Schaltkreis 11 liefert so eine Folge S von positiven Impulsen einer Dauer -r—= ι die jeweils während der Übergänge des Signals C während
der niederen Pegel des Signals Hr entstehen, d.h. also während der Übergänge in der Mitte der Binärperiode des Signals G.
Die Folge S der Impulse steuert den Regelkreis 9.
Der Regelkreis 9 enthält außer dem örtlichen Taktgeber ein EXKLUSIV-ODER-Glied 12, das auf einem ersten Eingang das Signal S und auf einem zweiten Eingang das Signal Hr empfängt, um eine logische Verknüpfung des Signals Hr mit dem Signal S durchzuführen. Das vom Glied 12 gelieferte Signal M wird in einem Tiefpaßfilter 13 gefiltert, ehe es an den spannungsgesteuerten Oszillator 81 angelegt wird. Dieser liefert als Antwort ein Signal mit der Frequenz 2.F, das nach albierung seiner Frequenz im Divisor 82 das Signal Hr bildet. Später wird noch unter Bezugnahme auf Fig. 7 die Arbeitsweise dieses Regelkreises erläutert.
Die dargestellte Dekodiervorrichtung enthält außerdem eine erste D-Kippstufe 14, die auf ihrem Eingang D das Signal S und auf ihrem Takteingang h das Signal Hr empfängt. Die Kippstufe 14 liefert ein Signal S3, das an den Eingang D einer zweiten D-Kippstufe 15 angelegt wird, die auch auf ihrem Takteingang h das Signal Hr empfängt. So liefert die Kippstufe 15 ein Signal S4, das das Signal S3 mit einer der Periode — des
709886/0788
Signals Hr entsprechenden Verspätung wiedergibt. Das Signal S4 wird an einen ersten Eingang eines EXKLUSIV-ODER-Glieds 16 angelegt, das auf einem zweiten Eingang das Signal S3 empfängt. Das Gatter 16 liefert ein Signal Br, das, wie man sehen wird, die Bitfolge B wiedergibt.
Das Vorhandensein eines Übergangs in der Mitte einer Binärperiode des Signals C ist dadurch gekennzeichnet, daß im Signal S ein Impuls vorhanden ist, der sich über die zweite BtHlfte der Periode erstreckt. Da das Taktsignal Hr eine Viertelperiode Vorsprung vor dem Taktsignal H aufweist (das die Bi~ närperioden bezeichnet), erstreckt sich so jeder Impuls zwischen dem letzten Viertel einer Periode des Signals Hr und dem ersten Viertel der folgenden Periode. Die Tastung des Signals S am Anfang jeder Periode des Signals Hr liefert also für das Signal S3 einen Pegel "1", wenn ein Übergang in der Mitte der entsprechenden Binärperiode vorliegt, und einen Pegel "O" im entgegengesetzten Fall.
Wenn also das Signal S3 eine Pegeländerung am Anfang einer Periode des Signals Hr aufweist, dann enthält entweder das Signal C einen Übergang in der Mitte der entsprechenden Binärperiode und keinen in der Mitte der vorhergehenden Periode, oder es enthält keinen Übergang in der Mitte der entsprechenden Periode, aber dafür in der Mitte der vorhergehenden Periode. Vergleicht man mit den oben erläuterten Koderegeln, so sieht man, daß in beiden Fällen die entsprechende ursprüngliche Information 1 ist.
Das gleiche gilt, wenn das Signal S3 keine Pegeländerung am Anfang einer Periode des Signals Hr aufweist t Dann enthält
709886/0788
entweder das Signal C in der Mitte der entsprechenden Binärperiode einen Übergang, wenn es schon in der Mitte der vorhergehenden Binärperiode einen solchen aufwies, und es enthält keinen Übergang in der Mitte der entsprechenden Binärperiode, wenn es schon in der Mitte der vorhergehenden Periode keinen Übergang aufwies. Es ist ersichtlich, daß in den beiden Fällen die entsprechende ursprüngliche Information "0" war.
Um die Bitfolge B wiederzufinden, genügt es also, am Anfang jeder Periode des Signals Hr herauszufinden, ob das Signal S3 eine Pegeländerung aufweist oder nicht; dies wird mit Hilfe der Verzögerungskippstufe 15 und dem Glied 16 erreicht, an dessen Ausgang die Informationen im NRZ-Kode wiederhergestellt werden. Außerdem werden aufgrund des Vorsprungs von einer Viertelperiode des Signals Hr auf das Signal H die Informationen mit einer Verspätung von dreiviertel Periode wiederhergestellt.
Fig. 6 zeigt die Arbeitsweise der Dekodieranordnung aus Fig. 5. In a) wird das in Fig. 4 gewählte Beispiel des zu dekodierenden Signals C dargestellt, und darüber sind die verschiedenen Binärperioden mit der wiederzufindenden Bitfolge angegeben. In b) werden die als Antwort vom Detektor 1 gelieferten Übergangsimpulse T und in c) das Taktsignal Hr gezeigt. In d) und e) erscheinen die Impulse T* bzw. das Signal S0 Die Signale S3 und S4 werden in f) bzw. g) dargestellt, und das dekodierte Signal Br in h).
Es wird selbstverständlich angenommen, daß dem zu dekodierenden Signal ein Vorspann vorausgeht, der es dem Regelkreis ermöglicht, sich zu stabilisieren.
709886/0788
Das Signal C wird in sechzehn Binärperioden dargestellt, die von 1 bis 16 numeriert sind. Es enthält einen übergang in der Mitte von acht Perioden der folgenden Nummern 1-3-6-7-9-10-11-16, und enthält in den acht anderen Perioden entweder einen Übergang am Anfang oder keinen Übergang.
Jeder der acht Übergänge in der Mitte der Periode erzeugt einen Übergangsimpuls T1, der in die Mitte eines tiefen Pegels des Signals Hr fällt und den das Glied 10 also durchlast, indem es ihn umkehrt. Da das Signal S einen Impuls während der zweiten Hälfte dieser acht Perioden liefert, erzeugt die Tastung dieses Signals durch die acht ansteigenden Flanken des Signals Hr, die sich jeweils im dritten Viertel dieser acht Perioden befinden, jedesmal einen Pegel "1" für das Signal S3. Im üegensatz dazu erzeugt die Tastung des Signals S durch die acht ansteigenden Flanken des Signals Hr, die sich jeweils im dritten Viertel der acht anderen Perioden befinde, jedesmal einen Pegel "O" für das Signal S3. Dieses Signal enthält so eine Pegelanderung am Anfang der neun Perioden des Signals Hr, die im dritten Viertel der Perioden mit den folgenden Nummern anfägt ti -2-3-4-6-8-9-12-16. Der Vergleich im Glied 16 der Pegel des Signals S3 und des verzögerten Signals S4 erzeugt also für das Signal Br einen Pegel "1" für jede dieser neun Perioden des Signals Hr und einen Pegel "0" für jede der sieben anderen Perioden.
In Fig. 7 sieht man in a) und b) die Diagramme c) und e) der Fig. 6, und das Diagramm c) zeigt das Signal M, das nach
709886/0788
Filterung im Tiefpaßfilter 13 den Oszillator 81 steuert. Aus Fig. 7 ist leicht zu ersehen, daß, wenn die Pegel des Signals Hr (die im beschriebenen Fall die niederen Pegel sind) auf den Anfang der Impulse des Signals S zentriert sind, die Pegel wie r und s des Signals S die gleiche Höhe haben und das Signal M einen konstanten Gleichstromanteil hat, ganz gleich, welchen Inhalt die zu dekodierende Nachricht hat. Dieser konstante Gleichstromanteil, der den Oszillator 81 steuert, ermöglicht die Aufrechterhaltung des Gleichgewichts.
Wenn dagegen die Frequenz des Signals Hr ein wenig zu hoch ist, entsteht der Anfang der Impulse des Signals S später; die niederen Pegel des Signals M dauern langer zum Nachteil der hohen Pegel s, die kürzer dauern. Dadurch verringert sich die auf den Oszillator 81 angele gt Spannung , was das Gleichgewicht wiederherstellt.
In gleicher Weise kann man sehen, daß, wenn die Frequenz Hr ein wenig zu niedrig ist, dies die auf den Oszillator 81 angelegte Spannung erhöht, was das Gleichgewicht ebenfalls wiederherstellt.
Es ist zu bemerken, daß es theoretisch zwei Gleichgewichtspositionen für den Regelkreis 9 gibt; eine entspricht einer Synchronisierung auf den Übergängen in der Mitte der Binärperiode des Signals C und die andere einer Synchronisierung auf den Übergängen am Anfang der Binärperiode dieses Signals; im ersten Fall stellt das Signal Br die Binärinformation B wieder her, im anderen Fall dagegen nicht.
709886/0788
In der Praxis sind Fälle von falscher Synchronisierung selten bei Nachrichten mit quasi-zufälligen Bitfolgen. Dann enthält nämlich das Signal C doppelt soviele Übergänge in der Mitte der Binärperiode als am Anfang der Binärperiode. Wenn man jedoch jede Gefahr von falscher Synchronisierung vermeiden will, genügt es, am Anfang der Nachricht einen Vorspann, z.B. aus einer Folge von Bits 1 zu senden, der also nur übergänge in der Mitte der Binärperiode aufweist, was den Regelkreis zwingt, sich auf diese Übergänge zu synchronisieren.
Das erfindungsgemäße Kodierverfahren ist besonders vorteilhaft für die Übermittlung von Binärfolgen. Es sei bemerkt, daß für Binärfolgen mit Zufallseigenschaften, was in der Praxis der Fall ist, die Energie des nach diesem Verfahren kodierten Signals spektral bei 0,4 mal der Taktfrequenz der Bitfolge konzentriert ist; die spektrale Verteilung ist also eng konzentriert und man kann eine Übermittlung auf einem schmaleren Band als im Fall eines NRZ- oder Zweiphasenkodes durchführen. Außerdem, da die Energie des kodierten Signals am äußeren Ende des Spektrums praktisch Null ist, ist kein Gleichstromanteil zu übermitteln.
709886/0788

Claims (1)

  1. Fo 10 496 D
    2 9. Juli
    COMPAGNIE INDUSTRIELLE DES TELECOMMUNICATIONS
    CIT-ALCATEL S.A. 12, rue de la Baume, 75000 PARIS, Frankreich
    PATENTANSPRÜCHE
    Verfahren zur Kodierung einer Bitfolge der Bit frequenz F, bei dem die Übergänge zwischen zwei Pegeln des kodierten Signals für die ursprüngliche Bitfolge bezeichnend sind, dadurch gekennzeichnet, daß ein Übergang in dem Signal in der Mitte jeder Periode erzeugt wird, wenn das zu verschlüsselnde Bit einen ersten Wert hat, daß dieser Übergang dann unterdrückt wird, wenn das erzeugte Binärsignal einen Übergang in der Mitte der vorhergehenden Periode hatte, daß ein Übergang in dem Binärsignal am Anfang einer Periode hervorgerufen wird, wenn das zu verschlüsselnde Bit den zweiten Wert aufweist, daß dieser Übergang vom Anfang zur Mitte verlegt wird, wenn das ^erzeugte Binärsignal einen Übergang in der Mitte der vorhergehenden Periode aufwies, und daß der Pegel des Binärsignals im übrigen konstant gehalten wird.
    2 - Schaltungsanordnung zur Kodierung einer Bitfolge gemäß dem Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß sie ein erstes Mittel enthält, das die Bitfolge und ein Taktsignal der Frequenz F empfängt und ein erstes Binärsignal liefert, das in der Mitte jeder Binärperiode, für die das zu verschlüsselnde Bit einen ersten Wert hat,
    709866/0788
    ORIGINAL INSPECTED
    einen Pegelübergang aufweist, daß sie ein zweites Mittel enthält, das die Bit folge und das Taktsignal empfängt und ein zweites Binärsignal liefert, das am Anfang jeder Binärperiode, für die das zu verschlüsselnde Bit den zweiten VJert hat, einen Pegelübergang aufweist, daß sie ein drittes Mittel enthält, da3 ein drittes Binärsignal liefert und bei jedem Übergang des ersten Binärsignals von einem ersten Pegel zu einem zweiten Pegel den Pegel wechselt, daß sie ein viertes Mittel enthält, das das zweite Binärsignal empfängt und zudem von dem ersten Mittel gesteuert wird und ein viertes Binärsignal liefert, das einerseits bei jedem Übergang des zweiten Binärsignals, wenn zugleich das erste Signal auf dem ersten Pegel ist, den Pegel wechselt, und andererseits eine halbe Periode nach jedem Übergang des zweiten Bi-
    Δ «Γ
    närsignals den Pegel wechselt, wenn zugleich das erste Signal sich auf dem zweiten Pegel befindet, und ein fünftes Mittel aufweist, das das dritte und vierte Binärsignal empfängt, und ein Binärsignal liefert, das bei jedem Übergang des dritten sowie des vierten Signals einen Übergang aufweist.
    3 - Kodieranordnung nach Anspruch 2, dadurch gekennzeichnet, daß das fünfte Mittel aus einem EXKLUSIV-ODER-Glied besteht.
    4 - Kodieranordnung nach einem der Ansprüche 2 und 3/ dadurch gekennzeichnet, daß das vierte Mittel ein Mittel zur logischen Verknüpfung des Taktsignals mit dem ersten Signal enthält und eine Blockiertaster-Kippstufe aufweist, die das zweite Signal im Takt des aus dem vierten
    709886/0788 ,
    Mittel stammenden Signals tastet und selbst das vierte Signal liefert.
    5 - Kodieranordnung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß das dritte Mittel eine vom ersten Signal gesteuerte D-Kippstufe enthält, deren Komplementärausgang auf ihren eigenen Eingang D zurückgeführt ist.
    6 - Kodieranordnung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Bitfolge in Form eines NRZ-Signals vorliegt und das erste Mittel eine J-K-Kippstufe (30) aufweist, die das NRZ-Signal auf seinen Eingängen J und K empfängt, und die vom Taktsignal (H) derart gesteuert ist, daß sie in der Mitte der Binärperioden, für die die Bitfolge den ersten Wert hat, kippt, und daß das zweite Mittel eine J-K-Kippstufe (50) aufweist, die das invertierte NRZ-Signal auf ihren Eingängen J und K empfängt und die vom Taktsignal (H) derart gesteuert wird, daß sie am Anfang der Binärperioden, für die die Information den zweiten Wert hat, kippt
    7 - Schaltungsanordnung zur Dekodierung eines durch Anwendung des erfindungsgemäßen Verfahrens entstandenen Binärsignale, dadurch gekennzeichnet, daß sie einen Übergangsdetektor, der die übergänge des zu dekodierenden Signals entdeckt, einen örtlichen Taktgeber mit einem spannungsgesteuerten Oszillator, wobei der örtliche Taktgeber ein Taktsignal der Frequenz F und mit einem Formfaktor von 1:1 liefert, ein erstes Mittel, das mit dem Detektor verbunden ist und das Taktsignal empfängt und einen Impuls der Dauer ■ nach jedem
    70986B/0788
    Übergang liefert, wenn das Taktsignal sich auf einem ersten Pegel befindet, ein zweites Mittel, um das Taktsignal mit der Folge der Impulse logisch zu verknüpfen, wobei das vom zweiten Mittel gelieferte und durch ein Tiefpaßfilter gefilterte Signal an den Steuereingang des Oszillators angelegt wird, einen Blockiertaster, der die Folge der Impulse empfängt und von den Flanken des Taktsignals gesteuert wird, und ein drittes Mittel enthält, das vom Taktsignal gesteuert wird und die Übergänge des Ausgangssignals des Blockiertasfeers aufspürt, indem es für jede Taktperiode eine Binärinformation mit dem ersten oder zweiten Wert liefert, je nachdem, ob das Ausgangssignal des Blockiertasters am Anfang einer Taktperiode einen Übergang aufweist oder nicht.
    8 - Dekodieranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das erste Mittel ein logisches Glied aufweist, das aus den Übergangsimpulsen jene auswählt, die entstehen, während das Signal sich auf dem gegebenen Pegel befindet, und einen monostabilen Schaltkreis, der die so ausgewählten Übergangsimpulse auf eine Dauer von ausdehnt.
    9 - Dekodieranordnung nach einem der Ansprüche 7 und 8, dadurch gekennzeichnet, daß das zweite Mittel ein EXKLUSIV-ODERHUed aufweist.
    10 - Dekodieranordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das dritte Mittel ein Mittel (15) zur Verzögerung des Ausgangssignals dea Blockiertasters (14) um eine Periode des Taktsignale (Hr)
    709886/0788
    und ein Mittel zum Vergleich des Ausgangssignals des Blockiertasters mit dem verzögerten Signal enthält.
    709886/0788
DE19772734305 1976-08-04 1977-07-29 Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens Withdrawn DE2734305A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7623809A FR2361024A1 (fr) 1976-08-04 1976-08-04 Procede de codage par transitions d'informations binaires et dispositifs de codage et de decodage correspondants

Publications (1)

Publication Number Publication Date
DE2734305A1 true DE2734305A1 (de) 1978-02-09

Family

ID=9176553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772734305 Withdrawn DE2734305A1 (de) 1976-08-04 1977-07-29 Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens

Country Status (10)

Country Link
US (1) US4153814A (de)
BE (1) BE857087A (de)
CA (1) CA1092241A (de)
DE (1) DE2734305A1 (de)
DK (1) DK348377A (de)
FR (1) FR2361024A1 (de)
GB (1) GB1532754A (de)
IE (1) IE45541B1 (de)
LU (1) LU77908A1 (de)
NL (1) NL7708619A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1091439B (it) * 1977-10-13 1985-07-06 Studi E Lab Telcomunicazioni S Procedimento e sistema di modulazione e demodulazione per trasmissione numerica
DE2811753C2 (de) * 1978-03-17 1985-04-25 Siemens AG, 1000 Berlin und 8000 München Digitaler Demodulator auf Halbleiterbasis
IT1174392B (it) * 1978-09-08 1987-07-01 Italiana Telecumunicazioni Sie Disposizione circuitale per la generazione degli impulsi di campiona,ento di un sistema per la trasmissione di dati
JPS57183161A (en) * 1981-05-07 1982-11-11 Nec Corp 2n-phase phase modulator
US4411005A (en) * 1981-12-21 1983-10-18 General Electric Company Data circuit for frequency modulating an oscillator
JPH0779363B2 (ja) * 1990-06-29 1995-08-23 三菱電機株式会社 遅延検波回路
SE466725B (sv) * 1990-07-18 1992-03-23 Goeran Krook Foerfarande foer att begraensa bandbredden hos en godtycklig binaer signal
US6642766B2 (en) * 2000-10-12 2003-11-04 Matsushita Electric Industrial Co., Ltd. Digital circuit, LSI including the same and method for removing noise
US6900674B2 (en) * 2002-11-21 2005-05-31 Sun Microsystems, Inc. Method and circuitry for phase align detection in multi-clock domain
EP2434648A1 (de) * 2010-09-25 2012-03-28 ATLAS Elektronik GmbH Codierer und Decodierer, Codierverfahren und Decodierverfahren sowie System aus Codierer und Decodierer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003041A (en) * 1973-04-25 1977-01-11 De Staat der Nederlanden, te Deze Vertegenwoordigd door De Directeur-General der Posterijen, Telegraphie en Telefonie System for converting binary signals into shorter balanced ternary code signals
AR205105A1 (es) * 1974-02-19 1976-04-05 Siemens Ag Regenerador de modulacion de pulsos codificada

Also Published As

Publication number Publication date
BE857087A (fr) 1978-01-25
FR2361024B1 (de) 1978-12-22
GB1532754A (en) 1978-11-22
IE45541B1 (en) 1982-09-22
NL7708619A (nl) 1978-02-07
IE45541L (en) 1978-02-04
LU77908A1 (de) 1978-02-13
US4153814A (en) 1979-05-08
DK348377A (da) 1978-02-05
FR2361024A1 (fr) 1978-03-03
CA1092241A (fr) 1980-12-23

Similar Documents

Publication Publication Date Title
DE2734421A1 (de) Miller-kode-dekodierer
DE1213882B (de) Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge
DE2711086A1 (de) System zur uebertragung von digitaldaten ueber eine leitung
DE2847800A1 (de) Digitale blocksynchronisierschaltung
DE2703395B2 (de) Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation
DE2734305A1 (de) Verfahren zur kodierung einer bitfolge der bitfrequenz f und schaltungsanordnungen zur anwendung dieses verfahrens
DE3212453C2 (de)
DE2154019C3 (de) Zufallskodegenerator
DE2049457A1 (de) Einrichtung zum Kodieren und Deko dieren analoger Nachrichtensignale
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE2933403C3 (de) Bit-Synchronisiersystem für Impulssignalübertragung
DE2328682C3 (de) Schaltungsanordnung zur Rufsignalerzeugung
DE2216069A1 (de) Signalumsetzer zum Umsetzen von adapti ven delta modulierten Signalen in lineare delta modulierte Signale
DE2141887A1 (de) Phasensynchronisiersystem
DE2134021C3 (de) Übertragungssystem für Informationsübertragung bei sehr niedrigen Signal-Rauschverhältnissen
DE1257843B (de) Einrichtung zur Erzeugung von Schluesselimpulsfolgen
DE2628907C2 (de) Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen
DE3129911A1 (de) Pseudozufallsgenerator
DE2126172C3 (de) Impulsumsetzer zur Dynamikkompression von A modulationssystemen
DE2847833C2 (de) Einrichtung zur Verarbeitung binärdigitaler und kodierter Datensignale
DE2602076C3 (de) Empfänger zum Empfang durch Pulsdeltamodulation übertragener Signale
DE2828679C2 (de) Übertragungsanordnung
DE1928986B2 (de) Übertragungssystem mit einer Sende- und einer Empfangsvorrichtung zur Übertragung von Informationen in einem vorgeschriebenen Frequenzband und dafür geeignete Sende- und Empfangsvorrichtungen
CH617051A5 (de)
DE2657283A1 (de) Drahtloses informationsuebertragungssystem

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee