DE2933403C3

DE2933403C3 - Bit-Synchronisiersystem für Impulssignalübertragung

Info

Publication number: DE2933403C3
Application number: DE2933403A
Authority: DE
Inventors: Yoshitaka Tokorozawa Takasaki
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1978-08-18
Filing date: 1979-08-17
Publication date: 1981-11-05
Also published as: DE2933403B2; US4320527A; DE2933403A1; NL7906284A; GB2031693A; FR2435868A1

Description

Die Erfindung betrifft ein Bit-Synchronisiersystem und insbesondere ein Zeitsteuersignal-Extraktionssystem für eine Impulssignalübertragung, d. h. ein System zum Extrahieren oder Ausblenden eines Zeitsteuersignales, das zum Demodulieren oder Regenerieren bzw. Wiedergewinnen einer empfangenen Impulsfolge erforderlich ist.

Ein Vorteil der Impulssignalübertragung liegt darin, daß eine empfangene Impulsfolge in einer Wiederholoder Empfangsanlage in einer Signalform regeneriert werden kann, die nahezu gleich einer ursprünglichen Signalform ist, ohne durch Rauschsignale oder Störungen beeinflußt zu werden. Es ist für die obige Regenerierung erforderlich, ein Zeitsteuersignal zur erneuten Zeitsteuerung zu erzeugen, und es gibt zwei Arten von Systemen, die Zeitsteuersignale erzeugen, wobei eine Art ein System ist, in dem eine übertragene Impulsfolge ein Synchronisiersignal enthält, während die andere Art ein Selbst-Zeitsteuersystem ist, in dem eine Grundfrequenz einer übertragenen Impulsfolge erfaßt wird, und ein Oszillator wird mit der erfaßten Grundfrequenz angesteuert, um ein Zeitsteuersignal zu erzeugen. Obwohl das zuletzt genannte System oder das Selbst-Zeitsteuersystem im allgemeinen im Vergleich mit dem zuerst genannten System einfach -»ufgebaut ist, wird die Schwingungsfrequenz des Oszillators zum Erzeugen des Taktsignales zuvor so festgelegt, daß sie mit der Grundfrequenz der übertragenen Impulsfolge übereinstimmt, und daher kann mit diesem System lediglich eine Impulsfolge mit einer konstanten Bitgeschwindigkeit übertragen werden. Für einen Fall, in dem die Bitgeschwindigkeit der übertragenen Impulsfolge verändert wird, oder für die ßreitband-Signalüberlra-

gung, wie ζ. B. der in jüngster Zeit entwickelte optische Informationsaustausch, wird ein System untersucht, in dem lediglich das Entzerren und Regenerieren (Wiederformen) während der Übertragung durchgeführt werden, wobei keine erneute Zeitsteuerung durchgeführt wird. Jedoch kann ein derartiges System nicht das herkömmliche Selbst-Zeitsteuersys'em unverändert verwenden, und es benötigt die manuelle Einstellung der Resonanzfrequenz auf der Empfängerseite, was zu einem unbequemen Betrieb führt ι ο

Es ist daher Aufgabe der Erfindung, ein Bit-Synchronisiersystem für eine Impulssignalübertragung anzugeben, in dem die genaue oder richtige erneute Zeitsteuerung für ein übertragenes Impulssignal jeder Periode (oder Bitgeschwindigkeit) durchführbar ist, nämlich ein Bit-Synchronisiersystem, in dem die Zeitsteuerung eines in einem Empfänger enthaltenen Zeitsteuersignalgenerators automatisch der Periode des übertragener Impulssignales für jede Änderung in der Zeitsteuerung des Impulssignales folgen kann.

Zur Lösung dieser Aufgabe ist erfindungsgemäß ein Selbst-Zeitsteuersystem zum Vergleichen der Frequenz eines spannungsgeführten Taktgenerators mit der Frequenz eines eingespeisten Impulssignales vorgesehen, um eine Differenzfrequenz zu erfassen und den ιί Taktgenerator durch die erfaßte Differenzfrequenz so zu steuern, daß ein Zeitsteuersignal vom Taktgenerator erhalten wird, wobei ein übertragenes Impulssignal in einen eingeschränkten Code umgesetzt wird, um danach in eine Spannung oder eine Übergangszahl proportional zur Frequenz des eingeschränkten Code umgeset7' zu werden, wobei die Spannung oder die Übergangszahl des eingeschränkten, umgesetzten Code mit dem Wert eines Ausgangssignales des Taktgenerators verglichen wird, um ein Differenzsignal zu erzeugen, und wobei der J5 Taktgenerator mit dem Differenzsignal gesteuert wird, um dadurch das Ausgangs-Zeitsteuersignal zu erzeugen. Das heißt, ein Code, der z. B. die größte Zahl von Zahlen festlegt, in denen der Pegel (oder die Polarität) von »1« oder »0« nacheinander angenommen werden kann, ist für den eingeschränkten Code verwendbar. In diesem Fall hat eine integrierte Signalform, die durch Integrieren des umgesetzten Signales (oder Code) für eine Periode entsprechend der größten Zahl erhalten ist, in der der gleiche Pegel (oder Polarität) fortdauern kann, eine konstante Beziehung zu der durch Integrieren des Taktsignales erhaltenen Signalform in deren Spitzenwerten. Das heißt, wenn die Frequenz des umgesetzten Signales mit der Taktfrequenz zusammenfällt, kann ein relativer Wert (oder eine Differenz) zwischen jeweiligen Spitzenwerten dieser integrierten Signalformen konstant gemacht werden oder den Wert Null annehmen. In einem Fall, in dem die oben erwähnten beiden Frequenzen verschieden von einander sind, kann eine Spannung (oder ein Strom) mit der einen oder der anderen Polarität entsprechend danach demoduliert werden, daß eine dieser Frequenzen höher oder tiefer als die andere Frequenz ist. Die Frequenz des Taktsignales kftnn gleich der Frequenz des eingespeisten (oder übertragenen) Impulssignales gemacht bo werden, indem ein spannungsgeführter Oszillator durch das oben erwähnte Differenzsignal gesteuert wird. Wenn die Übereinstimmung zwischen der Frequenz des eingespeisten 'mpulssignales und der Frequenz des Taktsignales e'halten wird, ist die Synchronisation b5 bezüglich der iMiase sofort mit einem herkömmlichen Phasenregelkrcis erzielbar, der im Selbst-Zeitsteuersystem enthalten ¹St. Auf diese Weise kann ein Taktsignal erzeugt werden, das vollkommen mit der eingespeisten Impulsfolge, insbesondere dem gewünschten Zeitsteuersignal, synchronisiert ist

Weiterhin kann ein Code mit einer Übergangszahl proportional zu einer lmpulsfülgefrequenz als der eingeschränkte Code verwendet werden. In diesem Fall kann die Frequenz des Taktimpulses gesteuert werden, indem lediglich die Anzahl der Übergänge in einer codierten Impulsfolge gezählt und die gezählte Anzahl bzw. der Zählerstand mit der Frequenz des Taktsignalgenerators verglichen wird, und daher kan eine vereinfachte Schaltung verwendet werden.

Die Erfindung sieht also ein Bit-Synchronisiersystem zum Erzeugen eines Zeitsteuersignales entsprechend einem übertragenen Impulssignal vor, in dem das übertragene Impulssignal in ein Signal umgesetzt wird, in dem die Anzahl der Impulse, die nacheinander die gleiche Polarität annehmen, begrenzt ist, um eine Erfassung der Frequenz zu erlauben, in dem das umgesetzte Signal integriert wird, in dem ein Spitzenwert der integrierten Werte erfaßt wird, in dem das Ausgangssignal eines spannungsgeführten Taktgenerators zum Erzeugen des Zeitsteuersignales in einer ähnlichen Weise verarbeitet wird, um einen Spitzenwert bezüglich des Ausgangssignales zu erfassen, und in dem der Taktgenerator durch eine Spannung entsprechend einer Differenz zwischen diesen beiden Spitzenwerten gesteuert wird, wodurch die Frequenz des Taktsignales mit der Bitgeschwindigkeit des übertragenen Impulssignals übereinstimmt.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigen

Fig. 1, 3 und 6 Blockschaltbilder mit jeweils Schaltungsanordnungen von drei verschiedenen Ausführungsbeispielen des erfindungsgemäßen Bit-Synchronisiersystems,

F i g. 2 Signalverläufe zur Erläuterung des Betriebs des in F i g. 1 dargestellten Ausführungsbeispiels,

F i g. 4 Signalverläufe zur Erläuterung des Betriebs des in F i g. 3 dargestellten Ausführungsbeispiels,

F i g. 5 ein Schaltbild eines Scramblers, der in den in Fig. 1, 3 und 6 dargestellten Ausführungsbeispielen verwendbar ist,

Fig. 7 und 10 Schaltbilder mit verschiedenen Schaltungsanordnungen, die für den Übergangsdetektor 32 oder 34 des in Fig.6 dargestellten Ausführungsbeispiels verwendbar sind,

Fig. 8 Signalverläufe zur Erläuterung des Betriebs des in F i g. 6 dargestellten Ausführungsbeispiels,

F i g. 9 Signalverläufe zur Erläuterung eines Beispiels eingeschränkter Codes, und

F i g. 11 Signalverläufe zur Erläuterung des Betriebs der in F i g. 10 dargestellten Schaltungsanordnung.

F i g. 1 zeigt in einem Blockschaltbild eine Schaltungsanordnung eines Ausführungsbeispiels des erfindungsgemäßen Bit-Synchronisiersystems, und Fig. 2 zeigt Signalverläufe zur Erläuterung des Betriebs des in F i g. 1 dargestellten Ausführungsbeispiels. In den F i g. 1 und 2 ist ein Eingangsanschluß 1 mit einem Eingangssignal ^beaufschlagt, das durch einen eingeschränkten Code codiert ist. Das Eingangssignal, insbesondere das Signal (b), das bei diesem Ausführungsbeispiel übertragen und erneut zeitgesteuert ist, ist ein NRZ-(Nicht-Rückkehr-nach-Null-)lmpulssignal, wie dies in Fig. 2 gezeigt ist. Das heißt, die größte Zahl der Zahlen, in denen Eingangsinipulse nacheinander die gleiche Polarität annehmen können, ist begrenzt (die größte Anzahl, in der Impulse nacheinander die Polarität »1«

annehmen können, beträgt 2 für das in F i g. 2 gezeigte Eingangssignal (b)), und der Mittelwert der Eingangsimpulse beträgt wegen eines hervorragenden Gleichstrom-Abgleiches des Eingangssignales Null.

Das eingespeiste Impulssignal (b) wird durch einen Begrenzer 21 in ein Rechtecksignal geformt (das in Fig.2 gezeig e Signal (b) wurde bereits in das Rechtecksignal geformt). Das Ausgangssignal des Begrenzers 21 wird durch einen Integrierer 31 integriert, wie dies in F i g. 2 durch ein Signal (£>Vgezeigt ist. Der Spitzenwert des integrierten Signals (b') wird konstant (d. h., er wird gleich 2 V), da das eingespeiste Impulssignal durch den eingeschränkten Code codiert ist, d. h., die größte Anzahl, in der Impulse nacheinander die gleiche Polarität von »1« oder »0« annehmen können, ist auf z. B. 2 im Signal (b) eingeschränkt, und da das eingespeiste Impulssignal gut gleichstromabgeglichen ist. Das Ausgangssignal des Integrierers 31 liegt an einem Spitzenwertdetektor 41, um dadurch in ein Signal entsprechend dem oben erwähnten Spitzenwert umgesetzt zu werden. Weiterhin ist ein spannungsgeführter Multivibrator 5 vorgesehen, dessen Frequenz durch eine anliegende Spannung gesteuert ist. Ein Teil des Ausgangssignales des Multivibrators 5 liegt an einem Begrenzer 22, einem Integrierer 32 und einem Spitzenwertdetektor 42 in dieser Reihenfolge. Die Bauteile 22, 32 und 42 haben jeweils die gleiche Kennlinie und den gleichen Betrieb wie die entsprechenden Bauteile 21, 31 bzw. 41. Signalverläufe (a) und (a') in Fig. 2 zeigen jeweils das Ausgangssignal des Begrenzers 22 und des Integrierers 32. Die Ausgangssignale der Spitzenwertdetektoren 41 und 42 liegen an einem Vergleicher 6, dessen Ausgangssignal über ein Tiefpaßfilter 7 einem Addierer 8 zugeführt ist.

Wenn die Frequenz des eingespeisten Impulssignales gleich der Frequenz des Multivibrators 5 ist, wird die Amplitude des Ausgangssignales des Spitzenwertdetektors 41 doppelt so groß wie die Amplitude des Ausgangssignales des Spitzenwertdetektors 42 aufgrund des oben erwähnten Code für das eingespeiste Impulssignal (b) (die obige Amplitude ist umgekehrt proportional zur Frequenz).

Entsprechend kann die Frequenz des Multivibrators 5 gleich der Frequenz des eingespeisten Impulssignales gemacht werden, indem die oben erwähnten beiden Amplituden verglichen und die Frequenz des Multivibrators 5 so eingestellt wird, daß das Verhältnis dieser Amplituden den Wert 2 hat In dem Fall, in dem die Frequenz des Multivibrators 5 von der Frequenz des eingespeisten Impulssignales abweicht, liegt eine Spannung entsprechend der Differenz zwischen diesen Frequenzen am Multivibrator 5 über das Tiefpaßfilter 7 und dem Addierer 8, um dadurch die Frequenz des Multivibrators 5 zu steuern. Wenn diese Frequenzen gleich miteinander werden, verschwindet das obige Steuersignal, das durch den Vergleicher 6, das Filter 7 und den Addierer 8 zum Multivibrator 5 geschickt wurde. Jedoch ist es in dem Fall, in dem das Ausgangssignal des Multivibrators 5 lediglich in der Phase vom eingespeisten Impulssignal abweicht, unmöglich, die Phase des Multivibrators 5 mit lediglich dem oben erwähnten Schaltungsaufbau zu steuern, und daher ist eine verschiedene Schleife zur Phasenregelung vorgesehen. Das heißt, ein Teil des Ausgangssignales des Multivibrators 5 und des eingespeisten Impulssignales liegen beide an einem Phasenvergleicher 9, der ein Spannungssignal entsprechend der Phasendifferenz zwischen diesen eingespeisten Signalen abgibt Das Spannungssignal liegt über den Addierer 8 am Multivibrator 5, um dadurch dessen Phase zu steuern. Durch den Betrieb eines derartigen Phasenregelkreises und den Betrieb des oben erwähnten Frequenzregelkreises, die miteinander gekoppelt sind, werden die Frequenz und die Phase des Multivibrators 5 mit der Frequenz und der Phase des eingespeisten lmpulssignales synchronisiert. Das Ausgangssignal des Multivibrators 5 bildet in der Zeit, wenn eine Synchronisation in

to Frequenz und Phase erreicht ist, das Zeitsteuersignal und wird dem Anschluß 10 entnommen. Da der Aufbau und der Betrieb eines herkömmlichen Phasenregelkreises, der in oben erläuterten Phasenregelkreis verwendbar ist, bereits beschrieben wurde, kann von einer näheren Erläuterung abgesehen werden.

F i g. 3 zeigt ein anderes Ausführungsbeispiel eines Bit-Synchronisiersystems nach der Erfindung, und F i g. 4 zeigt Signalverläufe zur Erläuterung des Betriebs dieses Ausführungsbeispiels. In den F i g. 3 und 4 ist ein Eingangsanschluß 1 mit einem in F i g. 4 gezeigten Eingangssignal (b) beaufschlagt, das durch einen eingeschränkten Code codiert ist. Das heißt, ein ursprüngliches Pulscodesignal (A), das in F i g. 4 gezeigt ist, wird entsprechend der folgenden Regel in das Signal (^umgesetzt. Das heißt, ursprüngliche Impulse von »1« werden abwechselnd in einen Impuls von »1« oder »0« umgesetzt, der die gleiche Zeitkanaldauer τ wie der ursprüngliche Impuls besitzt, der ursprüngliche Impuls von »0« wird umgesetzt in eine Kombination eines Impulses von »1« und eines Impulses von »0«, die jeweils eine Zeitkanaldauer von r/2 besitzen, oder in eine Kombination von Impulsen »0« und »1« in dieser Reihenfolge, und das umgesetzte Impulssignal (b) enthält abwechselnd einen Ipuls von »1« und einen Impuls von »0«.

Weiterhin ist in F i g. 3 ein Glied 11 zum Trennen von Impulsen einer Polarität im eingespeisten Impulssignal b von Impulsen der anderen Polarität vorgesehen. Ein Teil des eingespeisten Impulssignales (b), insbesondere die Impulse einer (oder positiven) Polarität werden durch einen Integrierer aus einer Diode 121 und einem Kondensator 131 integriert wie dies durch ein Signal (b") in F i g. 4 gezeigt ist Das heißt der Integrierer hat eine exponentielle Integrationskennlinie. Da jedoch die obige exponentielle Kennlinie durch eine lineare Kennlinie angenähert werden kann, ist die Integrationskennlinie im Signal (b") zur Vereinfachung der Darstellung durch eine Gerade angedeutet Wenn jeder der Impulse von »1« endet wird eine Entladung durch

so die Diode 121 durchgeführt um einen raschen Spannungsabfall zu erlauben, wie dies im Signal (b") gezeigt ist Das Ausgangssignal des Integrierers liegt an einem Spitzenwertdetektor aus einer Diode 141 und einem Kondensator 151, und das Potential des Kondensators 151 nimmt zu, um einen Spitzenwert zu erreichen. Der Spitzenwert wird unverändert wahrend einer vorbestimmten Zeitdauer beibehalten, da die Entladung des Kondensators 151 durch die Wirkung der Diode 141 während einer Zeitdauer verhindert wird, wenn der Impuls von »1« nicht vorliegt Der so beibehaltene Spitzenwert liegt über einen Transistor 161 am positiven Anschluß eines Differenzverstärkers 6, der einen Vergleicher bildet

Dagegen liegt ein Teil des Ausgangssignales (c) des spannungsgeführten Multivibrators 5 an einem Verzögerungsflipflop 17, um dadurch in ein Signal (a) mit einer Frequenz gleich einer Hälfte der Frequenz des Signales (c) umgesetzt zu werden. Das Ausgangssignal

(a) des Flipflops 17 liegt an einem negativen Anschluß des Differenzverstärkers 6 über einen Integrierer aus einer Diode 122 und einem Kondensator 132, über einen Spitzenwertdetektor aus einer Diode 142 und einem Kondensator 152 und über einen Transistor 162. Diese Bauteile 122, 132,142, 152 und 162 haben den gleichen Aufbau und Betrieb wie die oben erwähnten Bauteile 121, 131, 141, 151 bzw. 161. Das Ausgangssignal des Differenzverstärkers 6 (oder des Vergleichers) wird durch einen Kondensator 18 gefiltert und dann an den Multivibrator 5 abgegeben. Eine Diode 20 und ein Widerstand 21a bilden ein Glied zum Verschieben des Spannungspegels. Die oben erwähnte Schaltungsanordnung führt den gleichen Betrieb durch, wie dies anhand der F i g. 1 erläutert wurde. Das heißt, wenn die Periode einer vom Multivibrator 5 abgegebenen Impulsfolge gleich der Periode des eingespeisten Impulssignales ist, nimmt das Ausgangssignal des Differenzverstärkers 6 (oder des Vergleichers) den Wert Null an. Wenn diese beiden Perioden voneinander abweichen, liegt entweder eine positive oder eine negative Spannung am Multivibrator 5, bis die Perioden miteinander übereinstimmen, entsprechend danach, daß eine der Perioden größer oder kleiner als die andere Periode ist.

Weiterhin ist ein Phasenregelkreis (PLL) 9 vorgesehen, um die Phase der vom Multivibrator abgegebenen Impulsfolge gleich der Phase des eingespeisten Impulssignales zu machen, da zahlreiche Fälle vorliegen, in denen die Impulsfolge vom Multivibrator 5 in der Frequenz mit dem eingespeisten Impulssignal übereinstimmt, jedoch in der Phase nicht kongruent ist. Im Phasenregelkreis 9 sind vorgesehen ein Null-Kreuzungs-Detektor 22a, der einen Impuls an dessen Ausgang (d) abgibt, so oft das eingespeiste Impulssignal

(b) in der Polarität umgekehrt wird, und ein Null-Kreuzungs-Detektor 23a, der einen Impuls in dessen Ausgang (e) abgibt, so oft das Ausgangssignal (c) des Multivibrators 5 in der Polarität umgekehrt wird. Diese Ausgangssignale (d) und (e) dieser beiden Null-Kreuzungs-Detektoren liegen so an einem Verzögerungsflipflop 24, daß das Signal (d) das Flipflop 24 voreinstellt und das Signal feinen gesetzten Zustand umkehrt Das Fiipflop 24 gibt ein in F i g. 4 gezeigtes Ausgangssignal

(f) ab. Im Ausgangssignal (T) tragen die Teile, die schraffiert angedeutet sind, zur Steuerung des Multivibrators 5 bei, und die übrigen Teile dienen lediglich dazu, um die Gleichstromkomponente des Ausgangssignales wegen einer fehlenden Null-Kreuzung im eingespeisten Impulssignal gleich Null zu machen. Das Ausgangssignal des Flipflops 24 liegt als ein Phasensteuersignal am spannungsgeführten Multivibrator 5 über ein Tiefpaßfilter 25, um dadurch den Multivibrator 5 zu steuern. Der Phasenregelkreis ist in üblicher Weise aufgebaut und wird daher nicht näher erläutert Das Ausgangssignal (c) des Multivibrators 5, der durch den oben erläuterten Betrieb gesteuert ist wird dem Anschluß 10 entnommen und dient als ein Zeitsteuersignal in einem (nicht gezeigten) Regenerator des eingespeisten Impulssignales, der mit einem herkömmlichen Schaltungsaufbau geformt werden kann.

In den obigen Ausführungsbeispielen wird ein eingespeistes Impulssignal einer eingeschränkten Codierung unterworfen, so daß lediglich zwei Impulse nacheinander gleiche Polarität annehmen können. Die Erfindung ist jedoch nicht auf derartige Ausführungsbeispiele beschränkt

Wenn eine beträchtliche Anzahl von Impulsen nacheinander die Polarität von »0« im ursprünglichen Impulssignal ("/^annimmt, treten nacheinander Spitzenwerte eines niederen Wertes auf dem Ausgangssignal (b") des Spitzenwertdetektors auf, und es gibt einige Beispiele, in denen der Detektor nicht genau die niederen Spitzenwerte erfaßt. In einem derartigen Fall ist es wirksam, das ursprüngliche Signal (A) einem Scrambler zuzuführen bzw. zu verwürfein. Das heißt, ein ursprüngliches Signal A liegt z.B. an einer in Fig.5 dargestellten Schaltung, die Addierer 28 und 31a und Verzögerungsglieder 29 und 30 mit jeweils einer Verzögerungszeit r aufweist, und das Ausgangssignal der obigen Schaltung wird dann in das Signal (b) umgesetzt. Wenn z. B. ein Signal »10000«, das ein Teil des ursprünglichen Signales A ist, an einem Eingangsanschluß 26 liegt, wird ein Signal »11100« als ein Ausgangssignal B von einem Ausgangsanschluß 27 abgegeben. Das heißt, es treten zahlreiche Spitzenwerte eines hohen Wertes auf dem Signnal (b") auf, und somit kann das oben erwähnte Problem gelöst werden. Ein Verfahren zum Wiedergewinnen oder Wiederherstellen eines verwürfelten Signales in ein ursprüngliches Signal auf der Empfängerseite wurde bereits beschrieben und wird daher nicht näher erläutert.

Bei den obigen Ausführungsbeispielen kann, wie beschrieben wurde, selbst wenn die Impuls-Folgeperiode eines eingespeisten Impulssignales verändert wird, während die größte Zahl der Zahlen, in der Impulse nacheinander die gleiche Polarität annehmen können, bekannt ist die Bit-Synchronisier-Steuerung im Operationsbereich des gesteuerten Multivibrators bewirkt werden, indem zusätzlich eine Schaltung zum Erzeugen der Impulsfolge mit einer Periode entsprechend der größten Zahl vorgesehen wird.

Weiterhin ist in einem Bit-Synchronisiersystem nach der Erfindung ein eingespeistes Impulssignal einer eingeschränkten Codierung unterworfen, die einen hervorragenden Gleichstrom-Abgleich erzeugt, eine Differenz zwischen zwei Frequenzen wird aufgrund des Gleichstrom-Abgleiches erfaßt, und daher kann jede Frequenz in einem weiten Frequenzbereich in eine gewünschte Frequenz gezogen werden.

Fig.6 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Bit-Synchronisiersystems. In F i g. 6 sind vorgesehen ein Eingangsanschluß 1, ein Ausgangsanschluß 10, ein Übergangsdetektor 32a für ein Eingangssignal, ein Übergangsdetektor 33 für die Ausgangsimpulse eines spannungsgeführten Multivibrators 5 (oder eines Taktsignalgenerators), ein Zweirichtungszähler 34, der einen Vergleicher bildet und entweder eine positive oder eine negative Spannung abgibt, wenn die Frequenz des eingespeisten Impulssignals höher oder tiefer als die Frequenz der Ausgangsimpulse des Multivibrators 5 ist und ein Tiefpaßfilter 7. Das Ausgangssignal des Tiefpaßfilters 7 liegt am spannungsgeführten Multivibrator 5 über einen Addierer 8, um den Multivibrator 5 zu steuern. Wenn die Frequenz des Eingangssignales mit der Frequenz des Multivibrators 5 zusammenfällt nimmt das Ausgangssignal des Tiefpaßfilters 7 den Wert Null an, was anzeigt daß eine Synchronisation erreicht wurde. Dann liegt das Ausgangssignal des Multivibrators 5 als ein Zeitsteuersignal an einem (nicht gezeigten) Regenerator oder Rückgewinnungsglied des eingespeisten Impulssignales.

Weiterhin bilden in Fig.6 ein Flipfiop 35, ein Phasenvergleicher 36 und ein Tiefpaßfilter 37 einen üblichen Phasenregelkreis (PLL) zum Steuern der Phase.

Im folgenden wird der Fall näher erläutert in dem der

Eingangsanschluß 1 mit einem derartigen eingespeisten Impulssignal fty beaufschlagt ist, wie dieses in Fig. 8 gezeigt ist. Das eingespeiste Impulssignal (b) wird erhalten, indem ein derartiges Binär-Signal (a), wie dieses in Fig.8 dargestellt ist, entsprechend einer vorbestimmten Regel umgesetzt wird. Das heißt, Zustände von »1« im Binär-Signal (a) v/erden abwechselnd in den Zustand von »1« oder »0« umgesetzt, Zustände von »0« im Signal (a) werden in eine Kombination des Zustandes von »0« und des Zustandes von »1« oder in eine Kombination des Zustandes von »1« und des Zustandes von »0« umgesetzt, die Zeitkanaldauer jedes Zustandes von »1« und »0«, in die der Zustand von »0« im Signal (a) umgesetzt wird, wird gleich gemacht einer Hälfte der Zeitkanaldauer jedes einzelnen Zustandes im Signal (a), und der Zustand von »1« sowie der Zustand von »0« werden abwechselnd im Impulssignal (b) erzeugt.

F i g. 7 zeigt eine Schaltungsanordnung jedes Übergangsdetektors 32a und 33. In den F i g. 7 und 8 wird das am Eingangsanschluß 1 liegende eingespeiste Impulssignal (b) durch einen Integrierer integriert, der eine Diode 138, eine Strom- bzw. Spannungsquelle £, einen Widerstand 140 und einen Kondensator 139 aufweist. Das Ausgangssignal (c) des Integrierers liegt an den jeweiligen negativen Anschlüssen von Differenzverstärkern 143 und 144, um mit diesen Vorspannungen E\ und Fj verglichen zu werden, die den jeweiligen positiven Anschlüssen der Differenzverstärker 143 und 144 zugeführt sind. Das Ausgangssignal des Differenzverstärkers 143 liegt direkt und über ein invertierendes Verzögerungsglied 145 an einem UND-Gatter 147, und das Ausgangssignal des Differenzverstärkers 144 ist direkt und über ein invertierendes Verzögerungsglied 146 einem UND-Gatter 148 zugeführt. Das UND-Gatter 147 gibt einen Impuls (d) ab, wenn die Spannung des integrierten Signales (c) gleich der Vorspannung E\ wird, und das UND-Gatter 148 gibt einen Impuls (e) ab, wenn das Signal (c) den Pegel der Vorspannung E₂ erreicht. Diese Impulssignale (d) und (e) werden miteinander durch ein ODER-Gatter 149 gemischt, um ein Signal f/?an einem Ausgangsanschluß 150 zu bilden.

Der Übergangsdetektor 33 ist ähnlich aufgebaut wie die in Fig.7 dargestellte Schaltung; er kann jedoch auch einfacher aufgebaut sein. Der Detektor 33 gibt kontinuierliche Impulse mit einer konstanten Periode τ ab, die dem Ausgangssignal (I) des Übergangsdetektors 32a entsprechen. Die Ausgangssignale der Übergangsdetektoren 32a und 33 liegen so am Zweirichtungszähler 34, daß der Ausgangsimpuls des Detektors 32a den Zählerstand des Zählers 34 erhöht und der Ausgangsimpuls des Detektors 33 den Zählerstand des Zählers 34 vernngeri. Wenn die Frequenz des eingespeisten Impulssignales gkich der Frequenz des Multivibrators 5 ist, wird der Zählerstand des Zweirichtungszählers 34 während einer vorbestimmten Zeitdauer konstant gehalten. Das heißt, der Ausgangsimpuls des Detektors 32a entsprechend dem »0«-Zustand des Signales (a) hat die gleiche Periode wie das Ausgangssignal des Multivibrators 5, und die Anzahl der Impulse, die vom Detektor 32a entsprechend dem »1 «-Zustand des Signales (a) abgegeben werden, beträgt Zwei oder Null in einer Zeitkanaldauer. Da der Fall, in dem zwei Impulse abgegeben werden, und der Fall, in dem kein Impuls abgegeben wird, abwechselnd erzeugt werden, haben die Augangsimpulse des Detektors 32a entsprechend dem »!«-Zustand des Signales (a) eine mittlere Periode gleich der Periode des Multivibrators.

Der Zweirichtungszähler 34 gibt entweder eine positive oder eine negative Spannung ab, je nachdem, ob die Anzahl der vom Detektor 32a abgegebenen Impulse größer oder kleiner als die Anzahl der vom ^r> Detektor 33 abgegebenen Impulse ist. Das Ausgangssignal des Zweirichtungszählers 34 liegt über das Tiefpaßfilter 7 am Multivibrator 5, um dadurch dessen Schwingungsfrequenz zu steuern.

Fig.9 zeigt ein Beispiel verschiedener Impuls-Übertragungssignale, wobei ein ursprüngliches Signal (a'^das ein Rückkehr-nach-Null-(RZ-)Signal ist, so in ein eingespeistes Impulssignal (b') umgesetzt wird, daß der Übergang im Signal (b¹) am Ende des Zeitkanales für den »1 «-Zustand des ursprünglichen Signales (a')und in der Mitte des Zeitkanales für den »0«-Zustand auftritt.

Fig. 10 zeigt eine Schaltungsanordnung der Übergangsdetektoren 32a und 33 in dem Fall, in dem das in F i g. 9 dargestellte eingespeiste Impulssignal (b¹) an der Schaltung der F i g. 6 liegt, und F i g. 11 zeigt den Signalverlauf zur Erläuterung des Betriebs der in Fig. 10 dargestellten Schaltung. Das eingespeiste Impulssignal (b^r) liegt an einem Glied 151a, das ein Ausgangssignal (b") der gleichen Polarität wie das Eingangssignal (b')und ein anderes Ausgangssignal (b") der umgekehrten Polarität abgeben kann. Das Signal (b") liegt direkt und über ein invertierendes Verzögerungsglied 154 mit einer Verzögerungszeit t an einem UND-Gatter 152a, und ein Impuls (h) mit einer Impulsdauer t wird dadurch vom UND-Gatter 152a abgegeben. Auf ähnliche Weise liegt das Signal (b") direkt und über ein ähnliches invertierendes Verzögerungsglied 155 an einem UND-Gatter 153, und ein Impuls (h') mit einer Impulsdauer / wird vom UND-Gatter 153 abgegeben. Diese Ausgangsimpulse

(h) und (h') werden miteinander durch ein ODER-Gatter 156 gemischt, um ein Ausgangssignal (!) dadurch zu erzeugen. Wenn entsprechend das eingespeiste Impulssjgnal (b') mit dem in Fig.9 gezeigten Verlauf am Übergangsdetektor 32a mit dem in Fig. 10 dargestellten Schaltungsaufbau liegt, wird der Ausgangsimpuls (h) oder (h¹) vom Detektor an jedem Übergangspunkt©, ©. Φ· ©■ ©und©des eingespeisten Impulssignales (b') abgegeben, d. h., ein Ausgangsimpuls wird in einer Zeitkanaldauer abgegeben. Daher kann durch Zählen der Anzahl der Ausgangsimpulse (h)und (h'), insbesondere der Anzahl der auf dem Ausgangssignal (f) auftretenden Impulse, die Frequenz des eingespeisten Impulssignales erfaßt werden. Der Übergangsdetektor 33 hat vollkommen den gleichen Aufbau wie der Detektor 32a und gibt deshalb einen Impuls in jedem Zeitkanal eines Signales ab, das dem Detektor 33 zugeführt ist. Die Ausgangsimpulse des Detektors 32a und die Ausgangsiir.pulse des Detektors 33 liegen, am Zähler 34, der einen Vergleicher bildet Wie oben

ss anhand der F i g. 6 erläutert wurde, liegt das Ausgangssignal des Zählers 34 am Multivibrator 5, um dadurch die Schwingungsfrequenz des Multivibrators zu steuern und damit die Schwingungsfrequenz des Multivibrators gleich der Frequenz des eingespeisten Impulssignales zu machen, und das Ausgangssignal des M-iltivibrators wird dem Ausgangsanschluß 10 entnommen, um als das Zeitsteuersignal verwendet zu werden. Der in Fig. 10 dargestellte Übergangsdetektor hat den Vorteil, daß der Detektor lediglich aus Digitai-Gliedern ohne Verwendung von Integrierern aufgebaut werden kann, wenn er mit denvin F i g. 7 gezeigten Detektor verglichen wird.

Bei diesem Ausführungsbeispiel der Erfindung wird, wie oben erläutert wurde, ein eingespeistes Impulssignal

11 12

einer derartigen vorbestimmten Einschränkung oder um die Schwingungsfrequenz des Oszillators (insbeson-

Beschränkung unterworfen, daß ein Übergang in jedem dere die Frequenz eines Zeitsteuersignales) gleich der

Zeitkanal des eingespeisten Impulssignals sofort erfaß- Frequenz des eingespeisten Impulssignales zu machen,

bar ist, die Anzahl der Übergänge im eingespeisten Selbst wenn entsprechend die Frequenz des eingespei-

Impulssignal wird mit der Anzahl im Ausgangssignal ^r> sten Impulssignales in einem großen Ausmaß verändert

eines spannungsgeführten Oszillators verglichen, und wird, kann ein gewünschtes Zeitsteuersignal ohne jede

das Vergleichsergebnis wird dem Oszillator zugeführt, manuelle Einstellung erzeugt werden.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Bit-Synchronisiersystem für Impulssignalübertragung, gekennzeichnetdurch eine Umsetzereinrichtung (21) zum Umsetzen eines übertragenen Impulssignales in einen eingeschränkten Code, dessen Frequenz erfaßbar ist,

einen Taktsignalgenerator (5), dessen Ausgangsfrequenz sich mit einer dort anliegenden Spannung ι ο verändert,

einen ersten Umsetzer (31, 41) zum Umsetzen des Ausgangsimpulses der Umsetzereinrichtung (21) in ein Signal entsprechend der Frequenz des Ausgangsimpulses der Umsetzereinrichtung (21), einen zweiten Umsetzer (32,42) zum Umsetzen des Ausgangsimpulses des Taktsignalgencrators (5) in e':n Signal entsprechend der Frequenz des Ausgangsimpulses des Taktsignalgenerators (5),
einen Vergleicher (6) zum Erzeugen eines Signales entsprechend einer Differenz zwischen den jeweiligen Ausgangssignalen des ersten und des zweiten Umsetzers,

ein Steuerglied (8) zum Steuern der Frequenz des Taktsignalgenerators (5) durch das Ausgangssignal des Vergleichers (6), und

ein Entnahmeglied (9) zum Entnehmen des Ausgangssignales des Taktsignalgenerators (5) als ein Zeitsteuersignal.

2. Bit-Synchronisiersystem nach Anspruch 1, dadurch gekennzeichnet,

daß die Umsetzereinrichtung (21) das übertragene Impulssignal in ein Signa! umsetzt, in dem die Anzahl der Impulse, die nacheinander die gleiche Polarität annehmen, begrenzt ist, und daß der erste bzw. der zweite Umsetzer (31, 41; 32, 42) eine Schaltung ist, die einen Eingangsimpuls integriert und einen durch diese Integration erhaltenen Höchstwert erfaßt.

3. Bit-Synchronisiersystem nach Anspruch 2, dadurch gekennzeichnet, daß das Signal, in dem die Anzahl der Impulse, die nacheinander die gleiche Polarität annehmen, begrenzt ist, ein gleichstromabgeglichenes Signal ist.

4. Bit-Synchronisiersystem nach Anspruch 2, dadurch gekennzeichnet, daß das Signal, in dem die Anzahl der Impulse, die nacheinander die gleiche Polarität annehmen, begrenzt ist, folgenden Verlauf besitzt: Ein Code-Impuls der Polarität von »1« oder »0« mit einer vorbestimmten Impulsbreite wird erzeugt für jeden Zustand von »1« im übertragenen Impulssignal derart, daß der Code-Impuls der Polarität von »1« und der Code-Impuls der Polarität von »0« abwechselnd erzeugt sind; eine Kombination eines Code-Impulses der Polarität von »1« und eines Code-Impulses der Polarität von »0« mit jeweils einer Impulsbreite gleich einer Hälfte der vorbestimmten Impulsbreite wird erzeugt für jeden Zustand von »0« im übertragenen Impulssignal; und alle Cocie-impulse sind so angeordnet, daß ein Code-Impuls der Polarität von »I« und ein Code-Impuls der Polarität von »0« abwechselnd auftreten.

5. Bit-Synchronisiersystem nach Anspruch 2, dadurch gekennzeichnet, daß das Signal, in dem die μ Anzahl der Impulse, die nacheinander die gleiche Polarität annehmen, begrenzt ist, folgenden Verlauf besitzt:

Ein Code-Impuls der Polarität von »1« oder »0« mit einer vorbestimmten Impulsbreite wird erzeugt für jeden Zustand von »0« im übertragenen Impulssignal derart, daß der Code-Impuls der Polarität von »1« und der Code-Impuls der Polarität von »0« abwechselnd erzeugt sind;

eine Kombination eines Code-Impulses der Polarität von »1« und eines Code-Impulses der Polarität von »0« mit jeweils einer Impulsbreite gleich einer Hälfte der vorbestimmten impulsbreite wird erzeugt für jeden Zustand von »1« im übertragenen Impulssignal; und

alle Code-Impulse sind derart angeordnet, daß ein Code-Impuls der Polarität von »1« und ein Code-Impuls der Polarität von »0« abwechselnd auftreten.

6. Bit-Synchronisiersystem nach Anspruch 1, dadurch gekennzeichnet,

daß die Umsetzereinrichtung (21) das übertragene Impulssignal in ein Signal mit Übergängen in einer Anzahl proportional zur Impuls-Folgefrequenz des übertragenen Impulssignales umsetzt,
daß der erste und der zweite Umsetzer (31, 41; 32, 42) jeweils eine Schaltung zum Erfassen der in einem Eingangsimpuls enthaltenen Übergänge und einen Zähler zum Zählen der erfaßten Übergänge aufweisen, und

daß der Vergleicher (6) einen Zählerstand der vom ersten Umsetzer (31, 41) abgegebenen Übergänge mit einem Zählerstand der vom zweiten Umsetzer (32,42) abgegebenen Übergänge vergleicht.