DE3011439A1

DE3011439A1 - Verfahren zum demodulieren eines vierphasenkodierten datensignals und empfaenger zum durchfuehren des verfahrens

Info

Publication number: DE3011439A1
Application number: DE19803011439
Authority: DE
Inventors: Marino Giuseppe Carasso; Rudolf Alexander Van Doorn; Frank De Jager; Johannes Jacobus Verboom
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1979-03-26
Filing date: 1980-03-25
Publication date: 1980-10-09
Also published as: JPS55132160A; DK124180A; GB2047051A; SE8002225L; CA1137571A; NO800839L; DE3011439C2; FR2452829A1; JPS6324340B2; US4292593A; NL7902341A; IT8020847A0; ES489852A0; FR2452829B1; ZA80884B; IT1131034B; GB2047051B; AU5672280A; ES8103897A1; BE882401A

Description

S.V. Philips' Gtosifcnpsiiitbrlelcn, Eindliovsn

-■¥

3Ο-1-Ί98Ο ^r a ^pHN 9386 .

"Verfahren zum Demodulieren eines vierphasenkodierten Datensignals und Empfänger zum Durchführen des Verfahrens"

Die Erfindung bezieht sich auf ein Verfahren zum jeraodulieren eines vierphasenkodierten Datensignals, das Worte enthält, die aus ersten, zweiten, dritten und vierten gleichlangen aufeinanderfolgenden halben Bitintervallen bestehen.

Die Erfindung bezieht sich weiterhin auf einen Empfänger zum Durchführen dieses Verfahrens.

Die Vierphasenkodierung ist aus dem Zeitschriftartikel von U. Appel von K. Tröndle: "Zusammenstellung und Gruppierung verschiedener Codes für die Übertragung digitaler Signale", erschienen in Nachrichten-technische Zeitschrift, Heft 1, 1970, Seiten 11-16, insbesondere Fig. 7» bekannt. Ein vierphasenkodiertes Signal wird dadurch erhalten, dass das ursprüngliche binäre Datensignal in Gruppen zweier Bits, als Dibits bezeichnet, aufgeteilt und in das erste bzw. zweite halbe Bitintervall des kodierten, aus zwei Bitintervallen bestehenden Wortes das erste bzw. zweite Bit des Dibits gesetzt wird und in das dÄttte bzw. vierte halbe Bitintervall des kodierten Wortes der invertierte Wert des ersten bzw. zweiten Bits des Dibits .

Die Kodierung verdankt den Namen "Vierphasen" der Eigenschaft, dass es vier Basissignale gibt, und zwar 0011, 1001, 0110 und 1100 (die den Dibits 00, 10, 01 bzw. 11 zugeordnet sind) .

Aufgabe der Erfindung ist es ein Verfahren zum Demodulieren von vierphasenkodierten Datensignaleri des Eingangs genannten Art zu schaffen. Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass ein erster Differenzwert aus einem bit- und wortsynchronen Vergleich eines Abtastwertes in dem dritten halben Bitintervall mit einem Abtastwert in dem ersten halben Bitintervall ermittelt wird, dass ein zweiter Differenzwert aus dem bit— und wort-

030041/0688

30-1-1980 Λ .£· ^{ΡΗΝ 93Ö}°

synchronen Vergleich eines Abtastwertes in dem vierten halben Bitintervall mit einem Abtastwert in dem zweiten halben Bitintervall ermittelt wird und dass der erste und der um ein halbes Bitintervall verzögerte zweite Differenzwert miteinander kombiniert aufeinanderfolgende Bitwerte eines demodulierten Datenwortes sind.

Die Erfindung bezieht sich weiterhin auf einen Empfänger zum Durchführen des erfindungsgernässexa Verfahrens und hat zur Aufgabe, einen einfachen und zuverlässigen Empfänger zum Demodulieren vierphasenkodierter Datensignale zu schaffen. Die Erfindung weist dazu das Kennzeichen auf, dass der Empfänger eine Verzögerungsanordnung und ein Differenzelement enthält und dass ein Eingang der Verzögerungsanordnung und ein erster Eingang des Differenzelementes mit einem Eingangsanschluss des Empfängers und ein Ausgang der Verzögerungsanordnung mit einem zweiten Eingang des Differenzelementes zur Bestimmung eines Differenzsignals zwischen dem Datensignal und dem um ein Bitinter- ■ vall von der Verzögerungsanordnung verzögerten Datensignal verbunden ist, dass der Empfänger weiterhin eine wort- und bitsynchrone Taktimpulssynchronisieranordnung und eine rni-fc Steuereingängen versehene Abtastanordnung enthält, die an das Differenzelement angeschlossen ist, wobei die Taktimpulssynchronisieranordnung mit dem Eingangsanschluss und den Steuereingängen der Abtastanordnung zum Abtasten des Differenzsignals in dem dritten und vierten halben Bitintervall verbunden ist, und dass der Empfänger weiterhin eine Kombinieranordnung enthält, die an die Abtastanordnung zum Verschachteln des abgetasteten Differenzsignals zu einem zeitlich äquidistant dekodierten Datensignal angeschlossen ist. Ein derartiges Verfahren bzw. ein derartiger Empfänger eignet sich insbesondere zum Gebrauch auf dem Gebiete der Datenübertragung über Aderpaare und auf dem Gebiete der Magnetaufzeichnung. Weiterhin bietet das Verfahren bzw. der Empfänger einige vorteilhafte Aspekte. Ein erster Aspekt ist, dass das erforderliche Frequenzband gering ist, nämlich etwa die Hälfte des für einen Empfänger für zweiphasenkodierten Signale benötigten Fre-

030041/0688

30-1-1980 "^L* PHN 9386

301U39

quenzbandes. Ein zweiter Aspekt ist, dass im Schnitt nur ein Nulldurchgang je Bitintervall T auftritt, wodurch die Taktimpulsregeneration einfach sein kann. Ein dritter Aspekt ist, dass dadurch, dass vier Abtastwerte gewählt und diese paarweise miteinander verglichen werden, der Empfänger für Störfrequenzen in der Näher von Null und der Bitfrequenz weniger empfindlich ist. Die vierphasenkodierten Signale weisen weiterhin die Eigenschaft auf, dass die zweiwertig sind, wodurch bei Anwendung dieser Kodierung in der magnetischen Aufzeichnung ein Schreiben in magnetischer Sättigung möglich ist, so dass vorhergehendes Löschen überflüssig ist. Eine weitere günstige Eigenschaft eines vierphasenkodierten Signals ist, dass es keine Gleichstromkomponente enthält, wodurch Gleichpegelwiederherstellung in dem Vierphasenempfänger meistens vermieden werden kann.

Eine erste Ausführungsform eines Vierphasenempfängers nach der Erfindung weist das Kennzeichen auf, dass die Verzögerungsanordnung eine erste und eine zweite mit je einem Steuereingang versehene Abtast- und-Halteschaltung enthält und das Differenzelement eine erste und eine zweite Differenzschaltung enthält, dass ein erster Eingang der ersten Differenzschaltung und ein erster Eingang der zweiten Differenzschaltung mit dem ersten Eingang des Differenzele-

mentes verbunden sind, dass die erste und die zweite Abtastund-Haltschaltung mit dem Eingang der Verzögerungsanordnung verbunden sind und der Ausgang der ersten Abtast-und-Halteschaltung mit einem zweiten Eingang der ersten Differenzschaltung verbunden ist, welcher Eingang den zweiten

Eingang des Differenzelementes bildet, dass, der Ausgang der zweiten Abtast-und-Halteschaltung mit einem zweiten Eingang der zweiten Differenzschaltung verbunden ist und dass der Steuereingang der ersten und der zweiten Abtastund-Halteschaltung zum Abtasten des vierphasenkodierten

Datensignals in dem ersten bzw. zweiten halben Bitintervall mit der Taktimpulssynchronisieranordnung verbunden ist.

Eine zweite Ausführungsform eines Vierphasenempfängers nach der Erfindung weist das Kennzeichen auf, dass die

030041/0688

30-1-1980 -*r H. PHN 930ό

'^f 301U39

Verzögerungsanordnung ein Verzögerungseleraent und das Differenzelement einen Differenzverstärker enthält, dass ein Eingang des Verzögerungselementes den Eingang der Verzögerungsanordnung und ein Ausgang des Verzögerungselementes den Ausgang der Verzögerungsanordnung und ein nicht-invertierender Eingang des Differenzverstärkers den ersten Eingang des Differenzelementes und ein invertierender Eingang des Differenzverstärkers den zweiten Eingang des Differenzelementes bildet. Ein Vorteil dieser Ausführungsform ist, dass sie nur ein Verzögerungselement, beispielsweise eine durch eine Spule gebildete Verzögerungsleitung, und nur einen Differenzverstärker enthält und dass eine Abtastung des Signals in dem ersten Bitintervall unter bleiben kann.

Ausführungsbeispiele der Erfindung sind in der Zeichnung, dargestellt und werden im folgenden näher beschrieben. Es zeigen

Fig. 1 die vier Basissignalformen eines vierphasenkodierten Signals,

Fig. 2 eine erste Ausführungsform eines Vierphasenempfängers nach der Erfindung,

Fig. 3 eine erste Ausführungsform einer Taktimpulssynchronisieranordnung zum Gebrauch in einem Vierphasenempfänger nach Fig. 2,

Fig. k eine zweite Ausführungsform eines Vierphasenempfängers nach der Erfindung,

Fig. 5 eine abgeänderte zweite Ausführungsform eines Vierphasenempfängers nach der Erfindung, Fig. 6 einige Signalformen, die bei dem Vierphasenempfänger nach Fig. 5 auftreten,

Fig. 7 eine zweite Ausführungsform einer Taktimpulssynchronisieranordnung zum Gebrauch in einem Vierphasenempfänger nach Fig. 5>

Fig. 8 eine dritte Ausführungsfoi'm einer Taktimpuls-Synchronisieranordnung zum Gebrauch in einem .Vierphasenempfänger nach Fig, 2, k oder 5>

Fig. 9a eine vierte Ausführungsform einer Taktiinpulssynchronisieranordnung zum Gebrauch in einem Vierphasen-

030041/0688

3O-1-19SO -5- .Φ. PHN 9386

301U39

empfänger nach Fig. 2, h oder 5,

Fig. 9h eine Signalform, die bei der Taktimpulssynchronisieranordnung nach Fig. 9a auftritt.

Bei Datenübertragungssystemen wird sendeseitig die digitale Information meistens in Signale verwandelt, die sich besser dazu eignen, über den Übertragungskanal ausgesendet zu werden. Die Umwandlung kann durch Modulation, Kodierung oder durch Filterung öder aber durch Kombinationen dieser Methoden erfolgen. Der Empfänger führt eine inverse Umwandlung durch, wodurch die Information in die ursprüngliche Form zurückgebracht wird.

Eine binäre Kodierung, die sich dazu besonders eignet, ist die Vierphasenkodierung (Fig. 1). Die Koderegeln für Vierphasenkodierung sind die folgenden. Die Datenbits der binären Information in der ursprünglichen Form werden in Zweibitworte, als Dibits bezeichnet, aufgeteilt. Ein vierphasenkodiertes Wort besteht aus zwei gleichlangen Bitintervallen, die je in halbe Bitintervalle aufgeteilt sind. In dem ersten und zweiten halben Bitintervall 1 bzw. .2 des kodierten Wortes wird das Dibit ausgesendet. In dem dritten und vierten halben Bitintervall 3 bzw. k des kodierten Wortes wird der inverse Wert des Dibits ausgesendet, In Fig. 1 sind die vier möglichen Basissignale eines Vierpole ens ignals dargestellt, wo als Beispiel eine logische

^⁵ "eins" durch einen positiven Signalpegel und eine logische "Null" durch einen negativen Signalpegel dargestellt wird. Auf diese Weise ergibt das Dibit OO vierphasenkodiert 0011 (Fig. 1a), 01 ergibt 0110 (Fig. 1b), 10 ergibt 1001 (fig. 1c) und 11 ergibt 1100 (Fig. 1d). Die Kodierung verdankt

³^ ihren Namen der Eigenschaft, dass sich vier Basissignalforrnen in einem vierphasenkodierten Signal erkennen lassen, (in dem Artikel von U. Appel und K. Tröndle: "Zusammenstellung und Gruppierung verschiedener Codes für die Übertragung digitaler Signale", Nachrichten—technische Zeit— schrift, Heft I, 1970, Seiten 11-16, wird diese Kodierung als binärer BLockkode bezeichnet). Die Vierphasenkode-Würbe 0011, 0110, 1001 und 1100 bilden nur vier der sechzehn möglichen Kodeworte, die mit vier Bits möglich sind.

030041/0688

₃o-,.,98o

iOf H39

Die Vierphasenkodierung weist daher eine hohe Redundanz auf. Diese hohe Redundanz wird bei der Taktimpulssynchronisation auf vorteilhafte Weise benutzt. Es ist übrigens auch möglich, in dem ersten und zweiten halben Bitintervall des kodierten Wortes den inversen Wert des Dibits zu senden. In dem dritten und vierten halben Bitinterval J. wird dann das Dibit gesendet. In diesem Fall liefert das Dibit 00 vierphasenk οdiert 1100, 01 liefert 1001, 10 liefert 0110 und 11 liefert 0011. Die Vierphasenkodeworte weichen nicht von den Kodeworten ab, die in dem vorhergehenden Fall erhalten wurden. In der weiteren Beschreibung wird von der erstgenannten Beziehung zwischen den Vierphasenkodeworten und den Datenbits der binären Information ausgegangen.

Fig. 2 zeigt eine erste Ausführungsform eines Vierphasenempfängers. Ein vierphasenkodiertes Signal wird einem Eingangsanschluss 5 des Vierphasenempfängers zugeführt. Der Eingangsanschluss 5 ist mit einem invertierenden Eingang einer ersten Vergleichsanordnung 6, einer zweiten Vergleichsanordnung 7 und mit einem Eingang einer Verzögerungsanordnung 8 verbunden. Die Verzögerungsanordnung enthält eine erste Abtast-und-Halteschaltung mit einem ersten einpoligen Schalter 9 und einem ersten Kondensator 10 und eine zweite Abtast-und-Halteschaltung mit einem zweiten einpoligen Schalter 11 und einem zweiten Kondensator 12. Ein Steuereingang des ersten und des zweiten Schalters 9 bzw. 11 ist mit einer Taktimpulssynchronisieranordnung 13 verbunden (in Fig. 2 durch eine gestrichelte Linie auf schematische Weise dargestellt). Die noch näher zu beschreibende Taktimpulssynchronisieranordnung 13 ist mit dem Eingangsanschluss 5 zum Rückgewinnen bit- und wortsynchroner Taktimpulssignale aus dem empfangenen Signale verbunden. Dem Steuereingang des Schalters 9 wird zu einem Zeitpunkt p1 (nach Fig. 1) ein Abtastimpuls zugeführt, der diesen Schalter 9 für kurze Zeit (kürzer als-T/2) schliesst, wodurch der Kondensator 10 eine Ladung erhält, die ein Mass für den Wert des Signals an dem Eingangsanschluss 5 zu dem Zeitpunkt p1 ist. Auf gleiche Weise wird dem Steuer-

030041/0688

30-,-,,βρ jr.ff. ^PHNiö⁸fi439

eingang des Schalters 11 der zweiten Abtast-und-Halteschaltung zu dem Zeitpunkt p2 (Fig. 1) ein Abtastimpuls zum Schliessen dieses Schalters 11 zugeführt, wodurch der Kondensator 12 eine Ladung erhält, die ein Mass für den Wert des Signals an dem Eingangsanschluss 5 ^z^ dem Zeitpunkt p2 ist. Die Vergleichsanordnung 6 bzw. 7 ermittelt ein lJifferenzsignal aus dem Signal an dem Eingangsanschluss 5 und der Spannung, die der Kondensator 10 bzw. 12 erhalten hat, und führt dieses Signal einem Pol eines einpoligen Schalters 1 k bzw. 15 zu, der mit obm Ausgang der Vergleichsanordnung 6 bzw. 7 verbunden ist. Ein Steuereingang des Schalters lh bzw. 15 ist mit der Taktimpulssynchronisieranordnung 13> wie in Fig, 2 durch eine gestrichelte Linie auf schematische Weise dargestellt, verbunden. Das der vorstehend beschriebenen Anordnung entsprechende Verfahren lässt sich wie folgt zusammenfassen: das Signal wird auf eine verzögerte Version dieses Signals bezogen, ohne dass Intersymbolinterferenz auftritt. Durch diesen Vorgang entsteht eine "matched filter"-Wirkung, die u.a. bewirkt, dass eine optimale Unterdrückung der Störkomponenten gegenüber der Information erhalten wird.

Ein vierphasenkodiertes Wort enthält die ursprüngliche (nicht-kodierte) Information in dem ersten und in dem zweiten halben Bitintervall und die ursprüngliche (nichtkodierte) Information invertiert in dem dritten und vierten halben Bitintervall. Durch Ermittlung des vierphasenkodierten Signals zu den Zeitpunkten p1 und q1 bzw. p2 und q2 wird daher korrelierte Information zusammengefügt. Diese zusammengefügte Information muss dann zu einem geeigneten

³^ Zeitpunkt detektiert werden. Dazu wird dem Steuereingang des Schalters 14 zu dem Zeitpunkt q1 (Fig. 1) ein Abtastimpuls zugeführt, mit dem dieser Schalter 1^- für kurze Zeit (kurzer als T/z) geschlossen wird, wodurch ein Differemzsignal an dem Ausgang der Vergleichsanordnung 6 zu dem Zeitpunkt q1 dem Eingang einer Kombinieranordnung 16 zugeführt wird. Auf gleiche Welse wird dem Steuereingang des Schalters 15 zu dem Zeitpunkt q2 (Fig. i) ein Abtastimpuls zugeführt, mit den dieser Schalter 15 für kurze Zeit

030041/0688

30-1-1980 4f'-/JA· PHN 938ό

' 301U39

geschlossen wird, wodurch das Differenzsignal an dem Ausgang der Vergleichsanordnung 7 zum Zeitpunkt q2 über ein Verzögerungselement 17 der Kombinieranordnung 16 zugeführt wird. Jedes Wort eines vierphasenkodierten Signals (Wortwiederholungsfrequenz -^r) wird daher zu vier vorbestimmten Zeitpunkten abgetastet. Ein Vorteil dieser Detektion ist, dass das Ausgangssignal des Empfängers vergrössert wird (um 3 dB), wodurch ein zuverlässigerer Empfänger verwirklicht wird. Ausserdem ist der Empfänger dadurch vor Schwankungen des Gleichstrompegels des empfangenen Signals besser geschützt. Auch Störsignale mit einer Frequenz entsprechend oder fast entsprechend der Frequenz (l/T) werden durch diese verdoppelte Detektion besser unterdrückt.

Die Abtastzeitpunkte q1 und q2 weichen um ein halbes Bitintervall (T/2) voneinander ab. Um die Informationsbifcs zu äquidistanten Zeitpunkten zu erhalten, wird das vom Schalter 15 ^zl* dem Zeitpunkt q2 abgetastete Differenzsignal des Differenzverstärkers 7 um eine Zeit entsprechend einem halben Bitintervall (T/2) verzögert. Durch die Kombinieranordnung 16 wird die zu dem Zeitpunkt q1 durchgeführte Abtastung mit der zu dem Zeitpunkt q2 durchgeführten und um T/2 verzögerten Abtastung zum Abgeben eines dekodierten ursprünglichen Datensignals an einem Ausgangsanschluss 18 verschachtelt. Statt der beschriebenen mechanischen Schalter sind auch Kippschaltungen oder elektronische Schalter geeignet. So sind die Schalter 9 und 11 beispielsweise durch IGFET-Transistören (BSV81) und die Schalter 14 und durch eine integrierte Flip-Flop-Schaltung (SN7474) gebi'ldet.

Statt der Vergleichsschaltungen können für die Differenzschaltungen 6 und 7 auch Differenzverstärker benutzt werden. Die Vergleichsschaltung liefert am Ausgang ein zweiwertiges digitales Signal, das ein Mass für die DIfi'erenz der "analogen" Signale an den beiden Eingängen ist. Bei einem Differenzverstärker ist am Ausgang ein analoges Signal verfügbar, das ein Mass für die Differenz der "analogen" Signale an den beiden Eingängen ist. Bei Verwendung

030041/0688

30-1-1980 ** * AU· ^{PEN 9386}

AU·

eines Differenzverstärkers ist es daher meistens erfor- „._ derlich, an dem Ausgangssignal eine zusätzliche Bearbeitung durchzuführen (Spannungspegel anpassen, gleichrichten), damit das Signal für Abtastung durch die Schalter 14 bzw. 15 (beispielsweise als Kippschaltung ausgebildet) geeignet gemacht wird.

Es ist nicht notwendig, zusätzliche Massnahmen zu treffen, um die Kondensatoren 10 und 12 der Abtast-und-Halteschaltungen zu entladen, da die Grosse dieser Kondensatoren derart gewählt werden kann, dass bei aufeinanderfolgenden Abtastungen die gespeicherten Ladungsmengen von den vorhergehenden gespeicherten Ladungen praktisch unabhängig sind.

In der obenstehend beschriebenen Ausführungsform wird einmal je halbem Bitintervall der Wert des vierphasenkodierten Datensignals ermittelt. Wenn das Datensignal sehr starke Störkomponenten enthält, beispielsweise dadurch, dass die Bandbreite des Übertragungskanals gegenüber der Bandbreite des Vierphasensignals breit ist, kann durch Filtern des Datensignals, bevor es dem -Empfänger zugeführt wird, oder durch Integration des Datensignals über ein halbes Bitintervall die Zuverlässigkeit der Detektion erhöht werden.

Ein derartiger Empfänger eignet sich insbesondere zum ^⁰ Gebrauch auf dem Gebiete der Datenübertragung über Aderpaare und zur magnetischen Aufzeichnung. Der Empfänger weist einige Vorteile auf. Ein Vorteil ist, dass der Empfänger nur eine geringe Frequenzbandbreite aufzuweisen braucht. Im Vergleich zu einer Kodierung, die bei magnetischer Aufzeichnung - Zweiphasenkodierung - oft benutzt wird, wird nur etwa das halbe Frequenzband benötigt. Im Gegensatz zu einer Kodierung, die als Miller-Kodierung bekannt ist, schafft die Vierphasenkodierung ein Signal, das keine Gleichstromkomponente enthält. Das bedeutet,

dass Wiederherstellung des Gleichpegels in einem Vierphasenempfänger unterbleibt. Weiterhin weist ein Vierphasensignal eine ausreichende Anzahl Nulldurchgänge auf (im Schnitt einen je Bitintervall), wodurch in einem Vierphasen-

030041/0688

30-1-19-80 #9 * η, PHN 9'3βό

empfänger auf einfache Weise die Taktimpulsfrequenz regeneriert werden kann. Ein Vorteil, den die Vierphasenkodierung mit allen zweiwertigen Kodierungen gemein hat, ist, dass bei Anwendung dieser Kodierung auf dem Gebiete der magnetischen Aufzeichnung ein Schreiben in magnetische Sättigung möglich ist. Information, die im Magnetträger vorhanden ist, wird überschrieben, wodurch vorhergehendes Löschen überflüssig ist. Ein weiterer Vorteil ist, dass das Leistungsspektrum eines vierphasenkodierten Signals bei der Bitfrequenz (l/T) einen Nullpunkt aufweist, wodurch die Möglichkeit geboten wird, dort eine Pilotfrequenz einzufügen. Das Spektrum eines zweiphasenkodierten Signals weist zwar auch einen Nullpunkt auf, aber dieser tritt bei einer gewissen Bandbreite erst bei einer Frequenz der doppelten Bitfrequenz (2/τ) auf. In vielen Fällen wird daher die Grenzfrequenz des Zweiphasensystems der Verwendung dieses Nullpunktes im Wege stehen.

- Eine Ausführungsform einer Taktimpulssynchronisieranordnung zum Gebrauch in einem Vierphasenempfänger, beispielsweise einem Vierphasenempfanger nach Fig. 2, ist in Fig. 3 dargestellt. In der Taktimpulssynchronisieranordnufig wird aus dem empfangenen Signal eine Frequenz entsprechend der doppelten Bitfrequenz (2/τ) erhalten. Denn ein vierphasenkodiertes Datensignal enthält Übergänge, die mit einem Zeitintervall entsprechend T/2, 2 T/2, 3 T/2, oder h T/2 aufeinanderfolgen. Dadurch, dass die Frequenz 2/Τ daraus selektiert wird, entspricht die Periodenzeit dieser Frequenz dem Zeitintervall zwischen zwei aufeinanderfolgenden Abtastungen in dem Empfänger (T/2). Abtastungen einer

^" bestimmten Art, beispielsweise die ρ1-Abtastungen, treten nur einmal je Wort auf, daher mit einer viermal niedrigeren Frequenz. Diese Frequenz lässt sich durch Teilung aus der Frequenz 2/Τ ermitteln. Dies wird dadurch bewirkt, dass das am Eingangsanschluss 5 erhaltene Vierphasensignal einem

Begrenzer 19 zugeführt wird, an den ein differenzierende« Netzwerk 20 und ein Register 21 angeschlossen ist. Daa differenzierende Netzwerk 20 erzeugt einen Impuls bei jedem Signalübergang. Diese ImpuLse werden einem Zweiweggleich-

030041/0688

30-1-1980 -W- μ IL PHN 9386

richter 22 zugeführt, um einer phasenverriegelten Schleife, 23 eine "random"-Impulsreihe mit einer (mittleren) Taktimpulsfrequenz entsprechend 2/Τ zuzuführen. Die phasenverriegelte Schleife (PLL) enthält nacheinander einen Phasendetektor Zk, ein Schleifenfilter 25 und einen spannungsgesteuerten Oszillator 26. Der Ausgang des spannungsgesteuerten Oszillators 26 ist mit einem Steuereingang de.= Phasendetektors 2k verbunden. Das Schleifenfilter 25 liefert dem spannungsgesteuerten Oszillator 26 eine Spannung, die dem Phasenunterschied zwischen dem Eingangssignal des Phasendetektors und dem Steuersignal des Phasendetektors proportional ist, wodurch die phasenverriegelte Schleife 23 auf bekannte Weise auf der Frequenz 2/Τ verriegelt wird. Diese Frequenz, die Taktfrequenz, ist an einem Ausgang der PLL 23 verfügbar. Über ein Tor 28 wird die Taktfrequenz 2/Τ einem Teiler 29 mit einer Teilungszahl k zugeführt. An den Ausgängen des Teilers 29 sind dann Abtastsignale für den Schalter 9, 11> ^k und 15 verfügbar, die je eine Frequenz entsprechend 1/2T aufweisen (die halbe Bitfrequenz) und eine Phase entsprechend 0"°, 90°, 18O° bzw. 270°. Der Teiler 29 verursacht eine Phasenunsicherheit, wodurch abhängig von der Phase, in der der Teiler startet, die Phase der Abtastsignale um 0°, 90°, 18O° bzw. 270° von den gewünschten Werten abweichen. Ausserdem ist eine Synchronisation des Empfängers am Anfang des Empfangs nicht bekannt bzw. wird die Synchronisation des Empfängers durch Störungen in dem empfangenen Signal beeinträchtigt. Um diese Unsicherheiten auszuschalten, ist die Taktimpulssynchronisieranordnung 13 mit einer Wortsynchronisieran-Ordnung versehen. Diese enthält das Register 21 und eine Vergleichsanordnung 30. Zu den Abtastzeitpunkten p1, p2, q1 und q2 wird das von dem Begrenzer 19 begrenzte Signal abgetastet, und die Abtastwerte Up1, Up2, Uq1 und Uq2, die also die Polarität des empfangenen vierphasenkodierten

^⁵ Signals zu den Zeitpunkten p1, p2, q1 bzw. q2 darstellen, werden in dem Register 21 gespeichert. Nach dem Zeitpunkt q2 werden die Abtastwerte der Vergleichsanordnung 30 zugeführt, wo die logische Funktion E = (Up1 ® Uq1).(Up2 ® Uq2)

030041/0688

30-1-1980 +©·

■AS- ^ΡΗΝίΟ^Η39

durchgeführt wird ( θ entspricht der Modulo-2-Addition). Es gibt vier Möglichkeiten:

1. E=O. Modulo-2-Addition eines Signalwertes mit dem korrelierten Signalwert in dem obenstehend angegebenen Sinne ergibt 0, wenn die Wortsynchronisation einwandfrei ist.

2. E=O. Modulo-2-Addition eines Signdlwertes mit einem anderen Signälwert ergibt zufälligerweise (abhängig von der kodierten Information) E=O, während die Synchronisation nicht einwandfrei ist. Wenn das kodierte Vierphasensignal aus einer ausreichend langen Reihe derartiger Worte bestehen würde, ist eine Synchronisation überhaupt nicht erzielbar. Durch bekannte Techniken (beispielsweise "scrambling") lässt sich dies vermeiden.

3· E = 1. Obschon die Wortsynchronisation einwandfrei ist, ist infolge eines Übertragungsfehlers eine Störung usw. eine Polarität eines Signalwertes nicht einwandfrei festgestellt.

h. E = 1. Wortsynchronisation nicht einwandfrei.

Um diese Fälle unterscheiden zu können, wird der Aus gang der Vergleichsanordnung 30 an einen Speicher 31 angeschlossen, der einen Teil einer Entscheidungsanordnung bildet. In dem Speicher 31 werden aufeinanderfolgende Werte von E (E₁, E_p ... E ) aufsummiert, und dieser Wert

25 χι iS nj

E. wird einer Schwellenanordnung 32 zugeführt, die

1 = 1

mit einer einstellbaren Schwelle versehen ist. Der Schwellenpegel dieser Schwelle wird derart hoch gewählt, dass bei einwandfrei Synchronisation bei der dann herrschenden Übertragungsqualität (Rauschen, Übersprechen) der Schwel.ienwert nicht überschritten wird. Festgestellt ist, dass ein Schwellenpegel, der O.k m entspricht, sich in der Praxis bewährt hat. Überschreitet das der Schwellenanordnung .32 angebotene Signal den Schwellenwert, so wird einem Sfceuer-

³ⁱ> eingang des Tores 28 ein Signal zugeführt, wodurch das von der phasenverriegelten Schleife 23 herrührende Signal einmalig um eine halbe Periude (r/2) unterdrückt und die Phase jedes der Aus gangs signale des Teilers 29 um 90° ver-...

030041/0688

30-1-1980 Tf Al* PHN9386

schoben wird. Durch Überschreitung· des Schwellenwertes wird zugleich ein Signal erzeugt, mit dem der Speicher 31 auf 0 rückgestellt wird. Der Speicher J-I ist als Modulom-Zähler ausgebildet, so dass dieser nach m aufeinanderfolgenden Werten von E rückgestellt wird. Falls eine Phasenverschiebung entsprechend 270° zwischen der Phase jedes der wirklichen Abcastimpulse, die vom Teiler 29 geliefert werden, und dem gewünschten Wert vorliegt, ist im allgemeinen nach drei Reihen von Worten die Ist-Synchronisation entsprechend der Soll-Synchronisation. In der Praxis h-at es sich herausgestellt, dass m = 16 ein günstiger Wert ist. Ein Vorteil dieser Taktimpulssynchronisieranordnung ist, dass auf zuverlässige Weise zwischen Übertragungsfehlern infolge von beispielsweise Rauschen und nicht einwandfreier Synchronisation ein Unterschied gemacht wird. Ein weiterer Vorteil ist, dass wenn sich durch Rauschen oder Störung die statistischen Eigenschaften des empfangenen vierphasenkodierten Signals ändern (Fehlermöglichkeit kleiner oder grosser), die Taktimpulssynchronisieranordnung durch eine entsprechend" andere Einstellung des Schwellenwertes und die Länge der Reihe m auf einfache Weise angepasst wird.

Die Abtastwerte, die zur Demodulation des vierphasenkodierten Signals in dem Empfänger erzeugt werden, sind auf eine andere Art und Weise erhalten als die Abtastwerte für die Wortsynchronisation. Daher ist es möglich, dass, obschon durch die Wortsynchronisationsanordnung fälschlich eine mangelnde Synchronisation festgestellt wird, das von dem Empfänger demodulierte Signal einwandfrei ist. Dadurch, dass dies nur vereinzelt auftritt, wird die Wortsynchronisieranordnung durch die Schwellenanordnung davor geschützt.

Eine zweite Ausführungsform eines Vierphasenempfängers ist in ,Fig. k dargestellt. In dem vorstehend beschriebenen ersten Ausführungsbeispiel werden die Abtastwerte zu den Zeitpunkten pi und q1 bzw. p2 und q2 zunächst parallel verarbeitet und daraufhin zu einem äquidistanten und sequentiellen Signal verschachtelt. Bei dem ersten Ausführungsbeispiel könnte man von einem Raumverteilsystem sprechen.

030041/0688

-ΛΊ" 301U39

Beim zweiten Ausführungsbeispiel werden die Abtastwerte zunächst in Reihe verarbeitet, dann voneinander getrennt und darauf zu einem äquidistanten und sequentiellen Signal verschachtelt. Bei dem zweiten Ausführungsbeispiel könnte man von einem Zeitverteilsystem sprechen.

Das vierphasenkodierte Signal·,, das in der zweiten Aus-ί -"ilirungsf orm dem Eingangs anschluss 5 angeboten wird, wird unmittelbar und über eine Verzögerungsanordnung 8 einem Differenzverstärker 3k zugeführt. Die Verzögerungszeit der Verzögerungsanordnung 8 entspricht einem Bitintervall (T). Die Verzögerungsanordnung 8 kann als analoge Schaltung (beispielsweise ^Charge Transfer Devices oder Abtast-Halte-Schaltung, als digitales Schieberegister oder aber als Verzögerungsleitung ausgebildet sein. Das Differenzsignal des kodierten Vierphasensignals und das um ein Bitintervall verzögerte Vierphasensignal wird einem Pol einis einpoligen Umschalters 35 zugeführt. Ein Steuereingang des Umschalters 35 ist mit der Taktimpulssynchronisieranordnung 13 verbun-. den, wie dies in Fig. h durch eine gestrichelte Linie auf schematische Weise dargestellt ist. Die Taktimpxrlssynchronisieranordnung 13 ist mit dem Eingangsanschluss 5 zum Rückgewinnen von bit- und wortsynchronen TaktimpulsSignalen aus dem empfangenen Signal verbunden. Dem Steuereingang des Umschalters 35 wird zu dem Zeitpunkt q1 (nach Fig. 1) ein Abtastimpuls zugeführt, der den Schalter 35 während kurzer Zeit (auf jeden Fall kürzer als T/2) in die dargestellte erste Stellung bringt, wodurch das Differenzsignal am Ausgang des Differenzverstärkers zu dem Zeitpunkt q1 der Kombinieranordnung 16 zugeführt wird. Auf gleiche Weise wird über den Steuereingang der UraSvüa-lter 35 ZVi dem Zeitpunkt q2 (Fig. 1) für kurze Zeit in die nicht dargestellte zweite Stellung gebracht, wodurch das Differenzsignal zu dem Zeitpunkt q2 über das Verzögerungselement 17 der Kombinierschaltung 16 zugeführt wird. An dem Ausgangs ans chlus s ' 18 wird auf die beroifcs bei FLg. '.1 angegebene Art und Weise zu äquidistanten Zeitpunkten das verschachtelte dekodiert-e ursprüngliche Datensignal abgegeben. Die zweite Ausführungsform weicht gegenüber der

030041/0688

30-1-1980 -Hf»- ju PHN

ersten Ausführungsform an einigen zusätzlichen Punkten ab. Ein erster Unterschied ist, dass die Verzögerungsanordnung 8 bei der zweiten Ausführungsform auf sehr einfache Weise bei einem Empfänger für Bitfrequenzen über etwa 200 kHz verwirklicht werden kann: in diesem Fall reicht ein einziges Verzögerungselement (Spule) aus. Der Empfänger nach der ersten Ausführungsform eignet sich dagegen mehr für niedrigere Frequenzen, kann aber bis einige MHz verwendet werden. Ein weiterer Unterschied ist, dass in der zweiten Ausführungsform nur ein Differenzverstärker notwendig ist, weil der Differenzverstärker zum Liefern eines Differenzsignals zum Zeitpunkt q1 sowie zum Zeitpunkt q2 verwendet wird.

Wenn das an dem Eingangsanschluss 5 angebotene vierphasenkodierte Signal beispielsweise durch Rauschen stark gestört ist, wird die Detektion des Signals entsprechend der modifizierten Ausführungsform nach Fig. k dadurch verbessert, dass das Ausgangssignal des Differenzverstärkers integriert wird, wie dies in Fig. 5 dargestellt ist.

Einige idealisierte Signalformen, die in der modifizierten Ausführungsform nach Fig. 5 auftreten, sind in Fig. 6 dargestellt. Das Eingangssignal (a, Fig. 6) und das um ein Bitintervall verzögerte Eingangssignal (b, Fig. 6) werden de»-Differenzverstärker 3k zugeführt. Das Ausgangssignal des Differenzverstärkers 2>k (c, Fig. 6) wird einem Integrator 36 zugeführt, der an die Taktimpulssynchronisier— anordnung 13 angeschlossen ist. Der Integrator 36 wird am Anfang jedes halben Bitintervalls auf Null gestellt und liefert daher ein Signal, das bei d dargestellt ist. Dieses Signal wird über einen Begrenzer 37 dem Schaltarm des Umschalters 35 zugeführt. Das Ausgangssignal des Begrenzers 37> Signal e, wird auf die bei Fig. 2 beschriebene Weise in das ursprüngliche, nicht-kodierte Signal (f, Fig. 6) umgewandelt.

Wie bereits erwähnt, weist die erste Ausführungsform einer Taktirapulssynchronisieranordnung den Nachteil auf, dass im ungünstigsten Fall erst nach drei Zyklen die Wortsynchronisation den Sollwert aufweist. Eine Taktimpuls- ·

030041/0688

30-1-1980 -t6- ._n PIDi 9J86

9J86

301U39

Synchronisieranordnung, die diesen Nachteil nicht aufweist, ist in Fig. 7 dargestellt. Zugleich ist in Fig. 7 der Empfänger nach Fig. 5 dargestellt.

Die BitSynchronisieranordnung erhält nacheinander das differenzierende Netzwerk 20, den Zweiweggleichrichter 22, die phasenverriegelte Schleife 23 und einen Teiler hk. Die Bitsynchronisieranordnung arbeitet wie bei Fig. 3 beschrieben. Die WortsynchronLsieranordnung enthält eine Vergleichsanordnung 30, deren einen Ausgang an die Ent-Scheidungsanordnung 33 angeschlossen ist. Die Vergleichsanordnung 30 ist an den Ausgang des Integrators 36 angeschlossen.. Ein Vorteil davon ist, dass an diesem Ausgang die integrierte Differenz zwischen dem Datensignal und dem um ein Bitintervall T verzögerten Datensignal verfügbar ist, so dass ein Speicher für die Wortsynchronisieranordnung überflüssig ist. (Die Funktion des Registers 21 in Fig. 3 wird in der betreffenden zweiten Ausführungsform durch die Verzögerungsanordnung 8 erfüllt). Die Vergleichanordnung 30 enthält einen Spitzenwertdetektor 38, der mit einem Eingang an den Ausgang des Integrators 36 angeschlossen ist. Der Spitzenwertdetektor bestimmt auf bekannte Weise den Ist-Spitzenwert des Eingangssignals. Der Ausgang des Spitzenwertdetektors 38 ist mit dem Eingang der Fenstervergleichsanordnung 39 verbunden. Ein Steuereingang der Fenstervergleichsanordnung 39 ist mit dem Ausgang des Integrators 36 verbunden. Die Fenstervergleichsanordmmg ermittelt, ob das Eingangssignal sich innerhalb eines von dem Steuersignal abgeleiteten minimalen und maximalen Wertes befindet, und liefert, wenn dies nicht der Fall ist, einen Impuls am Ausgang. Eine derartige Fenstervergleichsanordnung ist aus "Operational Amplifiers, Des"gn and Application", von Tobey, Craeme und Huelsman, herausgegeben von McGraw Hill, New York, insbesondere Seite 305 bekannt. Do:r AuHgan/j der Fons Lurvory LeiuhiiaiiorUuiiiif-¹; 39 i···-'· mil. <I<mii Eingang der En ts ehe i dungs anordnung 33 verbunden. Die Jiuisoheidungsanordnung 33 enthält eine Reihenschaltung aus einem ersten UND-Tor k0-1 und einem ersten Zähler 'K) sowie eine Reihenschaltung aus einem zweiten UND-Tor 'H-I und

030 041/0688

30-1-1980

einem zweiten Zähler 41. Ein erster Eingang der beiden UND-Tore ist an den Eingang der Entseheidungsanordnung 33 angeschlossen. Ein zweiter Eingang des ersten UND—Tores hO-1 ist mit dem Teiler hk verbunden zum Ansteuern des zweiten Einganges zum Zeitpunkt q1, und ein zweiter Eingang des zweiten UND-Tores 41-1 ist mit dem Teiler kh verbunden zum Ansteuern des zweiten Einganges zum Zeitpunkc q2. Wenn zu dem Zeitpunkt qi der erste Eingang des ersten UND-Tores 40-1 durch einen Impuls, der von der Fenstervergleichsanordnung 39 herrührt, ebenfalls angesteuert wird, wird über das UND-Tor die Zählerstellung des Zählers kO um eins erhöht. Auf gleiche Weise wird, wenn zu dem Zeitpunkt q2 der erste Eingang des zweiten UND-Tores 41-1 durch einen Impuls angesteuert wird, der Zählerwert des zweiten ZähLers 41 um eins erhöht. Dieser Zyklus wird insgesamt η-mal durchgeführt, d.h. von einer Reihe η aufeinanderfolgender Datenworte wird zu den Zeitpunkten q1 bzw. q2 ermittelt, wieviele Male die Fensterverglexchsanordnung· angesprochen hat. Die nachfolgenden Fälle treten auf.. Bei einwandfreier Synchronisation hat das Ausgangssignal des Integrators 36 (d, Fig. 6) zu allen q1- und q2-Zeitpunkten einen Wert ungleich Null. Die Fensterverglexchsanordnung liefert kein Ausgangssignal, und daher werden die Zähler ni^ht erhöht, und am Ende der Reihe befinden sich die beiden Zähler noch in der Null-Stellung. In den drei anderen möglichen Fällen, und zwar wenn die Ist-Synchronisation um 1/4, l/2 oder 3/k Dibit gegenüber der einwandfreien Synchronisation verschoben ist, wird mindestens einer der Zähler ko, 41 erhöht werden. So wird bei einer um λ/h

^O Dibit verschobenen Wortsynchronisation, d.h. zu dem Zeitpunkt q2 in dem ursprünglichen Signal wird das Ist-Signal abgetastet, als wäre es qi (d, Fig. 6), zu all diesen Zeitpunkten ein Signal ungleich Null am Ausgang des Integrators 36 verfügbar sein. Zu den q2—Zeitpunkten wird jedoch in

''"' durchschnittlich der HälX'te der Fälle ein Signal mit einem Kert Null abgetastet werden. Dies bedeutet, dass der Zahler kO am Ende der Reihe von η Abtastungen den Wert Null heil; unf der Zähler Ui einen Wert ungleich Null. Bei einer

03ÖÖ4f/0688~"

30-1-1980 -ns

■μ-

Verschiebung um 3/h Dibit (oder -T/k Dibit) tritt der komplementäre Fall auf: der Zähler kl hat am Ende der Reihe einen Wert Null und der Zähler 4θ hat einen Wert ungleich Null. Bei einer Verschiebung um 1/2 Dibit werden

B die beiden Zähler 4θ und k-Λ in vergleichbarem Masse erhöht.

Die erste und zweite Ausführungsform weichen noch in dem folgenden Punkt voneinander ab. Bei der ersten Ausführungsform wird nach Ermittlung mangelnder Synchronisation eine Periode des Ausgangssignals des spannungsgesteuerten Oszillators 26 unterdrückt (durch das Gatter 28), was bedeutet, dass im Empfänger eine Bitinformation verloren geht (überschlagen). In dem ungünstigsten Fall können auf diese Weise 3 Bits verloren gehen. Bei der zweiten Ausführungsform erfolgt die Korrektur in einem Vorgang und in Vorwärts- oder Rückwärtsrichtung, wodurch im Schnitt keine Bits verloren gehen oder hinzugefügt werden.

Infolge Übertragungsfehler, Rauschen usw. werden auch bei einwandfreier Synchronisation die Zähler ko und kl im allgemeinen am Ende der Reihe von η Worten einen Exidstand

20 ungleich Null aufweisen.

Auf entsprechende Weise wie bei der Ausführungsform nach Fig. 3 bietet die Ausführungsform nach Fig. 7 den Vorteil, dass der Endwert der Zähler, der als "Null" betrachtet wird, derart hoch gewählt werden kann, dass dieser bei der herrschenden Übertragungsqualität nicht überschritten wird. Dazu sind die Ausgänge der Zähler ko und -'H mit einer einen Teil der Entscheidungsanordnung 33 bildenden Dekodieranordnung k-2 verbunden. Die Dekodieranordnung k-2 tastet die Zählerendstellungen ab und kodiert diese als T1T2 = 00, 01, .10 oder 11, wobei "0" einen Wert unterhalb des Schwellenwertes und "1" einen Wert oberhal¹ des Schwellenwertes darstellt. Ein Korrektursignal entsprechend einer der vier möglichen Kombinationen von Zählerends te 1 1 tm/vei) wird dem S teuereingang hj des Teller.··} Hh zugei'ühi't. Dur

>5 Teiler kk wird dadurch in <1 Le einwandi'reic Phase gebracht. Bei Verwendung eines VierpliasenemprTmgors zum Empfangen von Datenblöcken tritt ein spezielles Problem auf, Die Information des Datenblocks ist derart, dass kein Ver-

U3ÖÖTT7OF8T

30-1-1980 *?·

lust von Information infolge nicht-einwandfreier Synchronisation zulässig ist. Um solchen Verlust zu vermeiden, gehen den Datenblöcken ein Synchronisiersignal voran. Das Synchronisiersignal ist dem Empfänger bekannt, wodurch auf einfache Weise ermittelt werden kann, ob die Wortsynchronisation des Empfängers einwandfrei ist.

In Fig. 8 ist eine Ausführungsform einer Taktimpulssynchronisieranordnung 13 dargestellt, die sich für diesen Zweck besonders gut eignet.

An den Eingangsanschluss 5 des Empfängers ist eine Bitsynchronisieranordnung angeschlossen, die nacheinander das differenzierende Netzwerk 20, den Zweiweggleichrichter 22, die phasenverriegelte Schleife 23 und den Teiler 44 enthält. Die Bitsynchronisieranorohing arbeitet in bekannter Weise wie bei Fig. 4 beschrieben. Bei der ersten und zweiten Ausführungsform der TaktimpulsSynchronisieranordnung ist eine Vergleichsanordnung (3O) vorgenommen, damit die Abtastwerte miteinander verglichen werden. Bei der vorliegenden dritten Ausführungsf orm wird der Empfänger als' solche benutzt. Die Entscheidungsanordnung wird dabei an den Ausgangsanschluss 18 des Vierphasenempfängers angehcIi Lossen. Die Entseheidungsanordnung 33 enthält ein Register 45, dessen einer Eingang an den Eingang der Entscheidn«gsanordnung 33 angeschlossen ist. Das Register enthält 2xi (n = 3, 4, 5 ..·) Elemente 45-1 bis einschliesslich 45-6. Zwischen den Elementen 45-2 und 45-3 und zwischen 45-4 und 45-5 können noch eine beliebige gerade Anzahl E Lernen te vorgesehen werden. Das Register 45 eignet sich zum Speichern von η Worten des Synchronisiersignals. Die Elemente, die mindestens drei Worten entsprechen, sind mit einem Ausgang versehen, (in Fig. 8 die Elemente 45-1 -bis einschliesslich 45-6). Die Ausgänge der Elemente, in denen das erste Symbol eines Synchronisierwortes gespeichert ist (4^-1, 45-3, 45-5)5 sind mit einer ersten Mehrheitswahl-

"^ anordnung 46 verbunden, und die Ausgänge der Elemente, in denen das zweite Symbol eines Synchronisierwortes gespeichert ist (45-2, 45-4, 45-6), sind mit einer zweiter Mehrheitswahlanordnung 47 verbunden. Nachdem das Register 45 ^Zi

030 041

30-1-1980

mit dem von dem Empfänger dekodierten Synchronisiersignal gefüllt ist, ermitteln die Mehrheitswahlanordnungen 46 bzw. 47, welche Symbol in den Elementen 45-1, 45-3, ^5-5 bzw. 45-2, 45-^·> 45-6 in Mehrheit gespeichert ist. Das Symbol, das in Mehrheir auftritt , wird von der Mehrheitswahlanordnung der Dekodieranordnung 48 zugeführt, die ein entsprechendes Korrektursignal der Steueranordnung 43 dos Teilers 44 zuführt. Damit wird erreicht, dass am Ende des Synchronisiersignals die einwandfreie Wox"tsynchronisation eingestellt ist bzw. wird.

Übrigens ist es nicht notwendig, unter allen Umständen Mehrheitswahlanordnungen zu benutzen. Wenn das dem Empfänger angebotene vierphasenkodierte Signal einer derart hohen Qualität ist (wenig Rauschen u.dgl.) dass Übertragungs- bzw. Empfängerfehler praktisch ausgeschlossen sind, kann das an dem Ausgang 18 des Empfängers verfügbare detektierte Signal der Dekodieranordnung 48 unmittelbar zugeführt werden.

In Fig. 9a ist eine vierte Ausführungsform einer Taktimpulssynchronanordnung dargestellt. Das vierphaseiikodierte Datensignal am Eingangsanschluss 5 wird unmittelbar und über eine Verzögerungsanordnung 49 Eingängen eines Differenzverstärkers 50 zugeführt. Die Verzögerungszeit der Verzögerungsanordnung 49 entspricht einem Bitintervall (τ). Das Ausgangssignal des Differenzverstärkers 50 wird dem Zweiweggleichrichter 5I zugeführt. Der Taktimpulssynchronisieranordnung liegt die folgende Erkenntnis zugrunde: Wenn das zweiwertige vierphasenkodierte Signal als Signal mit einem positiven Wert (vorausgesetzt: der Wert 1) und als Signal mit einem negativen Wert (vorausgesets. c: der Wert -1) dargestellt wird, hat das Ausgangssignal des Differenzverstärkers 50 einen Wert +2 zu den Abtastzeitpunkten, die bit- und wortsynchron sind, und abhängig von dei Information einen Signalwert +2, 0 oder -2 zu den anderen Abtastzeitpunkten. Nach Zweiweggleichrichtung hat·da» Signal zu den erstgenannten Zeitpunkten im Schnitt einen Wex't +2 (abgesehen von Übertragungsfehlern u.dgl. nämlich ständig einen Wert +2) und zu den letztgenannten Zeitpunkten im

030041/06⁷Se

Schnitt einen Wert +1 (der Mittelwert von + 2, O, O -2 bei einer vorausgesetzten "random" Verteilung positiver und negativer Signalwerte). Eine derartige mittlere Signalform ist in Fig. 9b dargestellt. Mit Hilfe einer phasen- verriegelten Schleife, die aus einer Phasenvergleichsanordnung 51> einem Schleifenfilter 52 und einem spannungsgesteuerten Oszillator ^k- besteht, lässt sich daraus die ■Frequenz 1/2T mit einer eindeutigen Phase selektieren. Ein Signal mit dieser Frequenz (Wortfrequenz) wird einer Anordnung 35 zugeführt, die diese Frequenz mit vier multipliziert und an dem Ausgang vier Abtastimpulse je Wortintervall erzeugt .

Bei Anwendung der vierten Ausführungsform der Taktimpulssynchronisieranordnung bei einem Vierphasenempfänger nach Fig. h oder Fig. 5 kann statt der Verzögerungsanordnung h-9 und des Differenzverstärkers 50 die entsprechende SchaLtungsanordnung, die durch die Verzögerungsanordnung und den Differenzverstärker 3^· gebildet ist und die einen Teil des Empfängers bildet, benutzt werden. In diesem Fall wird der Eingang des Zweiweggleichrichters 51 an den Ausgang des Differenzverstärkers Jk des Empfängers nach Fig. k oder Fig. 5 angeschlossen.

030041/0688

Claims

30-1-1980 -^ PHN 9386

PATENTANSPRÜCHE:

(1. Verfahren zum Demodulieren eines vierphasenkodierten Datensignals, das Datenworte enthält, die aus ersten, zweiten, dritten und vierten gleichlangen aufeinanderfolgenden halben Bitintervallen stehen, dadurch gekennzeichnet, dass ein erster Differenzwert aus einem bit- und wortsynchronen Vergleich eines Abtastwertes in dem dritten halben Bitintervall mit einem ,Abtastwert in dem ersten halben Bitintervall ermittelt wird, dass ein zweiter Differenzwert aus dem bit- und wortsynchronen Vergleich eines Abtastwertes in dem vierten halben Bitintervall mit einem Abtastwert in dem zweiten halben Bitintervall ermittelt wird und dass .der erste und der um ein halbes Bitintervall verzögerte zweite Differenzwert miteinander kombiniert aufeinanderfolgende Bitwerte eines demodulierten Datenwortes sind.
2. Empfänger zum Durchführen des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass der Empfänger eine Verzögerungsanordnung und ein Differenzelement enthält und dass ein Eingang der Verzögerungsanordnung und ein erster Eingang des Differenzelementes mit einem Eingangsanschluss des Empfängers und ein Ausgang der Verzögerungsanordnung mit einem zweiten Eingang des Differenzelementes zur Bestimmung eines Differenzsignals zwischen dem Datensignal und dem um ein Bitintervall durch die Verzögerungsanordnung verzögerten Datensignal verbunden ist, das's der Empfänger weiterhin eine wort- und bitsynchrone Taktimpuls-Synchronisieranordnung und eine mit Steuereingängen versehene Abtastanordnung enthält, die an das Differenzelement angeschlossen ist, wobei die Taktimpulssynchronisieranordung mit dem Eingangs anschluss und den Steuex'ein- gangen der Abtastanordnung zum Abtasten des Differenzsignals in dem dritten und vierten halben Bitintervall verbunden ist, und dass der Empfänger eine Kombinieranord-

030041/0688

30-1-1980 2 PHN 9386

301U39 ;

nung enthält, die an die Abtastanordnung zum Verschachtein_J des abgetasteten Differenzsignals zu einem äquidistanten dekodierten Datensignal angeschlossen ist.
3. Empfänger nach Anspruch 2, dadurch gekennzeichnet, dass die Verzögerungsanordnung eine erste und eine zweite mit je einer Steuerklemme versehene Abtast-und-Halteschaltung und das Differenzelement eine erste und eine zweite Differenzschaltung enthält und dass ein erster Eingang der ersten Differenzschaltung und ein erster Eingang der zweiten Differenzschaltung mit dem ersten Eingang des Differenzelementes verbunden sind und dass die erste und die zweite Abtast-und-Halteschaltung mit dem Eingang der Verzögerungsanordnung und der Ausgang der ersten Abtast-und-Halteschaltung mit einem zweiten Eingang der ersten Differenzschaltung verbunden ist, welcher Eingang den zweiten Eingang des Differenzelementes bildet, und dass der Ausgang der zweiten Abtast-und-Halteschaltung mit einem zweiten Eingang der zweiten Differenzschaltung verbunden ist und dass der Steuereingang der ersten und zweiten.
Abtast-und-Halteschaltung zum Abtasten des vierphasenkodierten Datensignals in dem ersten bzw. zweiten halben Bitintervall mit der Taktimpulssynchronisieranordnung verbunden ist.
^^er Empfänger nach Anspruch 2, dadurch gekennzeichnet, dass die Verzögerungsanordnung ein Verzögerungselement und das Differenzelement einen Differenzverstärker enthält, dass ein Eingang des Verzögerungselementes den Eingang der Verzögerungsanordnung und ein Ausgang des Verzögerungselementes den Ausgang der Verzögerungsanordnung und ein nicht-invertierender Eingang des Differenzverstärkers den ersten Eingang des Differenzelementes und ein invertierender Eingang des Differenzverstärkers den zweiten Eingang des Differenzelementes bildet.
5· Empfänger nach einem der Ansprüche 2 bis k, dadurch gekennzeichnet, dass ein erster Ausgang der Abtastanordnung an ein Verzögerungselement mit einer Verzögerungszeit entsprechend einem halben Bitintervall und ein zweiter - Ausgang der Abtastanordnung an einen ersten Eingang einer —

030041/0688

30-1-1980

Kombinieranordnung angeschlossen ist und dass der zweite Eingang der Kombinieranordnung zum Verschachteln des abgetasteten Differenzsignals zu einem äquidistanten dekodierten Datensignal an einen Ausgang des Verzögerungselementes angeschlossen ist.
6. Empfänger nach Anspruch 3 ■> dadurch gekennzeichnet, dass die Abtast-und-Haltecchaltung einen einpoligen Schalter und einen Kondensator enthält und dass der Schalter zwischen dem Eingang der Verzögerungsanordnung und dem Steuereingang und der Kondensator zwischen dem Steuereingang und Erde liegt.

030041/0688