DE2705779A1 - Wiederholer fuer den empfang und die uebertragung von daten - Google Patents

Wiederholer fuer den empfang und die uebertragung von daten

Info

Publication number
DE2705779A1
DE2705779A1 DE19772705779 DE2705779A DE2705779A1 DE 2705779 A1 DE2705779 A1 DE 2705779A1 DE 19772705779 DE19772705779 DE 19772705779 DE 2705779 A DE2705779 A DE 2705779A DE 2705779 A1 DE2705779 A1 DE 2705779A1
Authority
DE
Germany
Prior art keywords
data
signals
devices
clock
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772705779
Other languages
English (en)
Other versions
DE2705779C3 (de
DE2705779B2 (de
Inventor
John Kenneth Burkey
Herbert Don Mcclain
Bipin Daltatlal Parikh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2705779A1 publication Critical patent/DE2705779A1/de
Publication of DE2705779B2 publication Critical patent/DE2705779B2/de
Application granted granted Critical
Publication of DE2705779C3 publication Critical patent/DE2705779C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Bidirectional Digital Transmission (AREA)

Description

NCR CORPORATION Dayton, Ohio (V.St.A.)
Patentanmeldung Unser Az.: Case 2220/GER WIEDERHOLER FOR DEN EMPFANG UND DIE ÜBERTRAGUNG VON DATEN
Die Erfindung betrifft Wiederholer zum Empfang und Senden von Datensignalen« die Daten darstellen, die 1n einen selbsttaktenden Code verschlüsselt sind.
Wiederholer der vorgenannten Art werden 1n Datenverarbeitungssystemen verwendet. In denen Daten zwischen einer zentralen Verarbeitungsaniage und dieser zugeordneten Terminalen Übertragen werden. In einem speziellen Anwendungsgebiet können die Terminale elektronische Registrierkassen oder Verkaufsterninaie in einem HandelsgeschJfft sein.
In einem bekannten Wiederholer der vorangehend genannten Art werden Impulszüge von den empfangenen Signalen abgeleitet und zwei Zweigen eines F11terkre1ses zugeleitet, von denen der eine Zweig einen Kristallschwinger und der andere Zweig einen Kompensationskondensator enthalt. Der Ausgang des Filterkreises wird zur Steuerung von Taktimpulsen verwendet, die zusammen mit den ImpulszUgen verwendet werden, um Ausgangssignale für die übertragung abzuleiten.
Die bekannten Wiederholer weisen den Nachteil auf, daß am Eingang der Wiederholer auftretende Störungen ein ungenaues Arbeiten des Wiederholers bewirken.
7. Februar 1977
709833/0859
Es 1st eine Aufgabe der vorliegenden Erfindung, einen Wiederholer aufzuzeigen, der diese Nachtelle nicht aufweist. Diese Aufgabe wird gelöst durch Ze1tregener1erungs· vorrichtungen, die Ze1tsteuersignale von den empfangenen Daten ableiten; Decod1ervorr1chtungen, die mit der genannten Zeitregenerierungsvorrichtung verbunden sind und decodierte Datensignale liefern, die die empfangenen Daten in decodierter Form darstellen; Zeltspeichervorrichtungen, die durch die genannten Zeltsteuersignale gesteuert werden, um die decodierten Datensignale zu speichern; Detektorvorrichtungen, die mit den genannten Ze1tspe1chervorr1chtungen verbunden sind und 1n Reaktion auf die Erkennung eines vorbestimmten Musters 1n den gespeicherten Daten ein Befähigungssignal erzeugen; Takts1gna1erzeugungsvorr1chtungen zur Erzeugung von Taktsignalen; Codiervorrichtungen, die mit den Zeltspeichervorrichtungen und den Taktsignalerzeugungsvorrichtungen verbunden sind, so daß das Befa'higungssignal in der Lage 1st, die Ze1tspe1chervorr1chtungen unter dem Einfluß der genannten Taktsignale wirksam zu machen, um die genannten decodierten Datensignale der Codlervorrichtung zur Codierung in einem Selbsttaktcode und zur anschließenden übertragung zuzuführen.
Bei dem erfIndungsgemäßen Wiederholer wird eine übertragung nicht begonnen, bevor das Vorhandensein von Eingangszeichen durch die Erkennung eines vorbestimmten Datenmusters bestätigt wird, so daß ein hoher Grad an Störunempfindlichkeit erreicht wird.
7. Februar 1977
709833/0859
Die Erfindung wird im folgenden anhand eines Beispiels beschrieben, wobei Bezug auf die zugehörigen Zeichnungen genommen wird. In diesen zeigen
Flg. 1 ein vereinfachtes Blockschaltbild eines Datenkomauni kationssystems;
Flg. 2 ein Blockschaltbild eines Wiederholers, der In den Datenkommunikationssystem gemäß Flg. 1 verwendet wird;
Flg. 3(A) bis 3(P) verschiedene Well enformeη zur Erläuterung der Arbeltswelse des Niederholers gemäß F1g. 2;
Flg. 4 die Schaltung eines Empfangsteils In dem Wiederholer gemäß Flg. 2;
Flg. 5A und SB bilden zusammen ein Blockschaltbild, das die wesentlichen Teile des Wiederholers gemäß Fig. 2 In detaillierterer Form zeigt und
Flg. 6 eine Schaltung eines Obertragungsteiis des Wiederholers gemäß Flg. 2.
Zunächst wird auf Flg. 1 Bezug genommen, 1n der ein vereinfachtes Blockschaltbild gezeigt 1st, das ein Kommunikationssystem mit einer typischen Terminal konfiguration darstellt. Die Terminale 102, 104, 106 und 108 sind örtlich an verschiedenen Stellen angeordnet und von einer Zentralverarbe1tungse1nhe1t 110 getrennt. Die Terminale können elektronische Registrierkassen, elektronische Nachrichtenübertragungsgeräte oder periphere Vorrichtungen sein, die In der Lage sind, digitale Informationen zu erzeugen und Informationen an die Zentraiverarbeitungseinheit zu senden und von dieser zu empfangen, wobei die übertragung Über eine Kommunikationsleitung erfolgt. Die Anzahl der Terminale oder peripheren Stellen 1st nur beispielhaft zu verstehen, so daß jede andere gewünschte Anzahl von Terminaien mit der Zentral-
7. Februar 1977
709833/0859
Λ·
verarbe1tungse1nhe1t verbunden werden können. Ein asynchroner Eingangskanal 112 Übertrügt In Intermittierender Welse Daten, die 1n den verschiedenen Terminaisteiien erzeugt wurden und koppelt diese von einer gemeinsamen Sammelleitung 114 an die Zentraiverarbe1tungse1nhe1t, nachdem eine entsprechende Korrekturzeltsteuerung vorgenommen wurde. Ein synchroner Ausgangskanal 116 übertrügt Daten, die 1n der Zentral Verarbeitungseinheit 110 erzeugt wurden zu den Terminalen, nachdem diese ebenfalls zeitlich regeneriert wurden. Jeder Kanal enthalt einen ZeItsteuerregener1erkre1s zur Taktregenerierung der angelegten Daten und zur Rlickiibertragung der Daten entweder an die Zentralverarbeitungseinheit 110 oder an ein gekennzeichnetes Terminal. Der Ze1tregener1erkreis wirkt als Wiederholender 1n dem Eingangskanal asynchrone Daten und In dem Ausgangskanal 116 synchrone Daten mit einer vorbestimmten Folge, z. B. mit 1,25 Megabit, empfangt. Der Ze1tregener1erkre1s des Ausgangssignals 116 enthalt einen Synchrondigitaiphasensperrsch1e1fenw1ederholungsze1tregener1erkre1s 124 und sein zugeordneter Empfänger 126 und Sender 128 werden nicht Im Detail Im Zusammenhang mit dieser Beschreibung erlKutert. Grundsätzlich 1st es so, daß der Ausgangskanal 116 die von der Zentraleinheit kommenden Daten zu den Terminalen 1n einem phasenmodulierten Code (dieser wird manchmal als "Manchester-Code" bezeichnet) zurücksendet und die fortlaufend empfangenen Daten dabei synchronisiert.
Der Eingangskanal 112, der Im einzelnen später beschrieben wird, empfangt, wiederholt und bewirkt eine ZurlickUbertragung der 40-b1tphasenmodul lerten codierten Zeichen (einschließlich von Vorlaufzeichen und Synchronisationszeichen) asynchron In 40 : 100 Mikrosekunden-
7. Februar 1977
709833/0859
Zeichenintervallen mit 1,25 Megabits über ein gedrehtes Paar Kommunikations kabeln. Selbstverständlich können 1m Rahmen der Erfindung auch andere ZeichenwortiKngen und Zeltintervalle verwendet werden, jedoch sind die vorangehend erwä'hnten Zeichenformate Üblich fUr kommerzielle Systeme.
Im folgenden wird auf F1g. 2 Bezug genommen, 1n der ein Wiederholer gezeigt 1st, der In der übertragungsleitung zwischen einer Vielzahl von Terminalen und der Datenverarbeitungseinheit angeordnet 1st, um Eingangsdaten zu der Datenverarbeitungseinheit zu koppeln. Daten mit einer geeigneten Obertragungsfrequenz, z. B. 1,5 Mega-Hertz von den Datenterminalen werden Über eine übertragungsleitung 114 an einen AmpHtudengleichmacherkreis 200 angelegt, der spater Im Zusammenhang mit Flg. 4 Im einzelnen beschrieben wird. Die empfangenen Daten, die 1n einem Phasenmodulationscode vorliegen, können beispielsweise eine Reihe von 40 Bitzeichen mit einer 32 Mikrosekunden Dauer 1n 40 : 100 Mikrosekundenintervalien asynchron vorliegen. In einem Phasenmodulationscode wird eine "1" durch einen Obergang von einem niedrigen Pegel zu einem hohen Pegel und eine "0" durch einen Obergang von einem hohen Pegel zu einem niedrigen Pegel dargestellt. Das Datenformat wird manchmal als Start-/Stopzeichenasynchronismus bezeichnet. Der Kreis 200 kompensiert die FrequenzdSmpfungscharakteristik der übertragungsleitung und enthalt ein Tiefpaßfilter zur Reduzierung der Hochfrequenzstörungen. Der Kreis 200 1st mit einem Vergleicher 202 verbunden, der einen NullUbergangsdetektor enthalt, 1n dem ein O-Volt-Bezugspegel verwendet wird und ein Ausgang vorgesehen 1st, der schaltet, wenn das bipolare Eingangssignal von dem Kreis 200 Im Bereich von einigen Millivolts den Null referenzwert durchschreitet.
7. F.bru.r 1977 709β33/086ί
Der Vergleichereingang 1st vorzugsweise vorgespannt und eine Kompensierung von Unterschieden 1n dem logischen Pegel zwischen dem Vergieicherausgang und der TTL-Logik (Transistor-Transistor-Logik), die mit dem Ausgang verbunden 1st, zu kompensieren und um ein Sperrsignalschweiienwertpegei zu erzeugen zur Immunität gegen Hintergrundstörungen.
Die Taktwiedergewinnungstechnik weist während der Operation folgende Schritte auf: Decodierung der ankommenden Datensignale, Erkennen eines Vorlaufes und eines Synchronisationszeichens von einer vorbestimmten Anzahl von Datenbits, Herunterteilen einer örtlichen Oszillatorfrequenz zur Bildung eines Wiedergewinnungstaktes, Zurückcodierung der Daten mit dem Wiedergewinnungstakt, wenn das Synchronisationszeichen festgestellt 1st und Zurückübertragung der Daten Innerhalb des Wiedergewinnungstaktes.
Der Ausgang des Vergleichers 202 wird durch einen Differentiator 204 geteilt, der Ausgang des Differentiators enthält einen monostabilen Multivibrator (one shot) in Form einer Tr1gger1mpulsko1nz1denz mit den Null-Obergängen zur Triggerung eines digitalen Implementierten n1chtretr1ggerbaren monostabilen Multivibrators 206 (one shot), der 3/4-B1t-(600 Nanosekunden) Ausgangsimpulsperioden aufweist, wobei die Impulsperlode ausreichend 1st, um die n1chtsign1f1kanten Obergänge der phasenmodulierten decodierten Daten auszublenden.
Der Datenausgang des Vergleichers 202 wird durch einen Decodierer 208 decodiert durch Probe-Impulse (sampling) am Vergleicherausgang 1n Form der Flihrungskante der jeweiligen Ausgangsimpulse des Multivibrators 206. Die decodierten Daten werden von dem Decodierer 208 1n ein 16-B1t-Schieberegister 210 getaktet.
7. Februar 1977 709833/08ε9
• /ο*
wobei der Multivibrator 206 an seinem Ausgang die Datentaktsignaie liefert. Das Schieberegister 210 erzeugt ein Za'h1befa'h1gungss1gnal, wenn 12 Bits von der Information in diesem gespeichert sind, so daß die 12 Bits ein vorbestimmtes Muster,bestehend aus 4 Bits flir den Vorlauf und einem 8-B1tsynchron1sat1onsze1chen, darstellen. Der Vorlauf kann z. B. aus "allen Einsen" oder alternativ aus "allen Nullen" bestehen, während die Synchronisationszeichen ein alternierendes Signal 01010101 darstellen können. Nenn der Vorlauf und die Synchronisationszeichen erkannt sind, wird das ZHhlerbefa'h1gungss1gnal von dem Tellernetzwerk 218 erzeugt. Die Daten 1n dem Schieberegister 210 werden dann geprlift, um festzustellen, ob die Anwesenheit von gültigen Synchronisationszeichen, d. h. korrekten Synchronisationszeichen, denen korrekte Vorlaufdaten vorangehen, feststellbar 1st. Mit der Hirksammachung zeigt der Synchronisationsdetektor 212 das Vorhandensein von Synchronisationsdaten an und die Befähigung des Senders. Der 20 Mega-Hertz Gerateoszillator 215 1st mit einem Te11erkre1s 218 verbunden, so daß eine Teilung durch 8 und eine Teilung durch 16 möglich 1st. Der Teilerkreis 218 wird wirksam gemacht durch ein nicht gezeigtes Za'hierbefXhigungsfHpflop In Reaktion auf die Feststellung eines Synchronisationszeichens durch den Synchronisationsdetektor 212. Das von dem ZHhlerbefShigungsflipflop abgeleitete Za'h1erbefa*h1gungss1gna1 wird ebenfalls an einen 44-Bitztihler 216 angelegt, der 44 Bits zahlt und dann den Sender 222 sperrt. Da die Zeichenlänge kleiner als 44 Bits 1st, ermöglicht der 44-B1tzahler In entsprechender Welse eine sichere RUcklibertragung von kompletten Zeichen. Das 16-Teiler-RUcktaktungssignai vom Teller 218 bewirkt die Arbeits-
7. F.bru.r »77
-St-
weise des Schieberegisters 210, so daß Daten 1n dieses geschoben werden können und die Taktung der Daten 1n den Codierer 220 erfolgen kann. Am Codlerer 220 werden die Daten sowohl wieder codiert als auch erneut 1n dem Phasenmodulationscode getaktet, wenn sie dem Sender zur übertragung an die Zentraleinheit über eine Leitung 223 zugeleitet werden. Selbstverständlich können Daten, die 1n einem anderen Code codiert sind, 1n den Originaicode zuriickcodiert werden.
Wie vorangehend bereits beschrieben wurde, weisen die Daten ein AN'/AUS-Zeichensynchronformat auf, da zur übertragung die Obertragungstreiber während der Intervalle, 1n denen keine Datenübertragung stattfindet, durch ein von dem Synchrondetektor 212 und dem 44-B1tzühler 216 abgeleiteten Signal ausgeschaltet werden. Wenn die zurUckcodierten Daten zur übertragung bereit sind, beginnt der 44-B1tzahler 216 zu zKhien bis dip Zahlung von 44 erreicht 1st, worauf der Sender 222 gesperrt wird. Die Daten von dem Sender 222 werden auf die übertragungsleitung 223 gegeben.
Es folgt nun die Beschreibung der Wellenformen 1n Mg. 3(A) bis 3(P), die verschiedene Formen während der Operation des Wiederholerkreises gemSß Flg. 2 darstellen. Flg. 3(A) zeigt die uncodierten Datenpegel fllr einen entfernten (nicht gezeigten) Sender, wobei mindestens 4 (8 sind dargestellt) logische "Einsen" in dem Vorlauf zur Def1n1erung des Vorlaufs der Synchronisationszeichen vorhanden sind. F1g. 3(B) zeigt die Daten von F1g. 3(A), die verzögert sind, wie sie vor der Codierung am Sender vorliegen. Die tatsächliche Phasenmodulationscodierung, wie sie 1n F1g. 3(C) gezeigt 1st, enthalt die signifikanten übergänge und die nichtsignifikanten überginge. F1g. 3(D) zeigt die codierten
7. Februar 1977
709833/0859
Daten von Fig. 3(C) nach der Verstärkung zur übertragung über den Kanal und wie sie Über die übertragungsleitung empfangen werden. F1g. 3(E) zeigt die Signale am Empfa'ngervergieicher 202-Ausgang 1n gedämpfter und Invertierter Form der empfangenen Signale. F1g. 3(F) zeigt die Ausgangssignale des Differentiators 204, die Spannungsspitzen bei einem jeden Null-Obergang aufweisen. F1g. 3(G) zeigt die Ausgangsimpulse am Multivibrator 206 (one shot), die die Datentaktsignaie darstellen. Da der Multivibrator nicht zurücktriggerbar durch die n1chts1gn1f1kanten Obergange 1st. die jeweils kurz vor dem 600 Nanosekunden-Zeitimpuls auftreten, werden die nichtsignifIkanten übergänge ausgetastet. Dies 1st durch einen Vergleich der Hellenform 3(C) mit der Wellenform 3(G) ersichtlich. Die decodierten Daten sind 1n der Hellenform 3(H) gezeigt. Diese Hellenform 1st etwas von der Hellenform gemäß 3(B) verzögert. Henn der Synchronisationsdetektor 212 die 4-B1t-Vor1aufdaten und die 9-B1t-Synchron1sat1onsdaten erkennt, wird die Ausgangswellenform gemuß F1g. 3(1) von diesem gekoppelt, was durch die Erkennung einer exakten 12-Bit-Vorlauf- und Syη-chronisationszeichenreihe Im Schieberegister 210 dargestellt wird. Das Zä*h1befa*h1gungss1gna1 3(J) wird erzeugt In Beantwortung einer gliitigen Snychronisationszeichenerkennung. Somit bewirkt die Decodierung einer korrekten vorbestimmten Anzahl und Sequenz aus Datenbits (Vorlaufdaten und Synchronisationsdaten) die Erzeugung des Befähigungssignals. Das Za*hlerbefa*h1gungss1gna1 3(J) schaltet den Teilerkreis 218 ein (Flg. 3(K)), wodurch die Eintaktung der Daten In das Schieberegister und 1n den Codlerer 220 erfolgt (Flg. 3(L)). Die Hellenform 1st scharf begrenzt und Im wesentlichen frei von Störungen, da sie neu erzeugt wurde und nicht durch die Obertragungs-
7. Februar 1977
709833/0859
leitung verzerrt 1st. Die wiedercodierten Daten, die 1n Fig. 3(M) gezeigt sind, werden vom Codlerer 220 übertragen bis durch den Zähler 216 die 44-B1tzählung erreicht wird, was In der Wellenform gemäß Fig. 3(N) angedeutet 1st. Dadurch wird der Sender abgeschaltet. Die Wellenform gemäß Fig. 3(0) zeigt die codierte Information von Flg. 3(M) nach der Verstärkung durch den Sender. Leitungszittern und Störungen werden somit wirksam durch das erfindungsgemäße System eliminiert. Fig. 3(P) zeigt eine typische Eingangswellenform, die in der Zentraleinheit oder in einem anderen Wiederholer nach der Zurückübertragung der ersten 40-B1tzeichen erscheint, wenn der Wiederholer 1n einer Mehrfach-Terminal vorrichtung arbeitet.
In F1g. 4 1st ein geeigneter Entzerrer 200 und Vergleicher 202 1m Detail dargestellt. Die Datensignale von der Leitung 301 von der peripheren Vorrichtung werden Über einen von zwei Übertragern und 302, eine von den Hauptkommunikationsleitungen und eine Zweigleitung, falls gewünscht, zu dem Empfänger Übertragen. Die internen Abschlüsse sind so gewählt, daß eine Anpassung an die charakteristische Impedanz der Leitung mit oder ohne Verzweigung erreicht wird. Die Ubertragergekoppelten Dateneingangssignale werden 1n einem Transistoremitterfolger 304 gepuffert und kapazitiv mit einem Bandpaßfilter 206 gekoppelt. Dioden 308 und 310 bilden einen Schutz fUr den Vergleicher 312. Der Eingang des Vergleichers 312 1st durch den Widerstand 315 vorgespannt, um einen Schwellenwertpegel zu bilden, so daß eine exakte Anpassung des Vergle1cherausgangss1gnals mit der TTL-Logik erfolgt. Der Referenzeingangsvergleicher 312 1st Über den Widerstand 314 geerdet, wodurch der NuIl-Obergangsdetektorschwellenwert für den bipolaren Eingang gebildet wird. Der Ausgang des Vergleichers 1st über
7. Februar 1977 709833/0859
eine Leitung 316 mit dem Differentiator 204 verbunden.
Im folgenden wird auf die Fig. 5(A) und 5(B) Bezug genommen, in denen eine detaillierte Schaltung des Wiederholerkreises gemäß F1g. 2 gezeigt 1st. Die Kreisteile der Flg. 5(A) und 5(B) werden an der gestrichelten Linie miteinander verbunden. Da eine Veränderung der Log1kdes1gn1mplementat1on möglich 1st, dient die dargestellte Implementation zur Verkleinerung der Anzahl der erforderlichen Komponenten.
Der Ausgang des Vergleichers 312 1st Über die Leitung 316 mit dem Differentiator 204 verbunden, der ein D-Flipflop 400 enthält, welches komplementäre Ausgänge aufweist, die mit einem Paar von Invertern und 404 In entsprechender Meise verbunden sind. Der Ausgang von diesen Invertern 1st jeweils mit einem Eingang eines 2-EingSnge-NAND-Tores 406 verbunden. Der Ausgang des Vergleichers 312 1st des weiteren mit dem Decodierer 208 verbunden, der ein D-F11pflop 407 1st. Die Verbindung zu dem FHpflop 400 erfolgt Über die Leitung 408. Der Ausgang des NAND-Tores 406 1st mit einem 600 Nanosekunden nichtzurUcktriggerbaren monostabilen Multivibrator 206 (one shot) verbunden. Der Multivibrator 206 besteht aus fUnf D-Flipflops 410, 412, 414, 416 und 418 und einem 2-Eingänge-NAND-Tor 420. Die Daten werden In der vorangehend beschriebenen Welse durch Testproben am Vergleicherausgang decodiert, die mit den Vorderkanten des Multivibrators 206 durch das Flipflop 407 einschließlich dem Decodierer 208 vorgenommen werden. Die decodierten Daten Herden dann In das 16-Bit-Schieberegister 210 von dem DecodiererfHpflop 407 getaktet durch Schiebeimpulse, die von dem Multivibratorausgang abgeleitet werden und Über die Tore 421 und 423 gelangen. Das Schieberegister
7. Februar 1977
709833/OÖS9
enthSit ein Paar 8-BU-Serie-zu-Parallel-Konverter und 424. Das Synchronisationsdetektorsignal wird erzeugt, wenn die entsprechenden 12 Bits von Vorlauf- und Synchronisationszeichen in dem Schieberegister 210 enthalten sind. Das Synchronisationsdetektorsignal wird durch den Synchronisationsdetektor 212 erzeugt» wenn die Taktung vom Synchronisationsdetektor 212 an diesen die entsprechenden 12 Bits angelegt hat. Der Synchronisationsdetektor 212 besteht aus acht Invertern 426 bis 440. Jeder weist einen Ausgang auf, der mit einem von drei 4-E1ngangstoren 442, 444 und 446 verbunden 1st. Ein anderes 4-E1ngangstor 448 1st direkt mit den Daten von dem Serie-zu-Parallel-Konverter gekoppelt. Der Ausgang von den Toren 448 and 442 1st jeweils mit den Invertern 450 und 452 verbunden und die Ausgange der NAND-Tore 444 und 446 sind mit dem NAND-Tor 454 verbunden. Die Ausgange der Inverter '50 und 452 und des NAND-Tores 454 sind mit einem NAND-Tor 456 verbunden, um den Synchronisationsdetektorausgang zu bilden, wodurch die Erzeugung des ZXhierbefah1gungss1gnals bewirkt wird. Das Synchronisationsdetektorsignal wird Über die Leitung 458 zu dem ZahlerbefahigungsfHpflop 460 geleitet. Der 20 MHz Ausgang des Oszillators 215 wird durch den Frequenzteller 218 auf 1,25 HHz und 2,5 HHz heruntergeteilt, um eine Datenverschiebung 1n das Schieberegister 210 zu ermöglichen, und zwar anstelle der monostabilen Ausgangstaktdaten, wie vorangehend beschrieben wurde. Der Geteiit-durch-acht- und Geteilt-durch-sechzehn-Wiederholungstakt 218 enthalt vier D-FI1pflops 462, 464, 466 und 468, von denen jedes einen binHren Teilerschritt liefert. NAND-Tore 470 und 472 sind
7. Februar 1977
709833/0869
• «ft.
zwischen dem Flipflop 460 und den binären Te1ler-zu-zwe1-Flipfiops 462 und 468 vorgesehen. Das Zählerbefähigungssignal ermöglicht ein Arbeiten des 44-B1t-ZShlers 216 in der vorangehend beschriebenen Welse, In der eine Zählung bis 44 vorgenommen wird und die Daten für die Wiederaussendung aufbereitet werden. Der 34-B1t-Zähler 216 enthält einen 4-Bit-ZShler 476, zwei FHpfiops 478 und 480 und ein Ausgangs-NAND-Tor 482. Der Codlerer 220 verwendet, wie vorangehend beschrieben, die durch 16 und durch 8 dividierten Zählungen zur Wiedercodierung und W1ederho1ungsze1t der Daten 1n einen Phasenmodulationscode, bevor eine Kopplung an den Sender Über die Leitungen 484 mit 1,25 MHz erfolgt. Der Codlerer 220 1st mit dem Ausgang des Schieberegisters zur Wiedercodierung verbunden und enthält ein JK-KantentriggerfHpflop 486 zur Wiedercodierung. Ein weiteres JK-Kantentr1ggerf11pflop 488 1st mit dem Sender Über eine Leitung 498 zur Obertragungsbegrenzung verbunden. Das Flipflop 486 weist Eingangstore auf, die durch ein Paar 2-E1ngänge-NAND-Tore 490 und 492 und vier Eingangspuffer 494 gebildet werden. Der 20 MHz Oszillator 215 1st mit den entsprechenden Kreisen 1n der vorangehend beschriebenen Welse Über einen 4-E1ngangspuffer 496 gekoppelt.
In F1g. 6 1st ein Sender 222 gezeigt, der sich für die RUckUbertragung der zeitkorrigierten Daten eignet, die an diesen Über die Leitungen 484 und 498 von dem Codierer 220 angelegt werden. Die zeitlich korrigierten Phasenmodulationsdaten werden Über eine Leitung 484 an den Eingangsvorspannungskreis 500 angelegt, der Über einen Transistor 502 und eine Zener-Diode 506 mit dem Transistor 510 verbunden 1st. Der
7. Februar 1977
709833/0859
Begrenzereingang 498 1st Über einen Transistor 506 und eine Diode 508 mit dem Ausgang des Transistors 510 verbunden. Nach der Pegelumkehr durch den Transistor 510 werden die zeitlich korrigierten Daten 1n Differential-Verstärkern gepuffert, die Transistoren 512 und 514 enthalten, wonach Über einen übertrager 516 die Ankopplung zur übertragungsleitung erfolgt. Dies geschieht nach einer Ankopplung von bipolaren Treibern aus einem Paar komplementären Folgern 518 und 520. Geeignete Bezugspannungen flir die Differential verstärker werden von den gezeigten Widerstanden und Dioden erzeugt.
7. Februar 1977
709833/0859
Leerseite

Claims (1)

  1. Patentansprüche:
    {\jj Wiederholer zum Empfang und Senden von Datensignalen, die Daten darstellen, die 1n einem selbsttaktenden Code verschlüsselt sind, gekennzeichnet durch Zeitregenerierungsvorrichtungen (204, 206), die Zeltsteuersignale von den empfangenen Daten ableiten; Decodiervorrichtungen (208), die mit der genannten Zeitregenerierungsvorrichtung verbunden sind und decodierte Datensignale liefern, die die empfangenen Daten in decodierter Form darstellen; Zeltspeichervorrichtungen (210), die durch die genannten Zeitsteuersignale gesteuert werden, um die decodierten Datensignale zu speichern; Detektorvorrichtungen (212), die mit den genannten Zeltspeichervorrichtungen (210) verbunden sind und in Reaktion auf die Erkennung eines vorbestimmten Musters 1n den gespeicherten Daten ein Befähigungssignal erzeugen; Taktsignalerzeugungsvorrichtungen (215, 218) zur Erzeugung von Taktsignalen; Codiervorrichtungen (220), die mit den Zeltspeichervorrichtungen (210) und den Taktsignalerzeugungsvorrichtungen (215, 218) verbunden sind, so daß das Befähigungssignal in der Lage ist, die Zeitspeichervorrichtungen (210) unter dem Einfluß der genannten Taktsignale wirksam zu machen, um die genannten decodierten Datensignale der Codiervorrichtung (220) zur Codierung in einem Selbsttaktcode und zur anschließenden übertragung zuzuführen.
    2. Wiederholer nach Anspruch 1, dadurch gekennzeichnet, daß die genannten zeltweise wirkenden Speichervorrichtungen (210) ein Schieberegister (422, 424) enthalten, das einen Eingang aufweist, an den die genannten decodierten Datensignale angelegt werden und dessen Ausgang mit den genannten Codiervorrichtungen (220) verbunden 1st und daß
    7. Februar 1977
    709833/0859 ORIGINAL INSPECTED
    ' I-
    die genannten Zeitsteuersignale, die genannten Taktsignale und das Befähigungssignal Torschaltungen (419, 421, 423) zugeleitet werden und die Torschaltungen (419, 421, 423) für das genannte Schieberegister (422, 424) Schiebeimpulse erzeugen, wobei die genannten Schiebeimpulse von den genannten Zeitsteuersignalen vor der Erzeugung des Befähigungssignals abhängen und von den genannten Taktsignalen nach der Erzeugung des genannten Befähigungssignals abhängig sind.
    3. Wiederholer nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der Selbsttaktcode ein Phasenmodulationscode ist und signifikante und nichtsignifikante Obergänge aufweist und die Zeitregenerierungsvorrichtungen einen Differentiator (204) enthalten, der für jeden Obergang einen Impuls erzeugt und daß ein monostabiler Multivibrator (one shot) (206) mit dem Differentiator verbunden 1st und eine Ausgangsimpulsdauer aufweist, die so bemessen 1st, daß der Multivibrator (206) empfindlich 1st fUr die Impulse, die durch die signifikanten Obergänge wirksam und für die nichtsignifIkanten Obergänge unwirksam 1st.
    4. Wiederholer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die genannten Datensignale In Form von Zeichen vorliegen, von denen jedes eine vorbestimmte Anzahl von Datenbits enthält, daß der Wiederholer einen Zähler (216) aufweist, der die genannten Taktsignale zählt und daß ein Sender (222) zur übertragung der codierten Datensignale vorgesehen 1st, die durch die Codlervorrichtungen (220) codiert wurden und daß der genannte Zähler (216) durch das Befähigungssignal wirksam gemacht wird und nach dem
    7. F,br„.r 1977 7Q9833,0859
    Erreichen eines Zählwertes, der mindestens gleich mit der genannten vorbestimmten Anzahl 1st, ein Steuersignal erzeugt, das den Betrieb des genannten Senders (222) unterbricht.
    5. Wiederholer nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das genannte Taktsignal Erzeugungsvorrichtungen enthalt, in denen ein Oszillator (215) vorgesehen 1st, der mit einem Frequenzteller (218) gekoppelt 1st, so daß die genannten Taktsignale erzeugt werden.
    7. Februar 1977
    709 8 33/0859
DE2705779A 1976-02-12 1977-02-11 Wiederholer für den Empfang und die Übertragung von Daten Expired DE2705779C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/657,426 US4007329A (en) 1976-02-12 1976-02-12 Data communications system with improved asynchronous retiming circuit

Publications (3)

Publication Number Publication Date
DE2705779A1 true DE2705779A1 (de) 1977-08-18
DE2705779B2 DE2705779B2 (de) 1978-08-17
DE2705779C3 DE2705779C3 (de) 1979-04-26

Family

ID=24637142

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2705779A Expired DE2705779C3 (de) 1976-02-12 1977-02-11 Wiederholer für den Empfang und die Übertragung von Daten

Country Status (6)

Country Link
US (1) US4007329A (de)
JP (1) JPS5298437A (de)
CA (1) CA1078523A (de)
DE (1) DE2705779C3 (de)
FR (1) FR2341236A1 (de)
GB (1) GB1535892A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE395211B (sv) * 1976-09-15 1977-08-01 Ellemtel Utvecklings Ab Sett att regenerera asynkrona datasignaler samt anordning for utforande av settet
US4191849A (en) * 1978-10-26 1980-03-04 Gte Automatic Electric Laboratories Incorporated Data synchronization circuit
US4475209A (en) * 1982-04-23 1984-10-02 Westinghouse Electric Corp. Regenerator for an intrabundle power-line communication system
US5471462A (en) * 1994-03-28 1995-11-28 The United States Of America As Represented By The United States National Aeronautics And Space Administration Biphase bus monitor
US5572554A (en) * 1994-07-29 1996-11-05 Loral Corporation Synchronizer and method therefor
US5822330A (en) * 1996-04-19 1998-10-13 International Business Machines Corp. Method and system for dynamically adjusting signal skewing
US6600778B1 (en) * 1997-11-03 2003-07-29 Lg Electronics Inc. Method and apparatus for VSB symbol sync recovery
DE10204347A1 (de) * 2002-02-01 2003-08-14 Atmel Germany Gmbh Verfahren zur Übertragung von Daten
US7302027B2 (en) * 2003-01-31 2007-11-27 Silicon Graphics, Inc. Synchronization circuits for the distribution of unique data to scattered locations
US11616861B1 (en) * 2021-09-29 2023-03-28 Nxp B.V. Symmetry receiving differential manchester encoding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760111A (en) * 1970-06-20 1973-09-18 Nippon Electric Co Pulse regenerative repeater for a multilevel pulse communication system
US3946323A (en) * 1974-07-25 1976-03-23 General Dynamics Corporation Digital circuit for generating output pulses synchronized in time to zero crossings of incoming waveforms
US3959601A (en) * 1975-06-27 1976-05-25 Ford Motor Company Variable rate clock signal recovery circuit

Also Published As

Publication number Publication date
DE2705779C3 (de) 1979-04-26
CA1078523A (en) 1980-05-27
DE2705779B2 (de) 1978-08-17
FR2341236B1 (de) 1982-10-22
US4007329A (en) 1977-02-08
GB1535892A (en) 1978-12-13
FR2341236A1 (fr) 1977-09-09
JPS5298437A (en) 1977-08-18

Similar Documents

Publication Publication Date Title
DE2557896C2 (de) Datenpaketvermittlungssystem
DE2705780C3 (de) Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen
DE3414768C2 (de)
DE2417124A1 (de) Methode zur datenuebertragung und system zur anwendung dieser methode
DE2543130A1 (de) Verfahren und vorrichtung zur uebertragung von digitalen daten im vollduplex-betrieb ueber eine einzige leitung
DE1295591B (de) Steuerschaltungsanordnung zur selbsttaetigen Wahl der UEbertragungsgeschwindigkeit in Anlagen der Datenuebermittlung
DE3226642C2 (de)
EP0504546B1 (de) Verfahren zur Herstellung einer Anfangssynchronisation und zur Anpassung des Empfangsfilters eines digitalen Empfängers in einem binären Basisbandübertragungssystem
DE2705779A1 (de) Wiederholer fuer den empfang und die uebertragung von daten
DE4007987A1 (de) Zeitablauf-ermittlungsmethode und kommunikations-system
DE3011554A1 (de) Verfahren zum synchronisieren eines vierphasenempfaengers und taktimpulssynchronisieranordnung zum durchfuehren des verfahrens
DE2719309C3 (de) Serielle Datenempfangsvorrichtung
DE3011439A1 (de) Verfahren zum demodulieren eines vierphasenkodierten datensignals und empfaenger zum durchfuehren des verfahrens
DE1948533B2 (de) Einrichtung zur uebertragung einer synchronen, binaeren impulsfolge
DE2848803A1 (de) Schaltungsanordnung zur uebertragung eines digitalen datensignals
EP0198263B1 (de) Schaltungsanordnung zur erdfreien Übertragung digitaler Signale über Trennstellen
DE1934675A1 (de) Fehlererkennungsverfahren fuer Datenuebertragungssysteme
DE2336707B2 (de) Verfahren zur Datenverarbeitung beim Senden und/oder bei der Übertragung von Informationen sowie Vorrichtung zur Durchführung des Verfahrens
DE1914873C3 (de) Schaltung zur Unterscheidung zwischen Daten- und Steuerzeichen für digitale Rechenautomatensysteme
EP0346783B1 (de) Verfahren und Vorrichtung zum Ubertragen von digitalen Telemetriezeichen über eine digitale Datenleitung
EP0044555A1 (de) Regenerator mit Coderegel-Verletzungsprüfer
DE1562052C (de) Nachrichtenübertragungsanlage mit sende- und empfangsseitigen Umcodierern
DE2652644C2 (de) Vorrichtung zum Empfang, Weiterverarbeiten sowie zum Aufbereiten und Senden von Fernwirkdaten
DE2430760A1 (de) Hdb3-codec
DE2522910A1 (de) System zur uebertragung eines digitalen datensignals

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee