DE3212453C2 - - Google Patents
Info
- Publication number
- DE3212453C2 DE3212453C2 DE3212453A DE3212453A DE3212453C2 DE 3212453 C2 DE3212453 C2 DE 3212453C2 DE 3212453 A DE3212453 A DE 3212453A DE 3212453 A DE3212453 A DE 3212453A DE 3212453 C2 DE3212453 C2 DE 3212453C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- signal
- flop
- output
- bistable flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/26—Arbitrary function generators
Description
Die Erfindung bezieht sich auf Phasenvergleicher gemäß den
Oberbegriffen der Ansprüche 1, 2 und 3.
Phasenvergleicher der vorstehend genannten Art sind generell
bereits bekannt und beispielsweise in der DE 29 32 745 A1
beschrieben. Die bekannten Phasenvergleicher weisen jedoch
einen erheblichen schaltungstechnischen Aufwand auf.
Ein Phasenvergleicher wird häufig in einem Phasenregelkreis
(nachfolgend als PRK-Schaltung bezeichnet) in Verbindung mit
einem spannungsgesteuerten Oszillator und weiteren Schaltungsteilen
verwendet. Dabei werden dem Phasenvergleicher ein
Bezugssignal und ein Schwingungssignal von einem spannungsgesteuerten
Oszillator zugeführt. Der Phasenvergleicher vergleicht
die Phasen der ihm zugeführten Signale und erzeugt ein
der Phasendifferenz zwischen diesen Signalen entsprechendes
Fehlersignal. Dieses Fehlersignal wird beispielsweise über ein
Tiefpaßfilter den spannungsgesteuerten Oszillator als Steuersignal
zugeführt, um dessen Ausgangssignal mit dem Bezugssignal
zu synchronisieren.
Ein bisher bei einer solchen PRK-Schaltung eingesetzter
Phasenvergleicher ist in Fig. 1 dargestellt; er entspricht
einem Phasenvergleicher, wie er in der US-PS 36 10 954 angegeben
ist.
In Fig. 1 wird einer Eingangsklemme 1a beispielsweise ein
Bezugssignal f₁ zugeführt, und einer Eingangsklemme 1b
wird beispielsweise von einem spannungsgesteuerten Oszillator
ein Eingangssignal bzw. Oszillationssignal f₂ zugeführt. Die Bezugszeichen
2 bis 10 bezeichnen NAND-Glieder, von denen jeweilige
Paare 2 und 9, 3 und 4, 5 und 6 sowie 7 und 10
je ein bistabiles Kippglied bzw. Flipflop bilden. An einer Ausgangsklemme 11a und
einer anderen Ausgangsklemme 11b werden Signale entsprechend
der Phasendifferenz zwischen dem Bezugssignal f₁ und
dem Eingangssignal f₂ erzeugt.
Wenn, wie in den Fig. 2A und 2B gezeigt, in dem so aufgebauten
Phasenvergleicher die Frequenz des Oszillations- bzw. Eingangssignals
f₂, welche der Eingangsklemme 1b zugeführt wird,
niedriger ist als die Frequenz des Bezugssignals f₁,
die der Eingangsklemme 1a zugeführt wird, werden an der
einen und der anderen Ausgangsklemme 11a bzw. 11b Signale
S₀₁ bzw. S₀₂ erzeugt, wie in den Fig. 2C und 2E gezeigt.
Das heißt, an der Ausgangsklemme 11a wird das Signal
S₀₁ erhalten, welches um so länger auf dem niedrigen Pegel
"0" bleibt, je niedriger die Frequenz des Eingangssignals
f₂ im Vergleich zur Frequenz des Bezugssignals
f₁ ist, wogegen an der Ausgangsklemme 11b das Signal
S₀₂ erzeugt wird, welches immer auf dem hohen Pegel "1"
ist. Dementsprechend ist es möglich, beispielsweise
einen spannungsgesteuerten Oszillator, dem diese Ausgangssignale
S₀₁ und S₀₂ als Steuersignale zugeführt
werden, so zu steuern, daß die Frequenz und die Phase
des Eingangs- bzw. Oszillationssignals f₂ die gleiche Richtung annehmen
wie die Werte des Bezugssignals f₁.
Wenn andererseits, wie beispielsweise in den Fig. 3A
und 3B gezeigt, die Frequenz des Eingangssignals
f₂, welches der Eingangsklemme 1b zugeführt wird,
gleich der Frequenz des Bezugssignals f₁ ist, welches
der Eingangsklemme 1a zugeführt wird, aber seine Phase
gegenüber dem Bezugssignal f₁ um Φ verzögert ist,
werden an den Ausgangsklemmen 11a und 11b die Signale
S₀₁ bzw. S₀₂ abgeleitet, die in den Fig. 3C bzw. 3D gezeigt
sind. Das heißt, an der einen Ausgangsklemme 11a
wird das Signal S₀₁ erhalten, welches den niedrigen
Pegel "0" periodisch nur in der der Phasendifferenz Φ
genügenden Zeitspanne annimmt, wogegen an der anderen
Ausgangsklemme 11b das Signal S₀₂ erhalten wird, welches
immer den hohen Pegel "1" annimmt. Daher ist es
möglich, wenn diese Ausgangssignale S₀₁ und S₀₂ beispielsweise
dem spannungsgesteuerten Oszillator als
Steuersignal zugeführt werden, diesen so zu steuern,
daß die Phase des Eingangs- bzw. Oszillationssignals f₂ die gleiche
Richtung wie die Phase des Bezugssignals f₁ annimmt.
Wie beschrieben, können bei dem in Fig. 1 dargestellten
Phasenvergleicher an den beiden Ausgangsklemmen 11a und
11b die der Phasendifferenz des Eingangssignals f₂
gegenüber dem Bezugssignal f₁ entsprechenden Signale S₀₁
und S₀₂ abgeleitet werden. Daher ist es beispielsweise
durch Steuern des spannungsgesteuerten Oszillators mit
diesen Ausgangssignalen S₀₁ und S₀₂ möglich, die Frequenz
und die Phase des Eingangs- oder Vergleichsignals
f₂ mit den Werten des Bezugssignals f₁ in Übereinstimmung
zu bringen.
Der in Fig. 1 gezeigte Phasenvergleicher benötigt jedoch
vier Flipflop-Schaltungen, die je aus NAND-Gliedern bestehen
(Paare der NAND-Glieder 2 und 9, 3 und 4, 5 und 6
sowie 7 und 10 in die jeweiligen Flipflop-Schaltungen),
so daß die Verdrahtungen zwischen ihnen sehr kompliziert
sind, und in bezug auf die Anzahl der in herkömmlichen
Phasenvergleichern verwendeten Schaltelemente oder
Logikschaltungen ist er vergleichsweise teuer.
Der Erfindung liegt die Aufgabe zugrunde, Phasenvergleicher
der eingangs genannten Arten so weiterzubilden, daß mit einem
geringeren schaltungstechnischen Aufwand als bei den bisher
bekannten Phasenvergleichern ausgekommen werden kann.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in
den Patentansprüchen 1, 2 und 3 angegebenen Maßnahmen.
Zweckmäßige Weiterbildungen der Phasenvergleicehr gemäß der
Erfindung sind in den Unteransprüchen erfaßt.
Anhand von Zeichungen wird die Erfindung nachstehend beispielsweise
näher erläutert. In den Zeichnungen zeigen:
Fig. 1 ein Blockschaltbild, das schematisch
ein Beispiel für einen herkömmlichen Phasenvergleicher
zeigt;
Fig. 2A bis 2D und Fig. 3A bis 3D jeweils
Impulsdiagramme zur Erläuterung des Betriebs des
in Fig. 1 gezeigten Phasenvergleichers;
Fig. 4 und 5 Zustandsübergangsdiagramme zur
Erläuterung des stabilen Punktes des in Fig. 1 gezeigten
herkömmlichen Phasenvergleichers;
Fig. 6 ein grundsätzliches Zustandsübergangsdiagramm,
das einen stabilen Punkt eines Phasenvergleichers
gemäß der Erfindung zeigt;
Fig. 7 ein Blockschaltbild einer Ausführungsform
eines Phasenvergleichers gemäß der Erfindung;
Fig. 8A bis 8F Impulsdiagramme zur Erläuterung
der Funktion eines Triggerimpulsoszillators,
der bei der Erfindung verwendet wird;
Fig. 9 ein Zustandsübergangsdiagramm, das eine
praktische Funktion eines erfindungsgemäßen Phasenvergleichers
zeigt;
Fig. 10A bis 10D und Fig. 11A bis 11J Impulsdiagramme
zur Erläuterung der Funktion des Phasenvergleichers; und
Fig. 12 bis 18 Blockschaltbilder verschiedener
weiterer Ausführungsformen von Phasenvergleichern gemäß der Erfindung.
Fig. 4 zeigt ein Zustandsübergangsdiagramm, das den Zustandsübergang
des zuvor anhand von Fig. 1 erörterten
Phasenvergleichers nach dem Stand der Technik zeigt.
Wie aus Fig. 4 ersichtlich ist, ist durch Versuche festgestelllt
worden, daß der herkömmliche Phasenvergleicher
acht stabile Zustände U₁, U₂, O₁, O₂, O₃, O₄, D₁ und
D₂ einnimmt.
In diesem Fall werden die an den Ausgangsklemmen 11a und
11b (Fig. 1) erzeugten Signale S₀₁ und S₀₂ "0" und
"1", wenn der bekannte Phasenvergleicher in den Zuständen
U₁ und U₂ ist, bzw. "1" und "1" in den Zuständen
O₁, O₂, O₃ und O₄ bzw. "1" und "0" in den Zuständen
D₁ und D₂. Diese acht
stabilen Zustände U₁, U₂, O₁, O₂, O₃, O₄, D₁ und D₂ werden beispielsweise
zu drei Sätzen zusammengefaßt, wie dies in Fig. 5
gezeigt ist.
In Fortführung dieser Betrachtung ergibt sich, wie durch das
Zustandsübergangsdiagramm in Fig. 6 gezeigt, folgendes: Wenn drei
stabile Zustände U, O und D für einen Phasenvergleicher
betrachtet werden (in dem Zustand U sind S₀₁ = "0" und
S₀₂ = "1", in dem Zustand O sind S₀₁ = "1" und S₀₂ = "1"
und in dem Zustand D sind S₀₁ = "1" und S₀₂ = "0") und
wenn der Zustand des Phasenvergleichers gemäß der in
der Figur gezeigten Regel geändert wird, wird festgestellt,
daß Ausgangssignale erhalten werden können,
die denen des Phasenvergleichers nach dem Stand der
Technik entsprechen.
Daher wird nachfolgend anhand von Fig. 7 eine Ausführungsform
eines Phasenvergleichers zur Erzielung der
in Fig. 6 gezeigten Übergangscharakteristik beschrieben.
In Fig. 7 bezeichnen die Bezugszeichen, die denen
von Fig. 1 entsprechen, die gleichen Elemente und Teile,
welche daher nicht im einzelnen beschrieben werden.
Wie in Fig. 7 dargestellt, ist die Eingangsklemme 1a,
welcher beispielsweise das Bezugssignal f₁ zugeführt
wird, mit einer Eingangsklemme oder Eingangsseite eines
NOR-Gliedes 13 a1 verbunden, das einen Triggerimpulsgenerator
13a umfaßt, und ferner über
einen Inverter 13 a2 mit der anderen Eingangsklemme des
NOR-Gliedes 13 a1 verbunden. In diesem Fall wird eine
Verzögerungszeit des Inverters 13 a2 von 2τ gewählt. Wenn
beispielsweise ein Bezugssignal f₁, wie in Fig. 8A gezeigt,
der Eingangsklemme 1a zugeführt wird, erzeugt der
Inverter 13 a2 an seiner Ausgangsseite ein Signal, wie es
in Fig. 8B gezeigt ist. Dementsprechend erzeugt das NOR-Glied
13 a1 an seiner Ausgangsklemme einen Triggerimpuls
mit einer Impulsdauer 2τ, wie dies in Fig. 8C gezeigt ist, wenn
das Signal, welches der Eingangsklemme 1a zugeführt
wird, abfällt.
Der Ausgang des NOR-Gliedes 13 a1 ist mit einem
Eingang eines UND-Gliedes 14a verbunden,
und der Ausgang dieses UND-Glieds
14a ist mit einem Setzeingang Sa
eines bistabilen Kippgliedes 15a, nachstehend auch als Flipflop 15 a bezeichnet, verbunden.
Der Eingang 1 b, welcher ein Eingangssignal, wie beispielsweise
ein Oszillationssignal f₂ von dem spannungsgesteuerten
Oszillator zugeführt wird, ist mit einem Eingang
eines NOR-Gliedes 13 b1 verbunden, das einen Triggerimpulsgenerator
13 b bildet, und ferner ist sie
über einen Inverter 13 b2 mit dem anderen Eingang
des NOR-Gliedes 13 b1 verbunden. Dieser Triggerimpulsgenerator
13 b ist genau so aufgebaut wie der oben beschriebene
Triggerimpulsgenerator 13 a; somit wird am Ausgang
des NOR-Gliedes 13 b1 ein Triggerimpuls mit einer
Impulsdauer 2τ bei der Abfallkante des Signals, welches
dem Eingang 1 b zugeführt wird, erzeugt.
Der Ausgang des NOR-Gliedes 13 b1 ist mit einer
Eingangsseite eines UND-Schaltkreises 14 b verbunden, der
ein UND-Glied umfaßt, und der Ausgang dieses
UND-Gatters 14 b ist mit einem Setzeingang
Sb eines bistabilen Kippgliedes 15b, nachstehend auch als Flipflop 15 b bezeichnet, verbunden.
Die Ausgangsseite des NOR-Gliedes 13 b1 ist ferner mit
einem Rücksetzeingang Ra des Flipflops 15 a
verbunden, und ein invertierender Ausgang dieses
Flipflops 15 a ist mit dem anderen Eingang des UND-Gliedes 14 b verbunden.
Der Ausgang des NOR-Gliedes 13 a1 ist ferner mit
einem Rücksetzeingang Rb des Flipflops 15 b
verbunden, und der invertierende Ausgang des
Flipflops 15 b ist mit dem anderen Eingang des
UND-Gliedes 14 a verbunden.
Von den Ausgängen Qa und Qb der bistabilen Kippglieder bzw. Flipflops
15 a und 15 b ist der eine und der andere Ausgang
11 a bzw. 11 b herausgeführt.
In diesem Fall wird der von dem Triggerimpulsgenerator
13 a erzeugte Triggerimpuls über das UND-Glied 14 a dem
Setzeingang Sa des Flipflops 15 a zugeführt,
wodurch dieses Flipflop 15 a gesetzt wird. Das heißt, das
Flipflop 15 a wird in solch einen Zustand gesetzt, daß
sein Ausgang Qa das Signal mit dem hohen Pegel
"1" und sein invertierender Ausgang das Signal
mit dem niedrigen Pegel "0" liefert. Wenn das Flipflop
15 b im Setzzustand ist, d. h., in dem Zustand, in
welchem das Signal mit niedrigem Pegel "0" an dem invertierenden
Ausgang erzeugt wird, ist
in diesem Fall das UND-Glied 14 a im gesperrten Zustand.
Damit wird der Triggerimpuls von dem Triggerimpulsgenerator
13 a nicht dem Setzeingang
Sa des Flipflops 15 a zugeführt, so daß dieses Flipflop
15 a nicht gesetzt wird. Anders ausgedrückt heißt dies, daß das
Setzen des Flipflops 15 a gesperrt ist.
Der von dem Triggerimpulsgenerator 13 a abgeleitete
Triggerimpuls wird ferner der Rücksetzeingang
Rb des Flipflops 15 b zugeführt, wodurch dieses
zurückgesetzt wird. Das heißt, das Flipflop 15 b ist in
den Zustand gebracht, in welchem das Signal mit niedrigem Pegel
"0" an seinem Ausgang Qb erzeugt wird und in welchem
das Signal mit hohem Pegel "1" an seinem invertierenden
Ausgang erzeugt wird.
In entsprechender Weise wird der von dem Triggerimpulsgenerator
13 b erzeugte Triggerimpuls über das UND-Glied
14 b dem Setzeingang Sb des Flipflops 15 b
zugeführt, wodurch dieses Flipflop gesetzt wird. Das
heißt, das Flipflop 15 b wird in den Zustand gebracht,
in welchem das Signal mit hohem Pegel "1" an seinem Ausgang
Qb und das Signal mit dem
niedrigen Pegel "0" an seinem invertierenden Ausgang
erzeugt wird. Wenn aber das Flipflop 15 a im
Setzzustand ist, d. h., wenn das Signal mit dem niedrigen
Pegel "0" an seinem invertierenden Ausgang erzeugt
wird, ist auch in diesem Fall der aus dem UND-Glied
14 b bestehende Verknüpfungsschaltkreis im gesperrten Zustand.
Damit wird der Triggerimpuls von dem Triggerimpulsgenerator
13 b nicht dem Setzeingang
Sb des Flipflops 15 b zugeführt, so daß dieses
Flipflop nicht gesetzt wird. Anders ausgedrückt heißt dies, daß
das Setzen des Flipflops 15 b gesperrt ist.
Ferner wird der von dem Triggerimpulsgenerator 13 b
erzeugte Triggerimpuls dem Rücksetzeingang
Ra des Flipflops 15 a zugeführt, um dadurch das
Rücksetzen des Flipflops 15 a zu ermöglichen. Das heißt,
das Flipflop 15 a wird in den Zustand gebracht, in welchem
das Signal mit dem niedrigen Pegel "0" am
Ausgang Qa und das Signal mit hohem
Pegel "1" am invertierenden Ausgang erzeugt
wird.
Außerdem setzt sich in diesem Fall, wenn die Triggerimpulse
zum Setzen und Rücksetzen der Flipflops 15 a und 15 b
diesen gleichzeitig zugeführt werden, wegen der Verzögerung
durch die UND-Glieder 14 a und 14 b das Zurücksetzen
gegenüber dem Setzen durch, so daß die Flipflops 15 a und
15 b in die Rücksetzzustände gebracht werden.
Auf diese Weise werden bei dem Phasenvergleicher gemäß der in
Fig. 7 gezeigten Ausführungsform die Flipflops 15 a und
15 b gesetzt bzw. zurückgesetzt, wenn das Signal f₁, welches
der Eingangsklemme 1a zugeführt wird, im Pegel abfällt (d. h.,
wenn es von dem hohen Pegel "1" zu dem niedrigen Pegel
"0" wechselt). Dagegen werden die Flipflops 15 a und
15 b zurückgesetzt bzw. gesetzt, wenn das Signal f₂, welches
dem Eingang 1b zugeführt wird, im Pegel abfällt.
Wenn aber in diesem Fall das eine der Flipflops 15 a und
15 b bereits im Setzzustand ist, ist das andere hinsichtlich des
Setzens gesperrt.
Fig. 9 zeigt einen Zustandsübergang des Phasenvergleichers
gemäß der betrachteten Ausführungsform, welcher drei stabile Zustände
U′, O′ und D′ aufweist (im Zustand U′ sind
S₀₁="1" und S₀₂="0", im Zustand O′ sind S₀₁="0"
und S₀₂="0" und im Zustand D′ sind S₀₁="0" und
S₀₂="1"); der Zustandswechsel geschieht entsprechend der in der
Figur gezeigten Regel. Das Zustandsübergangsdiagramm
gemäß Fig. 9 ist dem in Fig. 6 gezeigten
vereinfachten Zustandsübergangsdiagramm äquivalent.
Daher liefert der Phasenvergleicher gemäß dieser Ausführungsform
fast den gleichen Zustandsübergang wie der
Phasenvergleicher gemäß dem in Fig. 6 gezeigten Zustandsübergang.
Wenn dem Phasenvergleicher gemäß dieser Ausführungsform an
seinen Eingängen 1 a und 1 b die Signale f₁ und f₂
zugeführt werden (Frequenz f₁<f₁), wie in den Fig. 10A
und 10B gezeigt, nehmen die jeweiligen an den Eingängen
11 a und 11 b abgeleiteten Signale bzw. Impulse S₀₁ und S₀₂,
die in den Fig. 10C und 10D gezeigten Formen bzw. Verläufe an. Das
heißt, am Ausgang 11 b wird das Signal S₀₂
erzeugt, dessen Periode niedrigen Pegels "0" sich
entsprechend der Differenz zwischen der Frequenz des Eingangs- bzw.
Oszillationssignals f₂ und der Frequenz des Bezugssignals
f₁ verändert, und am Ausgang 11 a wird das
Signal S₀₁ erzeugt, das immer auf dem niedrigen Pegel
"0" ist. Wenn diese Ausgangssignale S₀₁ und S₀₂ beispielsweise
dem spannungsgesteuerten Oszillator als Steuersignal
zugeführt werden, ist es dementsprechend möglich, diesen
Oszillator so zu steuern, daß die Frequenz und die Phase
des Eingangssignals f₂ gleich den entsprechenden Werten des
Bezugssignals f₁ werden. Obwohl bei diesem Beispiel
die Anfangswerte der Ausgangssignale S₀₁ und S₀₂ "0" bzw.
"0" sind, werden sie in anderen Fällen, d. h. selbst dann, wenn
die Anfangswerte der Signale S₀₁ und S₀₂ "0" bzw. "1",
"1" bzw. "0" sowie "1" bzw. "1" sind, nach dem Zeitpunkt
t₁ einander gleich, da die Anfangswerte zum Zeitpunkt t₁
zurückgesetzt werden.
Auch wenn dem Phasenvergleicher gemäß Fig. 7 an seinen
Eingängen 1 a und 1 b die Signale f₁ und f₂ zugeführt
werden, wie in den Fig. 11A und 11B gezeigt (die
beiden Signale haben die gleiche Frequenz, aber einen
Phasenunterschied Φ′), nehmen die an den beiden Ausgängen
11 a und 11 b erzeugten Signale S₀₁ und S₀₂ die
jeweiligen in Fig. 11C und 11D gezeigten Verläufe bzw. Formen an.
Das heißt, am Ausgang 11 a wird das Signal S₀₁
erzeugt, welches nur während der der Phasendifferenz Φ′
entsprechenden Zeitspanne periodisch den hohen Pegel "1"
annimmt, und am anderen Ausgang 11 b wird das
Signal S₀₂ geliefert, welches immer den niedrigen Pegel
"0" annimmt. Wenn diese Ausgangssignale S₀₁ und S₀₂ beispielsweise
dem spannungsgesteuerten Oszillator als
Steuersignale zugeführt werden, ist es folglich möglich,
diesen so zu steuern, daß die Phase des Eingangssignals
f₂ gleich der Phase des Bezugssignals f₁ wird.
Die Fig. 11C und 11b zeigen den Fall, in welchem die Anfangswerte
der Ausgangssignale und S₀₁ und S₀₂ "0" bzw.
"0" sind; wenn die Anfangswerte der Ausgangssignale "0"
und "1" sind, nehmen sie die in den Fig. 11E und 11F gezeigten
Verläufe bzw. Formen an; wenn sie "1" und "0" sind, nehmen sie
die in den Fig. 11G und 11H gezeigten Verläufe bzw. Formen an, und wenn
sie "1" und "1" sind, nehmen sie die in den Fig. 11I und
11J gezeigten Verläufe bzw. Formen an.
Wie oben beschrieben, zeigt der erfindungsgemäße Phasenvergleicher
keineswegs eine minderwertige Arbeitsweise
im Vergleich zu dem herkömmlichen Phasenvergleicher.
Da er die beiden bistabilen Kippglieder bzw. Flipflops 15 a und 15 b aufweist,
ist außerdem seine Schaltkreisanordnung sehr einfach,
und daher ist er billiger als der herkömmliche Phasenvergleicher.
Nachfolgend werden anhand der Fig. 12 bis 18 andere Ausführungsformen
des Phasenvergleichers gemäß der Erfindung beschrieben. In
den Fig. 12 bis 18 sind die den Teilen in Fig. 7 entsprechenden
Teile mit den gleichen Bezugszeichen gekennzeichnet,
und ihre Erläuterung entfällt.
Bei dem in Fig. 12 gezeigten Phasenvergleicher ist der
Ausgang des Inverters 13 a2 mit dem Rücksetzeingang
Rb des Flipflops 15 b verbunden, und der
Ausgang des Inverters 13 b2 ist mit dem Rücksetzeingang
Ra des Flipflops 15 a verbunden.
Der übrige Schaltungsaufbau ist im wesentlichen gleich dem bei
der Ausführungsform gemäß Fig. 7.
Der in Fig. 12 gezeigte Phasenvergleicher hat die gleiche
Funktion und Wirkung wie die Ausführungsform gemäß
Fig. 7, und außerdem werden die Flipflops 15 a und 15 b
durch das in Fig. 8B gezeigte Signal zurückgesetzt, so daß
beispielsweise dann, wenn die den Eingängen 1 a
und 1 b zugeführten Signale f₁ und f₂ gleichzeitig abfallen,
beide Flipflops 15 a und 15 b sicher zurückgesetzt
werden können.
Bei dem in Fig. 13 gezeigten Phasenvergleicher sind ferner
Triggerimpulsgeneratoren 16 a und 16 b vorgesehen,
und die Flipflops 15 a und 15 b werden jeweils durch die
von diesen Generatoren erzeugten Triggerimpulse zurückgesetzt.
In diesem Fall ist die Verzögerungszeit, die
durch Inverter 16 a2 und 16 b2 bestimmt wird, welche in
den entsprechenden Triggerimpulsgeneratoren 16 a und
16 b enthalten sind, mit 3τ gewählt. Wenn den Eingängen
1 a und 1 b das in Fig. 8A gezeigte Signal zugeführt
wird, erzeugen die Inverter 16 a2 und 16 b2 an ihren
Ausgängen das in Fig. 8D gezeigte Signal, so daß die
NOR-Glieder 16 a1 und 16 b1 an ihren Ausgängen bei Abfall
der den Eingängen 1 a und 1 b zugeführten Signale
Triggerimpulse mit einer Impulsdauer von 3τ liefern,
wie dies Fig. 8E zeigt. Dann werden diese Triggerimpulse
den Rücksetzsignal-Eingangsklemmen Rb und Ra der Flipflops
15 b und 15 a zugeführt. Die anderen Elemente und Schaltungsteile
entsprechen jenen der Ausführung gemäß
Fig. 7.
Bei dem in Fig. 14 dargestellten Phasenvergleicher werden
als NOR-Glieder 13 a1 und 13 b1, welche die Triggerimpulsgeneratoren
13 a und 13 b bilden, NOR-Glieder mit
drei Eingängen verwendet, durch welche die Verknüpfungsschaltkreise
aufgebaut sind, die dazu verwendet werden, das
Setzen der Flipflops 15 a und 15 b zu sperren.
Bei den in den Fig. 13 und 14 gezeigten Ausführungsformen
des Phasenvergleichers ist es möglich, die gleiche
Funktion und Wirkung zu erzielen wie mit dem in Fig. 12
gezeigten Phasenvergleicher.
Fig. 15 zeigt ein weiteres Beispiel des Phasenvergleichers,
bei welchem ein NOR-Glied 17 mit vier Eingängen zu
dem Triggerimpulsgenerator gehört und die Verknüpfungsschaltungen zum
Sperren des Setzens der Flipflops 15 a
und 15 b bildet.
Bei dem in Fig. 16 gezeigten Phasenvergleicher werden
UND-Glieder 13 a3 und 13 b3 mit drei Eingängen verwendet,
welche die Triggerimpulsgeneratoren 13 a und 13 b und
die Verknüpfungsschaltungen bilden, die zum Sperren des Setzens
der Flipflops 15 a und 15 b verwendet werden. In diesem
Fall erzeugen, wenn durch die Inverter 13 a2 und 13 b2 eine
Verzögerungszeit von 2τ festgelegt ist, diese UND-Glieder
13 a3 und 13 b3 an ihren Ausgängen Triggerimpulse
mit einer Impulsdauer von je 2τ beim Anstieg der den
Eingängen 1 a und 1 b zugeführten Signale, wie in
Fig. 8F gezeigt; diese Impulse werden den Setzeingängen
Sa und Sb der Flipflops 15 a und 15 b zugeführt.
Auch bei den in den Fig. 15 und 16 gezeigten Ausführungsformen
des Phasenvergleichers ist es möglich, die gleiche
Funktion und Wirkung wie bei der Ausführung gemäß Fig. 7
zu erzielen.
Fig. 17 zeigt eine weitere Ausführungsform des Phasenvergleichers,
bei welcher im Vergleich zu dem in Fig. 16 gezeigten
Phasenvergleicher Triggerimpulsgeneratoren 18 a und 18 b
hinzugefügt sind. Die von diesen Generatoren gelieferten
Triggerimpulse werden den Rücksetzeingängen
Rb und Ra der Flipflops 15 b und 15 a zugeführt.
Fig. 18 zeigt eine weitere Ausführungsform des Phasenvergleichers,
bei welcher die Triggerimpulsgeneratoren
18 a und 18 b zusätzlich zu den Schaltungsteilen des in Fig. 15 gezeigten Phasenvergleichers
vorgesehen sind. Die von dieser Generatoren
gelieferten Triggerimpulse werden den Rücksetzeingängen
Rb und Ra der Flipflops 15 a und 15 b zugeführt.
Mit den in Fig. 17 und Fig. 18 gezeigten Ausführungsformen
ist es ebenfalls möglich, die gleiche Funktion
und Wirkungen wie bei den in den Fig. 16 und 15 gezeigten
Ausführungsformen zu erhalten. Außerdem können
die in Fig. 17 und 18 gezeigten Phasenvergleicher
ohne Rücksicht auf den Verlauf der den Eingängen
1 a und 1 b zugeführten Signale f₁ und f₂ zufriedenstellend
arbeiten. Im übrigen müssen bei den in den
Fig. 15 und 16 gezeigten Ausführungsformen die Tastverhältnisse
der Signale f₁ und f₂
weniger als 50% betragen.
Bei den dargestellten Ausführungsformen sind zwar die bistabilen Kippglieder
bzw. Flipflops 15 a und 15 b usw. unter Verwendung von NOR-Gliedern
aufgebaut; statt dieser NOR-Glieder können zu ihrem
Aufbau jedoch auch NAND-Glieder verwendet werden. In diesem
Fall sind nur die Phasen der Ausgangssignale S₀₁ und
S₀₂ invertiert.
Claims (16)
1. Phasenvergleicher
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (14 a, 14 b; 13 a3, 13 b3), deren erstes (14 a; 13 a3) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (14 b; 13 b3) eingangsseitig das Eingangssignal (f₂) zugeführt erhält und die jeweils zumindest noch einen zweiten Eingang aufweisen, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb), einen Ausgang (Qa, Qb) und einen invertierenden Ausgang (, ) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (14 a; 13 a3) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (14 b; 13 b3) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15 a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) zugeführt ist und
daß der invertierende Ausgang () des einen bistabilen Kippgliedes (15 a) am zweiten Eingang des zweiten Verknüpfungsgliedes (14 b, 13 b3) und der invertierende Ausgang () des anderen bistabilen Kippgliedes (15 b) am zweiten Eingang des ersten Verknüpfungsgliedes (14 a; 13 a3) angeschlossen ist.
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (14 a, 14 b; 13 a3, 13 b3), deren erstes (14 a; 13 a3) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (14 b; 13 b3) eingangsseitig das Eingangssignal (f₂) zugeführt erhält und die jeweils zumindest noch einen zweiten Eingang aufweisen, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb), einen Ausgang (Qa, Qb) und einen invertierenden Ausgang (, ) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (14 a; 13 a3) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (14 b; 13 b3) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15 a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) zugeführt ist und
daß der invertierende Ausgang () des einen bistabilen Kippgliedes (15 a) am zweiten Eingang des zweiten Verknüpfungsgliedes (14 b, 13 b3) und der invertierende Ausgang () des anderen bistabilen Kippgliedes (15 b) am zweiten Eingang des ersten Verknüpfungsgliedes (14 a; 13 a3) angeschlossen ist.
2. Phasenvergleicher
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (13 a1, 13 b1), deren erstes (13 a1) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (13 b1) eingangsseitig das Eingangssignal (f₂) zugeführt erhält, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb) und einen Ausgang (Qa, Qb) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (13 a1) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (13 b1) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15 a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) jeweils in invertierter Form zugeführt ist und
daß der Ausgang (Qa) des einen bistabilen Kippgliedes (15 a) mit einem zweiten Eingang des zweiten Verknüpfungsgliedes (13 b1) und der Ausgang (Qb) des anderen bistabilen Kippgliedes (15 b) mit einem zweiten Eingang des ersten Verknüpfungsgliedes (13 a1) verbunden ist.
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (13 a1, 13 b1), deren erstes (13 a1) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (13 b1) eingangsseitig das Eingangssignal (f₂) zugeführt erhält, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb) und einen Ausgang (Qa, Qb) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (13 a1) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (13 b1) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15 a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) jeweils in invertierter Form zugeführt ist und
daß der Ausgang (Qa) des einen bistabilen Kippgliedes (15 a) mit einem zweiten Eingang des zweiten Verknüpfungsgliedes (13 b1) und der Ausgang (Qb) des anderen bistabilen Kippgliedes (15 b) mit einem zweiten Eingang des ersten Verknüpfungsgliedes (13 a1) verbunden ist.
3. Phasenvergleicher
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (14 a, 14 b), deren erstes (14 a) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (14 b) eingangsseitig das Eingangssignal (f₂) zugeführt erhält und die jeweils einen zweiten Eingang aufweisen, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb) und einen Ausgang (Qa, Qb) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (14 a) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (14 b) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) zugeführt ist und
daß die zweiten Eingänge der beiden Verknüpfungsglieder (14 a, 14 b) mit dem Ausgang eines weiteren Verknüpfungsgliedes (17) verbunden sind, dem eingangsseitig das Bezugssignal (f₁), das Eingangssignal (f₂) und die Ausgangssignale der beiden bistabilen Kippglieder (15 a, 15 b) zugeführt sind.
mit einem Signaleingang (1 b) für die Aufnahme eines Eingangssignals, dessen Phase mit einem Bezugssignal zu vergleichen ist, welches einem Bezugssignaleingang (1 a) zugeführt ist,
mit einem ersten und einem zweiten Verknüpfungsglied (14 a, 14 b), deren erstes (14 a) eingangsseitig das Bezugssignal (f₁) zugeführt erhält und deren zweites (14 b) eingangsseitig das Eingangssignal (f₂) zugeführt erhält und die jeweils einen zweiten Eingang aufweisen, und
mit zwei bistabilen Kippgliedern (15 a, 15 b), die jeweils einen Setzeingang (Sa, Sb), einen Rücksetzeingang (Ra, Rb) und einen Ausgang (Qa, Qb) aufweisen,
wobei das eine bistabile Kippglied (15 a) mit seinem Setzeingang (Sa) mit dem Ausgang des ersten Verknüpfungsgliedes (14 a) verbunden ist,
wobei das andere bistabile Kippglied (15 b) mit seinem Setzeingang (Sb) mit dem Ausgang des zweiten Verknüpfungsgliedes (14 b) verbunden ist und
wobei die bistabilen Kippglieder (15 a, 15 b) von ihren Ausgängen (Qa, Qb) Ausgangssignale abgeben, deren Tastverhältnis und Polarität dem Phasenunterschied zwischen dem Eingangssignal und dem Bezugssignal entsprechen,
dadurch gekennzeichnet,
daß dem Rücksetzeingang (Ra) des einen bistabilen Kippgliedes (15a) das Eingangssignal (f₂) und dem Rücksetzeingang (Rb) des anderen bistabilen Kippgliedes (15 b) das Bezugssignal (f₁) zugeführt ist und
daß die zweiten Eingänge der beiden Verknüpfungsglieder (14 a, 14 b) mit dem Ausgang eines weiteren Verknüpfungsgliedes (17) verbunden sind, dem eingangsseitig das Bezugssignal (f₁), das Eingangssignal (f₂) und die Ausgangssignale der beiden bistabilen Kippglieder (15 a, 15 b) zugeführt sind.
4. Phasenvergleicher nach Anspruch 1 oder 3, dadurch
gekennzeichnet, daß das erste Verknüpfungsglied
(14 a) und das zweite Verknüpfungsglied (14 b) jeweils
ein UND-Glied umfaßt.
5. Phasenvergleicher nach Anspruch 3, dadurch
gekennzeichnet, daß das genannte weitere
Verknüpfungsglied (17) ein NOR-Glied umfaßt.
6. Phasenvergleicher nach Anspruch 1, dadurch
gekennzeichnet, daß das erste Verknüpfungsglied
(14 a) das Bezugssignal (f₁) über einen Triggerimpulsgenerator
(13 a) zugeführt erhält.
7. Phasenvergleicher nach Anspruch 1, dadurch
gekennzeichnet, daß das zweite Verknüpfungsglied
(14 b) das Eingangssignal (f₂) über einen Triggerimpulsgenerator
(13 b) zugeführt erhält.
8. Phasenvergleicher nach einem der Ansprüche 1, 3, 6
oder 7, dadurch gekennzeichnet,
daß die Signalzuführung zum Rücksetzeingang (Rb, Ra) des
jeweiligen bistabilen Kippgliedes (15 b, 15 a) über einen
Triggerimpulsgenerator (13 b, 13 a; 16 b, 16 a; 18 b, 18 a) erfolgt.
9. Phasenvergleicher nach einem der Ansprüche 6, 7 oder 8,
dadurch gekennzeichnet, daß der
Triggerimpulsgenerator (13 a, 13 b; 16 a, 16 b) ein NOR-Glied
(13 a1, 13 b1; 16 a1, 16 b1) aufweist, dessen einer Eingang
das Eingangssignal bzw. das Bezugssignal direkt zugeführt
erhält und dessen anderer Eingang das betreffende Signal
über ein Invertierungsglied (13 a2, 13 b2; 16 a2, 16 b2) zugeführt erhält.
10. Phasenvergleicher nach Anspruch 9, dadurch
gekennzeichnet, daß die Signalzuführung
zum Rücksetzeingang (Ra; Rb) des jeweiligen bistabilen
Kippgliedes (15 a; 15 b) vom Ausgang des Invertierungsgliedes
(13 b2; 13 a2) des Triggerimpulsgenerators (13 b, 13 a)
erfolgt, dessen NOR-Glied (13 b1, 13 a1) ausgangsseitig mit
dem einen Eingang des ersten bzw. zweiten Verknüpfungsgliedes
(14 a, 14 b) verbunden ist, welchen ausgangsseitig
mit dem jeweils anderen bistabilen Kippgliedes (15 b, 15 a)
verbunden ist.
11. Phasenvergleicher nach Anspruch 8, dadurch
gekennzeichnet, daß der Triggerimpulsgenerator
(18 a, 18 b) ein UND-Glied aufweist, dessen einer
Eingang das Eingangssignal bzw. das Bezugssignal direkt
zugeführt erhält und dessen anderer Eingang das betreffende
Signal über ein Invertierungsglied zugeführt erhält.
12. Phasenvergleicher nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß die beiden
Verknüpfungsglieder (13 a1, 13 b1) zu zwei Triggerimpulsgeneratoren
gehören.
13. Phasenvergleicher nach Anspruch 12 in Verbindung mit
Anspruch 1, dadurch gekennzeichnet,
daß jeder Triggerimpulsgenerator (13 a3, 13 b3) ein UND-Glied
(13 a1, 13 b1) umfaßt, welches eingangsseitig das
Eingangssignal bzw. das Bezugssignal zum einen direkt und
zum anderen über ein Invertierungsglied (13 a2, 13 b2)
zugeführt erhält und welches eingangsseitig außerdem mit
dem invertierenden Ausgang (Qb, Qa) desjenigen bistabilen
Kippgliedes (15 b, 15 a) verbunden ist, dessen Setzeingang
(Sb, Sa) mit dem Ausgang des jeweils anderen UND-Gliedes
(13 b3, 13 a3) verbunden ist.
14. Phasenvergleicher nach Anspruch 12 in Verbindung mit
Anspruch 2, dadurch gekennzeichnet,
daß jeder Triggerimpulsgenerator (13 a, 13 b) ein NOR-Glied
(13 a1, 13 b1) umfaßt, welches eingangsseitig das Eingangssignal
bzw. das Bezugssignal zum einen direkt und zum
anderen über ein Invertierungsglied (13 a2, 13 b2) zugeführt
erhält und welches eingangsseitig außerdem mit dem Ausgang
(Qa, Qb) des jeweils anderen bistabilen Kippgliedes (15 b,
15 a) verbunden ist, dessen Rücksetzeingang (Rb, Ra) mit
dem Ausgang des Invertierungsgliedes (13 a2, 13 b2) des betreffenden
Triggerimpulsgenerators (13 a, 13 b) verbunden
ist.
15. Phasenvergleicher nach einem der Ansprüche 1 bis 14,
dadurch gekennzeichnet, daß das
eine bistabile Kippglied (15 a) ein Paar von NOR-Gliedern
umfaßt.
16. Phasenvergleicher nach einem der Ansprüche 1 bis 15,
dadurch gekennzeichnet, daß das
genannte andere bistabile Kippglied (15 b) ein Paar von
NOR-Gliedern umfaßt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56049846A JPS57164620A (en) | 1981-04-02 | 1981-04-02 | Phase comparator |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3212453A1 DE3212453A1 (de) | 1982-11-04 |
DE3212453C2 true DE3212453C2 (de) | 1992-07-02 |
Family
ID=12842425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823212453 Granted DE3212453A1 (de) | 1981-04-02 | 1982-04-02 | Phasenvergleicher |
Country Status (9)
Country | Link |
---|---|
US (1) | US4451794A (de) |
JP (1) | JPS57164620A (de) |
KR (1) | KR900003072B1 (de) |
AU (1) | AU553887B2 (de) |
CA (1) | CA1179743A (de) |
DE (1) | DE3212453A1 (de) |
FR (1) | FR2503483B1 (de) |
GB (1) | GB2097617B (de) |
NL (1) | NL192167C (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1257661A (en) * | 1985-02-04 | 1989-07-18 | Dale B. Chapman | Clock phase discriminator |
US4682121A (en) * | 1985-02-04 | 1987-07-21 | International Business Machines Corporation | Phase discriminator and data standardizer |
US4764737A (en) * | 1987-11-20 | 1988-08-16 | Motorola, Inc. | Frequency synthesizer having digital phase detector with optimal steering and level-type lock indication |
IT1218072B (it) * | 1988-06-13 | 1990-04-12 | Sgs Thomson Microelectronics | Circuito per la sintonizzazione ad alta efficienza di frequenze video |
JPH04192714A (ja) * | 1990-11-26 | 1992-07-10 | Matsushita Electric Ind Co Ltd | 位相比較器 |
JPH04196989A (ja) * | 1990-11-28 | 1992-07-16 | Matsushita Electric Ind Co Ltd | 平板型画像表示装置の制御方法 |
FR2688956B1 (fr) * | 1992-03-17 | 1997-02-21 | Sgs Thomson Microelectronics Sa | Comparateur de phase/frequence |
US5376847A (en) * | 1992-12-30 | 1994-12-27 | Alcatel Network Systems, Inc. | Phase detector and methodology |
US5440252A (en) * | 1993-09-13 | 1995-08-08 | Acer Peripherals, Inc. | State machine with hysteresis for detecting frequency of an input signal |
US5497110A (en) * | 1995-04-12 | 1996-03-05 | Magl Power Inc. | Frequency monitor and error detector circuit |
JP3695833B2 (ja) * | 1996-04-05 | 2005-09-14 | 株式会社ルネサステクノロジ | Pll回路 |
JP2936474B2 (ja) * | 1997-04-03 | 1999-08-23 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置 |
DE10320793B4 (de) * | 2003-04-30 | 2005-04-21 | Infineon Technologies Ag | Schaltungs-Einrichtung, insbesondere Latch- oder Phasen-Detektor-Einrichtung |
US7443251B2 (en) * | 2005-12-15 | 2008-10-28 | International Business Machines Corporation | Digital phase and frequency detector |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3430148A (en) * | 1966-03-14 | 1969-02-25 | Xerox Corp | Phase comparator circuit for providing varying width signal which is a function of phase difference and angle of two input signals |
US3626307A (en) * | 1969-02-14 | 1971-12-07 | Iwasaki Tsushinki Kaisha A K A | Counting system for measuring a difference between frequencies of two signals |
US3610954A (en) * | 1970-11-12 | 1971-10-05 | Motorola Inc | Phase comparator using logic gates |
JPS535107B2 (de) * | 1973-03-20 | 1978-02-23 | ||
US4291274A (en) * | 1978-11-22 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase detector circuit using logic gates |
DE2932745C2 (de) * | 1979-08-13 | 1986-06-19 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka | Digitaler Frequenz- und Phasenvergleicher |
US4277754A (en) * | 1979-10-23 | 1981-07-07 | Matsushita Electric Industrial Co., Ltd. | Digital frequency-phase comparator |
-
1981
- 1981-04-02 JP JP56049846A patent/JPS57164620A/ja active Granted
-
1982
- 1982-03-26 AU AU81946/82A patent/AU553887B2/en not_active Expired
- 1982-03-29 CA CA000399683A patent/CA1179743A/en not_active Expired
- 1982-03-29 US US06/363,030 patent/US4451794A/en not_active Expired - Lifetime
- 1982-03-31 GB GB8209509A patent/GB2097617B/en not_active Expired
- 1982-04-01 NL NL8201393A patent/NL192167C/nl not_active IP Right Cessation
- 1982-04-02 KR KR8201466A patent/KR900003072B1/ko active
- 1982-04-02 FR FR828205753A patent/FR2503483B1/fr not_active Expired
- 1982-04-02 DE DE19823212453 patent/DE3212453A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
KR840000114A (ko) | 1984-01-30 |
KR900003072B1 (en) | 1990-05-07 |
FR2503483A1 (fr) | 1982-10-08 |
NL8201393A (nl) | 1982-11-01 |
AU553887B2 (en) | 1986-07-31 |
JPH0255970B2 (de) | 1990-11-28 |
DE3212453A1 (de) | 1982-11-04 |
NL192167C (nl) | 1997-02-04 |
JPS57164620A (en) | 1982-10-09 |
US4451794A (en) | 1984-05-29 |
AU8194682A (en) | 1982-10-07 |
CA1179743A (en) | 1984-12-18 |
GB2097617B (en) | 1984-08-30 |
FR2503483B1 (fr) | 1989-06-30 |
GB2097617A (en) | 1982-11-03 |
NL192167B (nl) | 1996-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2541163C2 (de) | Anordnung zur Bestimmung der Phasendifferenz | |
DE3212453C2 (de) | ||
DE3544820C2 (de) | ||
DE2449696A1 (de) | Verfahren und vorrichtung zur elektrischen erregung eines herzens | |
DE3733554A1 (de) | Pll-verzoegerungsschaltung | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2330651C2 (de) | Schaltungsanordnung zur Abtastung eines Asynchronsignals mit Hilfe eines Synchronsignals | |
DE2548265A1 (de) | Schaltungsanordnung zur symmetrischen frequenzteilung durch eine ungerade zahl | |
DE2711909A1 (de) | Verfahren und vorrichtung zum anzeigen | |
DE2439937C3 (de) | Schaltungsanordnung zur Erzeugung eines gegenüber einem Eingangsimpuls verzögerten Ausgangsimpulses | |
DE3240731A1 (de) | Phasenregelkreis und diesen verwendender miller-decodierer | |
DE2803650C3 (de) | Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge | |
DE2633471C2 (de) | Einstellbare Schaltungsanordnung für eine elektronische Uhr | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
EP0060862B1 (de) | Schaltungsanordnung zur erzeugung einer regelspannung in abhängigkeit von der frequenz- oder phasendifferenz und verwendung der schaltungsanordnung | |
DE3230329C2 (de) | ||
DE2448533A1 (de) | Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich | |
DE3601858C1 (de) | Schaltungsanordnung zur Frequenzteilung | |
DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE2507655C3 (de) | Schaltungsanordnung zum Speichern eines analogen elektrischen Signals | |
DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
DE2840853A1 (de) | Datenimpulsempfangsanordnung | |
DE3633024C2 (de) | Schaltungsanordnung für die Phasensynchronisierung zweier Taktimpulsfolgen | |
DE3245438A1 (de) | Frequenzsensitive phasenregelschleife |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |