DE2803650C3

DE2803650C3 - Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge

Info

Publication number: DE2803650C3
Application number: DE2803650A
Authority: DE
Inventors: Minoru Tokio Sasaki
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1977-01-28
Filing date: 1978-01-27
Publication date: 1980-07-17
Also published as: DE2803650A1; DE2803650B2; US4236114A; JPS5737256B2; JPS5394169A; CA1083722A

Description

Die Erfindung betrifft eine Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge, mit einem ersten Zähler zum Zählen einer ersten Taktfrequenz, einem zweiten Zähler für eine zweite Taktfrequenz, die niedriger als die erste Taktfrequenz ist, einem Komparator zum Vergleichen der Ausgangssignale der jeweiligen Stufen des ersten Zählers mit den Ausgangssignalen der entsprechenden Stufen des zweiten Zählers zwecks Lieferung eines Konzidenz-Ausgangssignals, wenn alle Ausgangssignale der entsprechenden Stufen koinzidieren, und einer Flip-Flopschaltung, die setzbar ist, sooft die Kombination der Ausgangssignale der betreffenden Stufen des ersten Zählers einei vorbestimmten Zustand annimmt, und die durch das Koinzidenz-Ausgangssignal rückstellbar ist und dabei eine pulsdauermodulierte Impulsfolge erzeugt, deren Impulsbreite sich zeitabhängig allmählich ändert.

Das Prinzip der Vorrichtung zur Erzeugung einer impulsdauermodulierten Impulsfolge der vorstehend angegebenen Art ist bekannt. Dabei werden eine Kombination der Ausgangssignale der jeweiligen Stufen eines ersten Zählers, der eine erste Taktfrequenz zählt, und eine Kombination der Ausgangssignale der jeweiligen Stufen eines zweiten Zählers, welcher eine zweite Taktfrequenz mit niedrigerer Frequenz als derjenigen der ersten Taktfrequenz zählt, durch einen Komparator miteinander verglichen, der ein Ausgangssignal liefert, wenn beide Impulskombinationen koinzidieren. Weiterhin ist dabei eine RS-Flip-Flopschaltung vorgesehen, die gesetzt wird, wenn die Kombination der Ausgangssignale vrxn den jeweiligen Stufen einer »0« entsprechen, und welche durch das Ausgangssignal des Komparators rückgestellt wird. Bei dieser Schaltung kann die Flip-Flopschaltung eine Impulsfolge liefern, deren Impulsbreite zeitabhängig allmählich zunimmt. Bei der erwähnten, bisherigen Vorrichtung bestehen die beiden Zähler jeweils aus einer Reihenschaltung aus mehreren 7"-Typ-Flip-Flops. Bei einem solchen Zähler besteht ein Zeitunterschied zwischen den Ausgangssignalen der niedrigeren Stufen und denen der höheren Stufen. Aus diesem Grund liefert der Komparator nicht nur einen gewünschten Koinzidenz-Ausgangsimpuls, sondern auch einen unerwünschten Impuls mit schmaler Impulsbreite, so daß es schwierig wird, eine gewünschte bzw. angestrebte impulsdauermodiilierte Impulsfolge zu erzielen. Bei einer anderen bisherigen Vorrichtung dieser Art ist ein UND-Glied zwischen Eingang und Ausgang eines Flip-Flops geschaltet, welches den

^4d jeweiligen Zähler bildet, wobei die Betriebszeiten der betreffenden Flip-Flops durch einen Taktimpuls synchronisiert werden; Zähler dieser Art werden als Synchronzähler bezeichnet. Mit dieser zuletzt genannten Vorrichtung können die Mangel der zuerst

'° erwähnten Vorrichtung ausgeräumt werden, doch da diese Vorrichtung UND-Glieder für die Synchronisation benötigt, muß die Zahl der Elemente für je ein Bit des Zählers vergrößert werden, wodurch der Aufbau kompliziert wird. Dieser Nachteil wird bei einem Zähler mit großer Bitkapazität besonders auffällig.

Aufgabe der Erfindung ist damit die Schaffung einer verbesserten Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge der eingangs definierten Art, welche einen vereinfachten Schaltungsaufbau besitzt.

Ausgehend von der Vorrichtung der eingangs definierten Art wird diese Aufgäbe erfindungsgemäß dadurch gelöst, daß die beiden Zähler jeweils Schieberegister mit jeweils einer Anzahl von in Reihe geschalteten binären Speicherelementen zum sequen-

tiellen Verschieben von binären Eingangssignalen aufweisen, und daß die Schieberegister jeweils mit Rückkopplungsmitteln zum Rückkoppeln der Ausgangssignale ausgewählter binärer Speicherelemente

als Eingangssignale an die Eingänge der betreffenden binären Speicherelemente der ersten Stufe über exklusive ODER-Glieder versehen sind.

Eine besonders vorteilhafte Weiterbildung der Erfindung ergibt sich aus dem Anspruch 2.

Im folgenden ist eine bevorzugte Ausführungsform der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer bisherigen Vorrichtung zur Erzeugung einer impulsdauermodulierten Impulsfolge;

F i g. 2 ein Blockschaltbild einer anderen Vorrichtung dieser Art nach dem Stand der Technik;

Fig.3 ein Blockschaltbild einer speziellen Ausführungsform einer Vorrichtung zur Erzeugung einer impulsdauermodulierten Impulsfolge mit Merkmalen nach der Erfindung; und

F i g. 4 eine graphische Darstellung der Wellenformen an verschiedenen Abschnitten der Vorrichtung gemäß Fig. 1.

Zum besseren Verständnis der Erfindung sind im folgenden zunächst die bisherigen Vorrichtungen gemäß F i g. 1 und 2 erläutert. Bei der Vorrichtung nach F i g. 1 zählt ein erster Zähler 1 eine erste Taktfrequenz CP], während ein zweiter Zähler 2 eine zweite Takt-Frequenz CP2 zählt, die wesentlich niedriger ist als die erste Taktfrequenz. Ein Komparator 3 vergleicht die Ausgangssignale der jeweiligen Stufen des ersten und des zweiten Zählers zur Lieferung eines Koinzidenz Ausgangssignals Co, wenn die Ausgangssignale der einzelnen Stufen koinzidieren. Ein NOR-Glied 5 liefert ein Ausgangssignal »1«, wenn die Kombination der Ausgangssignale der jeweiligen Stufen des ersten Zählers eine vorbestimmte Kombination erreicht, beispielsweise wenn die Ausgangssignale aller Stufen einer »0« entsprechen, um dadurch ein /?S-Flip-Flop 4 zu setzen und hierbei ein einer »1« entsprechendes Ausgangssignal V<P zu erzeugen. Dieses Flip-Flop 4 wird durch das Koinzidenz-Ausgangssignal Co zur Lieferung eines »O«-Ausgangssignals gesetzt.

Jeder Zähler 1 und 2 besteht beispielsweise aus einem Vierbit-Binärzähler. Im folgenden sei angenommen, daß die Kombination der Ausgangssignale der einzelnen Stufen des Zählers 2 durch »0110« ausgedrückt ist. Wenn hierbei sechs Taktimpulse CP] an den ersten Zähler 1 angelegt werden, entspricht die Kombination seiner Ausgangssignale ebenfalls der Größe »0110«, so daß das Ausgangssignal Ci des Komparator 3 zu einer »1« wird. Infolgedessen besitzt das Ausgangssignal ΚΦ des Flip-Flops 4 eine Rechteckwellenform, in welcher die Dauer der binären »1« sechs Perioden bzw. Takten der Taktfrequenz CP] entspricht, während die Dauer der binären »0« zehn Perioden bzw. Takten der Taktfrequenz CPi entspricht. Mit anderen Worten: das Verhältnis zwischen der jeweiligen Dauer des »1«- und des »O«-Ausgangszustand des Flip-Flops 4 variiert in Abhängigkeit vom Zustand der Kombination der Ausgangssignale der jeweiligen Stufen des Zählers 2. Genauer gesagt: Wenn die Zahl der dem Zähler 2 gelieferten Impulse mit η bezeichnet wird, läßt sich das Verhältnis zwischen den Dauerzeiten der »I«· und »0«-Zustände des Alisgangssignals νΦ als n:(\b-n) ausdrücken. Auf diese Weise erscheint bei jedesmaliger Lieferung der Taktfrequenz CPi zum Zähler 2 als Ausgangssignal V<P eine pulsdauermodulierte Impulsfolge, deren Impulsbreite (Dauer von »I«) allmählich zunimmt.

Die Vorrichtung gemäß Fig. 1 ist jedoch mit den folgenden Mängeln behaftet: Die Zähler 1 und 2 bestehen nämlich aus in Kaskade geschalteten 7"-Typ-Flip-Flops Fi 1 — Fh und F21 - F24, so daß zwischen ihren Eingängen und Ausgängen Zeitverzögerungen auftreten. Dies bedeutet, daß zwischen den verschiedenen Ausgangssignalen (?u — Qu und Qw-Q^* Zeitunterschiede eingeführt werden. Infolgedessen werden neben dem gewünschten Koinzidenz-Ausgangssignal Ci, das bei Koinzidenz zwischen den Kombinationen der Ausgangssignale von den Zählern 1 und 2 erzeugt wird, aufgrund der Zeitunterschiede zwischen den Ausgangssignalen der einzelnen Stufen als Ausgangssignale auch solche unerwünscht schmaler Breite geliefert, so daß die angestrebte pulsdauermodulierte Impulsfolge nicht erzeugt wird.

Die Vorrichtung gemäß Fig.2 ist zur Ausschaltung des eben geschilderten Mangels entwickelt worden. Der erste Zähler la dieser Vorrichtung besteht aus einem sog. Synchronzähler, bei dem UND-Glieder 5a-5c zwischen einander nachgeschaltete Flip-Flops F\: — F]i eingeschaltet sind, um deren T. iggereingänge zu synchronisieren. Der zweite Zähicr ίό isi ähnlich aufgebaut. Bei dieser Konstruktion wird das Ausgangssignal G) des Komparator 3 nur dann zu einer »1«. wenn die Kombinationen der Ausgangssignale beider Zähle; 1 aund \bkoinzidieren.

Da bei der Vorrichtung nach F1 g. 2 jedoch zusätzliche UND-Glieder 5a —5c für die Synchronisierung erforderlich sind, vergrößert sich die Zahl der für den Bau der Vorrichtung zur Erzeugung einer pulsdauermodulierten Welle benötigten Bauteile unter Komplizierung des Schaltungsausbaus. Dieser Nachteil wird dann besonders deutlich, wenn die Zahl der Bits der betreffenden Zähler vergrößert wird.

Erfindungsgemäß werden dagegen als erster und zweiter Zähler jeweils Schieberegister verwendet, die jeweils eine Anzahl von binären Speicherelementen und Rückkopplungsmitteln umfassen. Diese Zähler werden als Zufallsimpulsgeneratoren eingesetzt; sie sind auch als Maximallängen-Linearrückkopplungsschieberegister bekannt. Zähler dieser Art vermögen maximal (2"'-I) Ausgangssignalkombinationen zu erzeugen, wobei N die Zahl der binären Speicherelemente bedeutet. Die Kombination der Ausgangssignale eines solchen Zählers ist nicht regelmäßig, wie dies bei den Ausgangssignalkombinationen nalkombinationen eines Binärzählers der Fall ist. Die Ausgangssignalkombinationen des ersten und des zweiten Zählers mit gleicher Rückkopplung sind jedoch gleich, solange die jeweiligen Zahlen der Eingangstaktimpulse gleich sind. Da bei der erfindungsgemäßen Vorrichtung eine pulsdauermodulierte Impulsfolge durch einen Vergleich der Ausgantjssignalkombinationen der beiden Zähler, die mit Eir.jattgstaktimpulsen verschiedener Folge-Frequenzen gespeist werden, erhalten wird, kann die Aufgabe der Erfindung durch Verwendung zweier Zähler gelöst werden, die bei Eingangstaktimpulsen gleicher Zahl jeweils Ausgangssignale derselben Kombination liefern.

Bei der bevcrzugten Ausführungsform der Erfindung gemäß F i g. 3 umfassen Zähler 11 und 12 Vierbit-Schieberegister 21 bzw. 22. Diese Zähler bestehen aus binären Speicherelementen, z.B. D-Flip-Flops Mw-Mu bzw. ΛΥ21 - Μια, die durch erste bzw. zweite Taktfrequenzen CP] bzw. CPi verschoben werden. Die zweite Taktfrequenz CPi ist dab»;i ausreichend kleiner gewählt als die erste Taktfrequenz CP], Beispielsweise wird eine Taktfrequenz CPi jedesmal dann dem zweiten Zähler 12 geliefert, wenn der erste Zähler 11 durch die

Taktfrequenz CPi einmal zum Umlauf gebracht wird. Bei der dargestellten Ausführungsform sind die Ausgänge Qw-Qm und φι-φι der betreffenden binären Speicherelemente Mi-Wu bzw. M21 — Mn mit den Signaleingangsklemmen D\₂-D\* bzw. Du—Du der nachgeschalteten binären Speicherelemente verbunden. Die Ausgänge der betreffenden Stufen der Schieberegister 21 und 22 sind an einen Komparator 13 angelegt. Die Ausgänge Qm und Qu des dritten und des vierten Speicherelements Mu bzw. Mu des ersten Registers 21 liegen an den Eingängen eines exklusiven ODFR-Glieds 31, dessen Ausgang über einen Umsel/cr 41 an die Signalcingangsklcmmc Dn des binären Speicherelemenls Mn der ersten Stufe rückgekoppelt ist. Der Umsetzer 41 kann weggelassen werden, wenn die Eingänge des exklusiven ODER-Glieds Q^ und Q,i oder Q\ t und Qn entsprechen. Ebenso sind die Ausgänge Q₁ 1 und Qn der dritten b/w. der vierten Stufe des /weiten Schieberegisters 22 an die F.ingiinge eines exklusiven ODER-Glieds 32 angelegt, dessen Ausgang an die L-üngangsklemmc /A>i des binären Speieherelements Mm der ersten Stufe rückgekoppelt ist. Die Alisgangssignale de^r betreffenden Stufen des ersten und des /weiten Schieberegisters werden durch den Komparator 13 miteinander verglichen, und wenn die Ausgangssignalkombinationen beider Register koinzidieren, wird ein Koinziden/Ausgangssignal C« geliefert. Das erste Schieberegister 21 ist mit einem NOR-Glied 16 versehen, das zur Aufnahme der Ausgangssignale Cn· Q\2· Q\\ und Qm der binären Speicherelemente Mi — Mu und des durch einen Umsetzer 15 invertierten Taktimpulses CPi geschaltet ist. Der Ausgang des NOR-Glieds 16 ist an die Setzklemme Seines Flip-Flops 14 angeschlossen. Dieses Flip-Flop 14 wird daher durch die Taktfrequenz CP, gesetzt, wenn die Ausgangssignalkombination des ersten Zählers 11 vorbestimmte Zustände einnimmt, nämlich in dem in F i g. 3 gezeigten Fall nur ;ius (binären) »Nullen« besteht, während es rückgestellt wird, wenn das Ausgangssignal C<> des Komparators zu einer »1« wird.

Im folgenden ist die Arbeitsweise der Vorrichtung gemau M g. J annand von Fig.¹» naher eriauien. Wenn die Taktfrequenz C/Ί angelegt wird, variiert der Ausgang Q,, des ersten Zählers 11. wie durch die Kurve Qu in F i g. 4 gezeigt, in der Folge »0« »1«. »1«. »1« ... Wie durch die Kurven Q₁;. Q,i und Q,λ gezeigt, werden die Ausgänge ζ/12. Q\s und Q,i durch die Taktfrequenz sequentiell verschoben. Aus diesen Kurven geht hervor, daß 15 Kombinationen der Ausgänge bzw. Ausgangssignale Qu-Q\i gegeben sind. Die Ausgänge bzw. Ausgangssignale Qi\-Q2i des zweiten Zählers 12 ändern sich auf entsprechende Weise in Abhängigkeit von der Taktfrequenz CP2.

In der vorstehenden Beschreibung ist vorausgesetzt, daß jeweils eine Taktfrequenz CPi an den zweiten Zähler 12 angelegt wird, sooft die Zählung des ersten Zählers 11 einen Umlauf beendet hat. Mit anderen Worten: es wird vorausgesetzt, daß die Taktfrequenz CP2 an den zweiten Zähler angelegt wird, wenn alle Ausgangssignale des ersten Zählers einer »0« entsprechen und das Ausgangssignal des NOR-Glieds 16 zu einer »1« wird. In diesem Fall wird die Taktfrequenz CP2

dem zweiten Zähler beim 1, 16^31 Taktimpuls CPi

eingegeben, wobei das Flip-Flop 14 zu diesen Zeitpunkten zur Lieferung eines Ausgangssignais »\« (vgl. Kurven CP2 und V<P in Fig.4) gesetzt wird. Im Augenblick des ersten Taktimpulses CPi entspricht die Kombination der Ausgangssignale Q21 — Q74 des zweiten Zählers der Reihe »I«, »0«, »0«, »0« ... Wie erwähn wird jedoch die Kombination der Ausgangssignal Qu - Qn des ersten Zählers 11 beim zweiten Taktimpul CPi zu »I«, »0«. »0«, »0«. Da zu diesem Zeitpunkt da Ausgangssignal Co des Komparators 13 einer »I entspricht, wird das Flip-Flop 14 rückgestellt. Infolge dessen ist die Wellenform des Ausgangssignais νφ ein Rechteckwelle, die während des einen Taktimpulses CP, den Pegel »!«,während eines Intervalls entsprechend I Taktimpulsen CPi dagegen den Pegel »0« besitzt. Wenn beim sechzehnten Taktimpuls CPi die /weite Taktfre quenz Cf'2 angelegt wird, wird die Kombination de Alisgangssignale Q>, - Q» des /weiten Zählers 12 /u Reihe »I«. »I«. »0«. »0«. während gleichzeitig da

r> Alisgangssignal V'l· des Flip-Hops 14 /u einer »I« win Heim 18. Taktimpuls CPi wird die Kombination de Ausgangssignale Qw -Qu des ersten Zählers Il zu »K »1«. »0«. »0«. was der Kombination »I«, »1«. »0«. »()■ tier Ausgangssignale Qi\ - Qn des /weilen Zählers 12 entspricht, so daß das Flip-Flop 14 durch da Ausgangssignal C_n des Komparators 13 gesetzt win Infolgedessen entspricht die Wellenform des Ausgangs signals V'P des Flip-Flops 14 einer Rechteckwellc, di während eines Intervalls entsprechend zwei Taktimpul sen CPi den Pegel »1« und während eines Intervall entsprechend dreizehn Taktimpulsen den Pegel »0 besitzt. Auf entsprechende Weise wird d;is Flip-Flop 14 beim 3i. Taktimpuls CPi gesetzt und beim 34 Taktimpuls CP rückgestellt, so daß die Wellenform de Ausgangssignais V<P einer Rechteckwellc entspricht, du während eines Intervalls entsprechend drei Taktimpul sen CPi den Pegel »I« und während eines Intervall entsprechend zwölf Taktimpulsen CPi den Pegel »Οι besitzt. Folglich liefert das Flip-Flop 14 ein Rech teck(wellen)ausgangssignal mit einem Tastverhältni von n:(\5-n), mit η entsprechend der Zahl der an den zweiten Zähler 12 angelegten Taktimpulse CPi. Au diese Weise ist es möglich, eine pulsdauermodulierti Impulsfolge zu erhalten, deren Impulsbreite sich zeitabhängig vergrößert.

Wenn an erstes und zweites Schieberegister mit Λ

eine vuiucmiimuiic

können allgemein maximal (2^V— 1) Kombinationen de Ausgangssignale und ein Rechteckwellenausgangssi gnal νφ mit einem Tastverhältnis von (n:(2^v—I —n) erhalten werden. Die Möglichkeit der Anlegung de Rückkopplung ist nicht auf die in der Zeichnung dargestellte beschränkt, sondern kann in Abhängigkei von der Zahl der Bits modifiziert werden. Ebenso kanr die Zahl der Kombinationen von Ausgangssinaler kleiner sein als^^— 1).

Da das Ausgangssignal jedes binären Speicheret ments erfindungsgemäß vollkommen synchron mit den Eingangstaktimpuls erzeugt wird, ist es nicht nu möglich, die der bisherigen Vorrichtung gemäß Fig. anhaftenden Mängel vollständig zu vermeiden, sondert auch die Mängel der bisherigen Vorrichtung gemäf. F i g. 2 auszuräumen, weil der Aufbau der binärer Speicherelemente einfacher ist als derjenige de Flip-Flopschaltung. Die bei einem bisherigen Zählei verwendete Γ-Flip-Flopschaltung besitzt die Funktioi einer Rückkopplungsschaltung, unabhängig davon, öl sie vom Servomanipulator-Typ oder von einem Typ mi sechs UND-Gliedern ist. Dagegen kann das erfindungs

&5 gerr.äßt verwendete binäre Speicherelement der Schie beregister ein Speicherelement sein, das nicht mi Rückkopplungsschleife versehen ist, etwa eine D-Flip Flopschaltung, in welcher das Signal in nur einei

Richtung fliel3l. Bei der Herstellung der erfindungsgemäOcn Vorrichtung unter Verwendung integrierter Schaltkreise ist es daher nicht nur möglich, den l'reiheitsgrad der Anordnung der binären Speicherelemente auf den integrierten Schaltkreis-Chips zu

erweitern, sondern auch die Räume für die Verdrahtung /u verkleinern. Kine solche Verkleinerung des Verdrahtungsraums ist vorteilhaft, wenn man berücksichtigt, daß dieser Raum etwa 70% des Gesamtraums eines integrierten logischen Schaltkreises ausmacht.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Vorrichtung zur Erzeugung einer pulsdauermodulierten Impulsfolge, mit einem ersten Zähler zum Zählen einer ersten Taktfrequenz, einem zweiten Zähler für eine zweite Taktfrequenz, die niedriger als die erste Taktfrequenz ist, einem Komparator zum Vergleichen der Ausgangssignale der jeweiligen Stufen des ersten Zählers mit den Ausgangssignalen der entsprechenden Stufen des zweiten Zählers zwecks Lieferung eines Koinzidenz-Ausgangssignals, wenn alle Ausgangssignale der entsprechenden Stufen koinzidieren, und einer Flip-Flopschaltung, die setzbar ist, sooft die Kombination der Ausgangssignale der betreffenden Stufen des ersten Zählers einen vorbestimmten Zustand annimmt, und die durch das Koinzidenz-Ausgangssignal riickstellbar ist und dabei eine pulsdauermodulierte Impulsfolge erzeugt, deren Impulsbreite sich zeitabhängig allmählich ändert, dadurch gekennzeichnet, daß die beiden Zähler (11 und 12) jeweils Schieberegister (21 bzw. 22) mit jeweils einer Anzahl von in Reihe geschalteten binären Speicherelementen (Mw, Mn. Mn, Mm bzw. Mit, M22, M2}, M24) zum sequentiellen Verschieben von binären Eingangssignalen aufweisen, und daß die Schieberegister (21, 22) jeweils mit Rückkopplungsmitteln zum Rückkoppeln der Ausgangssignale ausgewählter binärer Speicherelemente als Eingangssignale an die Eingänge der betreffenden binären Speicherelemente der ersten Stufe über exklusive ODER-Glie,^J.er(31, "2) versehen sind.

2. Vorrichtung nach /nspruch ',dadurch gekennzeichnet, daß die beiden Zähle (11, 12) jeweils vier binäre Speicherelemente aufweisen, die mit einer Signaleingangsklemme, einer Signalausgangsklemme und einer zur Aufnahme der ersten oder der zweiten Taktfrequenz (CP\ bzw. CPi) geschalteten Takt(impuls)klemme versehen sind, daß das exklusive ODER-Glied des ersten Zählers zur Aufnahme der Ausgangssignale des dritten und vierten Speicherelemente (Mn bzw. W₁₄) des ersten Zählet s (11) geschaltete Eingänge aufweist, während das Ausgangssignal des exklusiven ODER-Glieds (31) dem Eingang des binären Speicherelements (Mw) der ersten Stufe zugeführt wird, daß das exklusive ODER-Glied (32) des zweiten Zählers (12) mit seinen Eingängen zur Aufnahme der Ausgangssignale des dritten und vierten binären Speicherelemcnts (Mn. Mm) des zweiten Zählers (12) geschaltet ist. während sein Ausgangssignal dem Eingang des binären Speicherelemcnts (M₂₁) der ersten Stufe zugeführt wird, und daß der erste Zähler (11) weilerhin ein NOR-Glied (16) aufweist, dessen Eingänge zur Aufnahme der Ausgangssignale der betreffenden binären Speicherelemente des ersten Zählers (11) und eines invertierten ersten Taktimpulses geschaltet sind und dessen Ausgang zum Setzen der Flip-Flopschaltung(l4)geschaltet ist.