DE3743434C2 - - Google Patents

Description

Die Erfindung betrifft eine Anordnung zur Erzeugung einer Vielzahl von Zeitsignalen gemäß dem Oberbegriff des Patent­ anspruchs 1. Eine Anordnung dieser Gattung ist aus der deut­ schen Patentschrift 29 17 017 bekannt.

Zur Erzeugung einer Folge von Zeitsignalen mit veränder­ licher Intervallzeit von Signal zu Signal kann man stabile Taktgeber, wie z. B. Kristalloszillatoren, verwenden und Digi­ talzähler vorsehen, die so programmiert werden, daß sie die gewünschten Zeitsignale bei vorbestimmten Zählwerten des Taktes auslösen. Die zeitliche Auflösung für das Zeitinter­ vall ist dabei durch das Auflösungsvermögen des Taktes be­ grenzt, so daß die Periode des Zeitsignals nur gleich der Periode des Kristalloszillators oder einem ganzen Vielfachen davon sein kann.

Es gibt aber auch Wege, Zeitsignale mit Periodenwerten zu erzeugen, die andere als ganzzahlige Vielfache der Periode eines Kristalloszillators sind. So kann man z. B. die Takt­ signale in mehrere Phasen aufspalten und dann in programmier­ barer Weise Signale aus den verschiedenen Phasen auswählen, um einen Ausgang zu triggern (so läßt sich z. B. ein Taktsignal mit einer Periode von 4 ns in vier Phasen aufteilen, um eine Auflösung von 1 ns zu erhalten). Ein anderer Weg ist die Verwendung angezapfter Verzögerungsleitungen mit einer höheren Auflösung (z. B. 1 Nanosekunde) als derjenigen des Taktes, um Signalen eine zusätzliche Verzögerung gegenüber dem Beginn der Folge mitzuteilen. So ist es aus der Europä­ ischen Patentanmeldung 00 80 970 bekannt, eine die Impulse eines Taktsignals empfangende Zähleinrichtung nach jeweils einer programmierbaren ganzen Anzahl von Taktperioden einen Zwischenimpuls an eine einstellbare Verzögerungseinrichtung liefern zu lassen, deren Auflösung feiner als diejenige des Taktsignals ist. In einer Art Recheneinrichtung wird ein variierender Rückstandswert ermittelt, der angibt, um wel­ chen Bruchteil einer Taktperiode jeder Zwischenimpuls noch zusätzlich zu verzögern wäre, um eine Impulsfolge mit dem gewünschten Periodenwert zu erhalten. Die einstellbare Ver­ zögerungseinrichtung wird entsprechend diesem Rückstandswert ständig nachgestellt, so daß am Ausgang ein Zeitsignal er­ scheint, dessen Periodenwert einem gewünschten nicht-glatten Vielfachen der Taktsignalperiode entspricht.

Es kann erwünscht sein, nicht nur die Wiederholperiode von Zeitsignalen auf nicht-glatte Vielfache einer Eingangstakt­ periode zu bemessen, sondern auch die zeitliche Lage (Phase) der Zeitsignale innerhalb der jeweils bestimmten Periode unterschiedlich einzustellen. So besteht Bedarf an der Er­ zeugung einer Vielzahl von Zeitsignalen, deren gemeinsamer Periodenwert auf ein nicht-glattes Vielfaches der Periode eines Original-Taktsignals einstellbar ist und deren unter­ schiedliche Zeitwerte, welche die Phase des jeweiligen Zeit­ signals innerhalb der gemeinsamen Periode bestimmten, zusätz­ lich einstellbar sind, und zwar ebenfalls mit einer feineren zeitlichen Auflösung als derjenigen des Taktsignals. Die aus der eingangs erwähnten deutschen Patentschrift 29 17 017 be­ kannte Anordnung vermag solche Zeitsignale zu liefern und setzt sich zusammen aus einer Hauptsteuerschaltung und einer Vielzahl örtlicher Flankengeneratoren. In der Hauptsteuer­ schaltung wird der gemeinsame Periodenwert der örtlich zu erzeugenden Zeitsignale bestimmt, während in den örtlichen Flankengeneratoren die jeweiligen Zeitwerte eingestellt werden.

Im bekannten Fall wird in jedem örtlichen Flankengenerator eine örtliche Zähleinrichtung auf einen Zählwert programmiert, der gleich dem ganzzahligen Teil des den jeweiligen Zeitwert bestimmenden nicht-glatten Vielfachen der Taktperiode ist.

Ein beim jeweiligen Erreichen dieses Zählwertes erzeugter örtlicher Zwischenimpuls wird dann in einer feinen Verzöge­ rungsleitung um den noch verbleibenden Bruchteilwert einer Taktperiode verzögert. Sowohl der ganzzahlige Teil als auch der Bruchteilwert bleiben von Periode zu Periode gleich, solange der gewünschte Zeitwert (Phasenlage) des Ausgangs- Zeitsignals erzielt werden soll.

Bei der bekannten Anordnung ist es erforderlich, dem Zähl­ eingang jeder örtlichen Zähleinrichtung ein Taktsignal an­ zulegen, dessen Phase sich gegenüber derjenigen des Origi­ nal-Taktsignals sprunghaft mit jeder Periode eines von der Hauptsteuerschaltung kommenden Rückstellimpulses ändert. Diese Phasensprünge werden in der Hauptsteuerschaltung durch eine Verzögerungsleitung bewirkt, die durch den ermittelten Rückstandswert eingestellt wird. Außerdem müssen die Rück­ stellimpulse für jede örtliche Zähleinrichtung gegenüber dem von der Hauptsteuerschaltung kommenden Zwischenimpuls um ein ständig variierendes Maß verzögert werden, ebenfalls entsprechend dem in der Hauptsteuerschaltung ermittelten Rückstandswert. Diese Verzögerung erfolgt in der Hauptsteuer­ schaltung mittels einer weiteren gesonderten Verzögerungs­ leitung, die durch den Rückstandswert mit einer Auflösung einstellbar ist, welche feiner als diejenige des Taktsignals ist. Das Ausgangssignal dieser Verzögerungsleitung wird als Rückstellimpuls an den Rückstelleingang jeder örtlichen Zähl­ einrichtung übertragen.

Nachteilig bei der bekannten Anordnung ist es, daß im Wege der Erzeugung des Ausgangs-Zeitsignals drei Verzögerungsein­ richtungen wirksam sind, die jeweils mit einer Auflösung einstellbar sein müssen, welche feiner ist als die Auflösung des Taktsignals. Dies ist wenig förderlich für die Genauig­ keit der Festlegung eines exakten Zeitpunktes für das Aus­ gangs-Zeitsignal. Ein weiterer Nachteil ist, daß im bekannten Fall gleichzeitig Taktsignale unterschiedlicher Phase auf­ treten, nämlich zum einen das Original-Taktsignal und zum anderen ein synchronisiertes und außerdem noch phasensprin­ gendes Taktsignal.

Die Aufgabe der vorliegenden Erfindung besteht darin, die Verwendung von Taktsignalen unterschiedlicher Phasen in einer gattungsgemäßen Anordnung zu vermeiden. Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Pa­ tentanspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Er­ findung sind in Unteransprüchen gekennzeichnet.

Gemäß der Erfindung wird also der in der Hauptsteuerschaltung ermittelte Rückstandswert nicht an Ort und Stelle verarbei­ tet, um sprunghaft das Taktsignal und den Haupt-Zwischenim­ puls zu verzögern, sondern er wird an die einzelnen Flanken­ generatoren übertragen und dort bei der Ansteuerung jeder örtlichen Verzögerungseinrichtung verarbeitet. Damit ent­ fällt die Notwendigkeit, Taktsignale springender Phase zu ermitteln. Es laufen also alle Teile der Anordnung (Haupt­ steuerschaltung und örtliche Flankengeneratoren) miteinan­ der synchron unter Verwendung derselben Taktsignale, was die Einfachheit der Herstellung und die Zuverlässigkeit des Betriebs fördert. Ferner können Ungenauigkeiten der Über­ tragungsleitungen weniger zu Ungenauigkeiten in der Zeitgabe beitragen. Auch ist das Übersprechen reduziert, weil nur eine Kristalltaktsignalphase ausgeteilt zu werden braucht. Des weiteren kommt man mit einer kleineren Anzahl von Logik­ schaltgliedern, die zum Verzerren von Signalen neigen, zwi­ schen dem Taktsignal und dem endgültigen Zeitsignal aus, wo­ durch die Genauigkeit verbessert wird. Schließlich benötigt man weniger hochauflösende Verzögerungseinrichtungen als im bekannten Fall, und insbesondere ist die effektive Hinter­ einanderschaltung zweier hochauflösender Verzögerungseinrich­ tungen vermieden.

Eine bevorzugte Anwendung der Erfindung sind automatische Schaltungsprüfeinrichtungen, in denen Prüfsignalmuster mit hoher Geschwindigkeit an eine große Anzahl von Eingangs­ anschlüssen der jeweils zu prüfenden Schaltung gelegt werden.

Die Erfindung wird nachstehend an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert.

Fig. 1 zeigt ein Blockschaltbild einer Periodenoszilla­ torschaltung, die dazu dient, Haupt-Zählende-Impulse und Rückstandswerte an eine Vielzahl örtlicher Flankengenera­ toren zu liefern.

Fig. 2 ist ein Blockschaltbild eines örtlichen Flan­ kengenerators, der Taktsignale und die Haupt-Zählende- Impulse und die Rückstandswerte aus der Schaltung nach Fig. 1 verwendet, um einen Zeitflankenimpuls zu erzeugen.

Der in der Fig. 1 gezeigte Haupt-Periodenoszillator 10 empfängt als Eingangssignal die Taktsignale (XTAL) von einem 6,4-Nanosekunden-Kristalloszillator 12 und 8-Bit- Zeiteinstelladressen (für gespeicherte gewünschte Perio­ denwerte) und liefert Ausgangssignale, die von der Viel­ zahl örtlicher Flankengeneratoren 16 verwendet werden, von denen einer in der Fig. 2 gezeigt ist. Das in den Figuren dargestellte Zeitgebersystem wird in einer automatischen Schaltungsprüfeinrichtung verwendet, worin Testsignal­ muster mit hoher Geschwindigkeit an eine große Anzahl von Eingangsanschlüssen einer zu prüfenden Schaltung gelegt werden und die daraus resultierenden Ausgangssignale ge­ fühlt und mit erwarteten Ausgangssignalen verglichen werden.

Der Periodenoszillator 10 nach Fig. 1 enthält einen vor­ einstellbaren 10-Bit-Hauptzähler 18 und einen RAM-Speicher 20 (10 Bit mal 256 Bit) für die höchstwertigen Bits (ab­ gekürzt MSB) von Periodenwerten. Die Ausgangsgrößen die­ ser beiden Einrichtungen werden zu Vergleichszwecken einem Koinzidenzdetektor 22 zugeführt (gebildet durch mehrere Exklusiv-ODER-Glieder, deren Ausgänge durch ODER-Glieder kombiniert werden), um ein Ausgangssignal an ein Flipflop 24 zu liefern, wenn der Zählwert im Zähler 18 mit dem Periodenwert vom Ausgang des RAM-Speichers 20 überein­ stimmt. Der RAM-Speicher 20 für die MSB wird durch Adres­ sen adressiert, die über eine 8-Bit-Zeiteinstelladressen­ schiene 19 aus einem Adressenregister 14 kommen. Das Flip­ flop wird durch die XTAL-Signale taktgesteuert und lie­ fert sein Ausgangssignal an ein Kristallverzögerungsglied 26, das ebenfalls durch die XTAL-Signale taktgesteuert wird und sein Ausgangssignal mit einer Verzögerung von 1 XTAL-Signal liefert, wenn es an seinem Verzögerungs­ steuereingang 28 ein Übertragsignal von einem 6-Bit- Rückstandsaddierer 30 empfängt. Die Zeiteinstelladressen von der Schiene 19 werden außerdem an einen die niedrigst­ wertigen Bits (LSB) von Periodenwerten speichernden RAM- Speicher 32 (6 Bits mal 256 Bits) gelegt, der seinen Aus­ gang auf den B-Eingang des Rückstandsaddierers 30 gibt. Der 6-Bit-Summenausgang S des Rückstandsaddierers 30, mit RES(n) bezeichnet, führt zum Eingang eines Registers 33, dessen 6-Bit-Ausgangssignal, welches mit RES (n - 1) bezeichnet ist, den örtlichen Flankengeneratoren 16 und dem A-Eingang des Rückstandsaddierers 30 zugeführt wird. Das Signal vom Summenausgang S des Rückstandsaddierers 30 wird außerdem auf eine programmierbare Verzögerungsleitung 34 gegeben, die jedesmal dann, wenn sie einen Haupt-Zähl­ ende-Impuls MEOC vom Kristallverzögerungsglied 26 empfängt, nach einer durch den Rückstandswert RES (n) bestimmten Ver­ zögerungszeit einen Ausgangs-Periodenimpuls liefert. Die programmierbare Verzögerungsleitung 34 ist ein digitaler Interpolator, der mit einer Auflösung von 100 ps arbeitet und Verzögerungen bis zu 6,4 ns bewirken kann. Der Aus­ gangsimpuls MEOC des Kristallverzögerungsgliedes 26 wird außerdem zur Rückstellung des Hauptzählers 18 und zur Taktsteuerung des Adressenregisters 14 verwendet.

Der in Fig. 2 dargestellte örtliche Flankengenerator 16 enthält einen örtlichen voreinstellbaren 10-Bit-Zähler 36, der durch die MEOC-Impulse zurückgesetzt wird und durch die XTAL-Signale getaktet wird und der sein 10-Bit- Ausgangssignal auf einen Koinzidenzdetektor 38 gibt wel­ cher als weiteres Eingangssignal das Ausgangssignal eines RAM-Speichers 40 (10 Bit mal 256 Bit) empfängt, der die höchstwertigen Bits (MSB) von Zeitwerten speichert. Das Ausgangssignal des Koinzidenzdetektors wird an ein Flip­ flop 42 gelegt, das durch XTAL-Signale taktgesteuert wird und sein Ausgangssignal an ein Kristallverzögerungsglied 44 liefert, das ebenfalls durch XTAL-Signale taktgesteuert wird. Das Kristallverzögerungsglied 44 hat zwei Verzöge­ rungseingänge 46 und 48, deren jeder fähig ist, die Ab­ gabe eines lokalen Zählende-Signals LEOC vom Ausgang des Kristallverzögerungsgliedes 44 an eine programmierbare Verzögerungsleitung 50 um 1 XTAL-Signal zu verzögern. Der Verzögerungseingang 46 empfängt ein Übertragsignal von einem 6-Bit-Rückstandsaddierer 53, und der Verzögerungs­ eingang 48 empfängt ein Übertragsignal von einem 6-Bit- Verzögerungswert-Addierer 54. Ein weiterer RAM-Speicher 52 (6 Bit mal 256 Bit) speichert die niedrigstwertigen Bits (LSB) von Zeitwerten und wird ebenfalls durch die Zeiteinstelladressen von der Schiene 19 adressiert und liefert sein Ausgangssignal, das mit REM (TV(n)/XTAL) bezeichnet ist, an den A-Eingang des Rückstandsaddierers 53. Der B-Eingang des Rückstandsaddierers empfängt das Ausgangssignal RES (n - 1) vom Haupt-Periodenoszillator 10, und der 6-Bit-Summenausgang S des Rückstandsaddierers 53 ist mit dem A-Eingang des Verzögerungswert-Addierers 44 verbunden. Der B-Eingang des Addierers 54 empfängt einen sogenannten Ausgleichswert DES von einem Ausgleichswert­ generator 56, um die vom Flankengenerator 16 erzeugte Flanke zeitlich so zu justieren, daß sie synchron (also in gerader und nicht in schräger Ausrichtung) mit den Flanken erscheint, die von den Flankengeneratoren für an­ dere Kanäle erzeugt werden. Der Generator 56 wird durch die MEOC-Impulse zurückgesetzt und empfängt Steuersignale CNTRL, die den zu verwendenden Ausgleichswert angeben. Die mit DELAY (n) bezeichnete Größe vom Summenausgang S des Verzögerungswert-Addierers 54 wird an die programmier­ bare Verzögerungsleitung 50 gelegt, die ein digitaler In­ terpolator mit einem Auflösungsvermögen von 100 ps ist und die jedesmal dann, wenn sie einen Impuls vom Kristallver­ zögerungsglied 44 empfangen hat, nach Ablauf eines durch den Wert von DELAY (n) bestimmten Verzögerungsintervalls einen Ausgangsimpuls abgibt.

Im Betrieb liefert der Periodenoszillator 10 in aufeinan­ derfolgenden Zyklen Periodenimpulse mit programmierten Periodenwerten, die andere als ganzzahlige Vielfache der Kristallperiode sind, ähnlich dem Betrieb nach der oben erwähnten US-Patentschrift 42 31 104. Allerdings wird der Rückstandswert nicht dazu verwendet, Kristallsignale zu verzögern, denen weitere Verzögerungen in den Flan­ kengeneratoren hinzugefügt werden, wie im Falle der ge­ nannten US-Patentschrift; stattdessen werden die Kristall­ signale, der Rückstandswert und das digitale Zählende- Signal des Haupt-Periodenoszillators alle zu den örtli­ chen Flankengeneratoren 16 gesendet, wo dem Kristallsig­ nal alle Verzögerungen auf einmal zugefügt werden.

Im folgenden sei der gewünschte Periodenwert für einen beliebigen Zyklus n mit PV (n) bezeichnet. In der Anord­ nung nach Fig. 1 werden die ganzzahligen Werte, die den ganzzahligen Teil des Ergebnisses einer Division von PV (n) durch die Kristallperiode XTAL darstellen und in Fig. 1 mit INT (PV (n)/XTAL) bezeichnet sind, als MSB der Perioden­ werte in den RAM-Speicher 20 eingegeben, und die Restwerte (in Einheiten von 100 ps) dieser Division, die in Fig. 1 mit REM(PV (n)/XTAL) bezeichnet sind, werden als LSB der Periodenwerte in den RAM-Speicher 32 eingegeben. PV (n) kann von 19,2 ns (ein Minimum von drei Kristallperioden ist notwendig, um die Beförderung der Signale durch die Schaltungsanordnung zur Durchführung von Berechnungen zu berücksichtigen) bis 6,5 Mikrosekunden (2¹⁰ Kristallperio­ den) reichen und ist einer der 256 Werte, die in den RAM- Speichern 20 und 32 gespeichert sind. Der Periodenwert PV (n) ist also eine Summe der im RAM-Speicher 20 enthal­ tenen ganzzahligen Werte (in Einheiten ganzer Taktperioden) und der im RAM-Speicher 32 enthaltenen Restwerte (in Ein­ heiten von 100 ps). Der Hauptzähler 18 zählt die XTAL-Sig­ nale und liefert sein Ausgangssignal an den Koinzidenzde­ tektor 22, der einen Impuls an das Flipflop 24 legt, wenn der Zählwert den Zähler 18 gleich dem vom RAM-Speicher 20 gelieferten ganzzahligen Wert ist. Das somit eingestellte Flipflop 24 liefert beim Erscheinen des nächsten XTAL- Signals einen Impuls an das Kristallverzögerungsglied 26, das dann beim nächsten XTAL-Signal (falls keine Verzöge­ rung infolge eines Übertragungssignals am Verzögerungsein­ gang 28 bewirkt wird) einen Impuls MEOC liefert, der den Zähler 18 zurückstellt und das Zeiteinstelladressenre­ gister 14 veranlaßt, die nächste Zeiteinstelladresse an die RAM-Speicher 20, 32 zu legen. Der vom RAM-Speicher 32 gelieferte Restwert wird im Rückstandsaddierer 30 mit dem am Eingang A liegenden Wert addiert, und das so gebildete Summensignal RES (n) wird auf die Verzögerungsleitung 34 und das Register 33 gegeben. Die Verzögerungsleitung 34 liefert einen Periodenimpuls immer dann, nachdem sie einen MEOC-Impuls empfangen hat und anschließend eine durch den Wert RES (n) bestimmte Verzögerungszeit verstrichen ist. Das Register 33 liefert auf den Empfang eines XTAL-Sig­ nals hin ein Ausgangssignal, das mit RES (n - 1) bezeichnet ist, um anzuzeigen, daß dieses Signal um einen MEOC-Zyklus hinter dem Eingangssignal zum Register 33 zurückliegt. Der Wert RES (n), der vom Rückstandsaddierer 30 zur pro­ grammierbaren Verzögerungsleitung 34 und zum Register 33 gegeben wird, ist der Wert der letzten 6 Bits des Rechen­ ergebnisses gemäß folgender Gleichung:

RES (n) = RES (n-1) + REM(PV (n)/XTAL), wobei
PV (n) = Programmierter Periodenwert für den Zyklus n,
XTAL = Wert der Kristallperiode
REM (x/y = Rest der Division "x durch y"
RES (n) = Rückstand für den n-ten Zyklus (RES(O) = O).

Wenn es sich also um den Anfangszyklus handelt, ist RES (n) einfach gleich dem Restwert, der vom RAM-Speicher 32 ge­ liefert wurde. In nachfolgenden Zyklen ist RES (n) gleich der Summe dieses Wertes plus dem Rückstandswert aus dem je­ weils vorhergehenden Zyklus, der vom Ausgang des Registers 33 zurückgekoppelt wird. Periodenimpulse, deren Perioden­ werte PV (n) andere als ganzzahlige Vielfache der Periode des Oszillators 12 sind, werden also dadurch erhalten, daß eine ganze Anzahl von Taktsignalen gezählt wird, um einen MEOC-Impuls zu erhalten, und daß dieser MEOC-Impuls beim ersten Zyklus um den Restwert verzögert und bei den darauf­ folgenden Zyklen jeweils um die Summe des Restwertes und des Rückstandswertes verzögert wird, um die Tatsache zu berücksichtigen, daß der jeweils vorhergehende Periodenim­ puls nicht synchron mit einem Taktsignal war. Da der Os­ zillator beim hier beschriebenen Beispiel eine Periode von 6,4 ns hat und die programmierbare Verzögerungslei­ tung 34 Verzögerungen in Einheiten von 100 ps hinzufügt, läuft der Rückstandsaddierer 30 über und liefert ein Über­ tragsignal, wenn er bis 64 gezählt hat. Der MEOC-Impuls ist dann wieder einmal synchron mit dem Kristallsignal, so daß im Kristallverzögerungsglied 26 eine Verzögerung um eine Kristallsignalperiode bewirkt wird. Der Perioden­ impuls wird von einem Generator für Prüfsignalmuster (nicht dargestellt) verwendet, um die zu formatierenden Daten für den nächsten Zyklus zu senden.

Gemäß der Fig. 2 empfängt der Flankengenerator 16 vom Periodenoszillator 10 die MEOC-Impulse, XTAL-Signale, Zeiteinstelladressen auf der Schiene 19 und die Rückstands­ werte RES (n - 1). Die MEOC-Impulse stellen den Zähler 36 zurück, der die XTAL-Signale zählt und sein Ausgangssignal auf den Koinzidenzdetektor 38 gibt. Der für den Zyklus n für den Flankengenerator 16 eingestellte Zeitwert TV (n) wird aufgespalten in eine ganze Zahl von Kristallperioden (als INT (TV (n)/XTAL) bezeichnet) plus einem Restwert (als REM(TV (n)/XTAL) bezeichnet) in den RAM-Speichern 40 und 42, ähnlich wie es mit dem Periodenwert geschah. Wenn der Zählwert am Ausgang des Zählers 36 gleich dem im RAM- Speicher 40 enthaltenen ganzzahligen Teil (höchstwertige Bits MSB) des Zeitwertes ist, wird ein Impuls an das Flip­ flop 42 geliefert, das daraufhin beim nächsten XTAL-Signal einen Impuls an das Kristallverzögerungsglied 44 liefert. Der Restwert REM(TV (n)/XTAL) wird an den A-Eingang des 6-Bit-Addierers 53 gelegt, der diesem Wert den vom Oszilla­ tor 10 gelieferten Rückstandswert RES (n - 1) hinzuaddiert. Die 6-Bit-Summe dieser beiden Werte wird dann auf den Ver­ zögerungswert-Addierer 54 gegeben, der noch irgendeinen Ausgleichswert DES vom Ausgleichswertgenerator 56 hinzu­ addiert. Die Summe dieser Werte wird dann auf die pro­ grammierbare Verzögerungsleitung 50 gegeben. Der Ver­ zögerungswert wird also bestimmt durch die letzten 6 Bits der nach folgender Gleichung berechneten Zahl:

DELAY (n) = RES (n-1) + REM(TV (n)/XTAL) + DES,
wobei
TV (n) = Programmierter Zeitwert für den Zyklus n
DES = Ausgleichswert für den örtlichen Flankengenerator 16.

Ähnlich wie im Periodenoszillator 10 liefert das Kristallver­ zögerungsglied 44 seinen LEOC-Impuls an die programmier­ bare Verzögerungsleitung 50, die diesem Impuls eine Ver­ zögerung mitteilt, deren Wert hier gleich DELAY (n) ist. Die beiden Verzögerungseingänge 46 und 48 werden verwendet, wenn die 6-Bit-Addierer 53 und 54 überlaufen und Übertrag­ signale liefern. Das Ausgangssignal der programmierbaren Verzögerungsleitung 50 ist ein Zeitflankenimpuls, der zur Erzeugung einer Flanke verwendet wird, welche ihrerseits z. B. mit einer Flanke aus einem anderen örtlichen Flanken­ generator benutzt wird, um einen Datenimpuls an eine digi­ tale Schaltung zu liefern, die durch eine den Zeitsignal­ geber verwendende automatische Prüfeinrichtung geprüft wird. Der Zeitwert TV (n) kann sich also von den Periodenwerten PV (n) unterscheiden, was z. B. davon abhängt, ob der Zeit­ impuls eine Vorder- oder eine Rückflanke ist und wie groß die gewünschte Impulsbreite sein soll. Die DES-Werte sor­ gen für einen Zeitausgleich, der sich abhängig vom Signal­ weg zum und durch den Generator ändert und auch abhängig davon ist, ob die Flanke für ansteigende oder abfallende Flanken verwendet wird und ob sie in einem Treiber oder in einem Detektor benutzt wird.

Es bringt wesentliche Vorteile, reine Kristallsignale an die örtlichen Flankengeneratoren zu senden und alle Ver­ zögerungen auf einmal zu addieren. Das Zeitgebersystem ist völlig synchron, so daß es leicht herzustellen und zuverlässig im Betrieb ist. Nur ein reines Kristallsignal wird über das System ausgestreut, so daß Ungenauigkeiten der Übertragungsleitungen nicht zu Ungenauigkeiten der Zeitgabe beitragen; Rückstands- und Restwertverzögerungen werden auf digitaler Ebene addiert. Da es nur eine einzi­ ge Phase des Kristallsignals gibt, vermindert sich das Übersprechen. Ausgleichswerte werden in einfacher Weise in der digitalen Ebene anstatt in der analogen Ebene hin­ zuaddiert. Die Anzahl von Logikschaltgliedern zwischen dem reinen Kristallsignal und den endgültigen Zeitsignalen ist ein absolutes Minimum, was eine bessere Genauigkeit ergibt, weil vermieden wird, daß die endgültigen Zeitsig­ nale auf Signalen basieren, die eine Vielzahl von Logik­ schaltgliedern durchlaufen haben, deren jedes eine gewisse Verzerrung einführen kann.

Es sind auch andere Ausführungsformen der Erfindung mög­ lich. So kann das erfindungsgemäße Zeitgebersystem auch in anderen Schaltungsanordnungen als in mehrkanaligen automatischen Schaltungsprüfeinrichtungen eingesetzt wer­ den, insbesondere in allen Schaltungsanordnungen, die präzise Zeitflanken benötigen, welche sich von Zyklus zu Zyklus bzw. von Periode zu Periode ändern lassen.

Claims (7)

1. Anordnung zur Erzeugung einer Vielzahl von Zeitsignalen, deren gemeinsamer Periodenwert auf ein nicht-glattes Viel­ faches der Periode eines Original-Taktsignals einstellbar ist und deren unterschiedliche, die Phase des jeweiligen Zeitsignals bestimmende Zeitwerte mit einer feineren zeit­ lichen Auflösung als derjenigen des Taktsignals einstell­ bar sind,
mit einer Hauptsteuerschaltung, in welcher eine die Im­ pulse des Original-Taktsignals empfangende Hauptzählein­ richtung nach jeweils einer programmierbaren Anzahl von Taktperioden einen Haupt-Zwischenimpuls erzeugt und in welcher ein variierender Rückstandswert ermittelt wird, der angibt, um welchen Bruchteil einer Taktperiode jeder Haupt-Zwischenimpuls zu verzögern wäre, um eine Impuls­ folge mit dem gewünschten Periodenwert zu erhalten, und
mit einer Vielzahl örtlicher Flankengeneratoren, deren jeder eine örtliche Zähleinrichtung aufweist, die an ihrem Zähleingang Taktimpulse der Frequenz des Taktsignals und an ihrem Rückstelleingang ein Rückstellsignal von der Hauptsteuerschaltung empfängt und die bei Erreichen eines programmierbaren Zählwertes einen örtlichen Zwischenimpuls an eine programmierbare örtliche Verzögerungseinrichtung liefert, deren Verzögerungszeit durch ein Verzögerungssteuer­ signal mit einer Auflösung, welche feiner als diejenige des Taktsignals ist, derart einstellbar ist, daß sie im Anschluß an jeden örtlichen Zwischenimpuls ein Ausgangs-Zeitsignal liefert mit dem gewünschten Periodenwert und mit der ge­ wünschten Phase,
dadurch gekennzeichnet,
daß die dem Zähleingang jeder örtlichen Zähleinrichtung (36) zugeführten Taktimpulse die Impulse des Original- Taktsignals (XTAL) sind;
daß das dem Rückstelleingang jeder örtlichen Zählein­ richtung (36) zugeführte Rückstellsignal der Haupt- Zwischenimpuls (MEOC) von der Hauptsteuerschaltung ist;
daß jeder örtliche Flankengenerator (16) eine Rechenein­ richtung (53, 54, 56) enthält, die den variierenden Rück­ standswert (RES) von der Hauptsteuerschaltung (10) emp­ fängt und ihn mit einem die gewünschte Phase bestimmenden Restwert (REM (TV (n)/XTAL)) addiert, um das örtliche Ver­ zögerungssteuersignal zu bilden.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jede örtliche Zähleinrichtung (36, 38, 40) einen die Impulse des Original-Taktsignals zählenden örtlichen Zähler (36) enthält und einen Koinzidenzdetektor (39) aufweist, der die Ausgangsgröße des örtlichen Zählers mit einer einem gewünschten Zeitwert entsprechenden gan­ zen Zahl vergleicht und ein Ausgangssignal an ein Flipflop (42) liefert, das beim nächsten Taktsignal getriggert wird.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß jede örtliche Zähleinrichtung (36, 38, 40) einen ersten RAM- Speicher (40) enthält, der mit ganzen Zahlen bespeichert wird, welche angeben, wie viele ganze Taktperioden in ge­ wünschten Zeitwerten enthalten sind, und daß die mit der Ausgangsgröße der Zähleinrichtung verglichene ganze Zahl aus dem ersten RAM-Speicher genommen wird.

4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß jede programmierbare örtliche Verzögerungseinrichtung (50, 52, 53, 54) eine Verzögerungsleitung (50) enthält und einen zweiten RAM-Speicher (52) aufweist, der mit den Restwerten gespeichert wird, die man erhält, wenn man die gewünschten Zeitwerte durch die Taktperiode dividiert, und daß ferner eine gemeinsame Adressenschiene (19) vorgesehen ist, die mit dem ersten und dem zweiten RAM-Speicher (40, 52) in allen örtlichen Flankengeneratoren (16) verbunden ist.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß jede programmierbare örtliche Verzögerungseinrichtung (50, 52, 53, 54) einen ersten Addierer (53) enthält, der Rück­ standswerte mit den Restwerten addiert und die Summe an die Verzögerungsleitung (50) legt.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß jede programmierbare örtliche Verzögerungseinrichtung (50, 52, 53, 54) einen zweiten Addierer (54) enthält, der einen Ausgleichswert mit dem Rückstandswert und den Restwerten addiert und die Summe an die Verzögerungslei­ tung (50) legt.

7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß der Ausgleichswert von einem Ausgleichswertgenerator (56) geliefert wird, der den Ausgleichswert von Zyklus zu Zyklus ändern kann.