DE2917017C2 - Taktsignalgenerator - Google Patents

Taktsignalgenerator

Info

Publication number
DE2917017C2
DE2917017C2 DE2917017A DE2917017A DE2917017C2 DE 2917017 C2 DE2917017 C2 DE 2917017C2 DE 2917017 A DE2917017 A DE 2917017A DE 2917017 A DE2917017 A DE 2917017A DE 2917017 C2 DE2917017 C2 DE 2917017C2
Authority
DE
Germany
Prior art keywords
clock
time
counter
signals
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2917017A
Other languages
English (en)
Other versions
DE2917017A1 (de
Inventor
Richard Paul Simi Valley Calif. St. Clair
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE2917017A1 publication Critical patent/DE2917017A1/de
Application granted granted Critical
Publication of DE2917017C2 publication Critical patent/DE2917017C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
    • H03K3/72—Generators producing trains of pulses, i.e. finite sequences of pulses with means for varying repetition rate of trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Description

Die Erfindung betrifft einen Taktsignalgenerator, wie er im Oberbegriff des Anspruchs 1 vorausgesetzt ist
Stabile Taktgenerator en, wie beispielsweise Quarzoszillatoren werden verwendet, um eine Folge von
Zeitsignalen mit von Signal zu Signal variablen Intervallen durch das Programmieren digitaler Zähler zum Triggern der Zeitsignale bei vorbestimmten Taktanzahlen des Taktgenerators zu erzeugen. Obwohl Verzögerungsleitungen mit Abgriffen verwendet wurden, die eine größere Auflösung (beispielsweise 1 nsec) als der Taktgenerator (beispielsweise 16 nsec) aufweisen, um zusätzlich Signale gegenüber dem Anfang der Folge zu verzögern, war die Auflösung der Zeitsignalintervalle in solchen Systemen durch die Auflösung des Taktgenerator begrenzt, wobei die Periode des Zeitsignals gleich der Periode des Quarzoszillators oder ein ganzzahliges Vielfaches davon war.
Aus der DE-OS 25 10 668 ist eine digital programmierbare Zeitgeber- und Verzögerungsanordnung be- is kannt, bei welcher ein Taktgeber eine Impulsfolge mit einer festen Periode erzeugt und ein Teiler in Verbindung mit einem Zähler nach jeweils neun Taktimpulsen einen Referenzimpuls abgibt. Die Zeitintervalle zwischen diesen Referenzimpulsen beträgt immer 72 nsec, und es ist keine Möglichkeit vorgesehen, die Anzahl der gezählten Taktimpulse zu verändern. Unter Zuhilfenahme des Referenzimpuises erzeugt eine Verzögerungseinheit einen zeitlich verzögerten Impuls, wobei die Verzögerung zwischen 0 und 71 nsec liegen kann und von der Wahl zweier Binärwörter abhängt. Die Periode zwischen zwei aufeinanderfolgenden verzögerten Impulsen beträgt unabhängig von der Größe der Verzögerung immer 72 nsec, und diese Periode ist dieselbe wie die Periode der Referenzimpulse und ist ein ganzzahliges Vielfaches der Periode des Taktgebers.
Weiterhin ist aus der DE-AS 24 06 923 ein mit digitalen Bauelementen aufgebautes Monoflop bekannt, das einen die Schwingungen eines Oszillators zählenden is elektronischen Zähler zur Begrenzung der Zeitdauer des durch einen Triggerimpuls eingeleiteten instabilen Zustandes des Monoflops enthält, wobei die Oszillatorschwingungen dem Zähleingang des Zählers über ein steuerbares Element zugeführt werden, welches mit Beginn des Zählerstandes 0 für die Oszillatorschwingungen durchlässig geschaltet ist, und das steuerbare Element von mindestens einer der Ausgangsklemmen des Zählers so angesteuert wird, daß es bei Erreichen eines der gewünschten Zeitdauer des instabilen Zustandes zugeordneten, an der gewählten Ausgangsklemme auftretenden Zählerstandes gesperrt ist. Durch Anlegen des Triggerimpulses an einen Rücksetzeingang läßt sich der Zähler auf den Zählerstand 0 zurückstellen.
Die Aufgabe der Erfindung besteht nun in der Angabe eines einfachen, billigen und dabei sehr präzisen Zeitsignalgenerators, bei dem von einem Taktgenerator festen Periodendauer Zeitsignale abgeleitet werden können, deren Periode zu derjenigen des Taktgenerators asynchron sein kann (also nicht gleich oder ein 5i ganzzahliges V:elfaches davon ist).
Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst Spezielle Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Der erfindungsgemäße Zeitsignalgenerator erlaubt eine Einstellung der Periode der abgeleiteten Zeitsignale nach einem Programm und kann von Intervall zu Intervall mit höherer Auflösung als dem Taktgenerator^ Intervall verändert werden. Bei einer Ausführungsform der Erfindung ist ein Taktgenerator mit einem programmierbaren Zähler kombiniert, und das Ausgangssignal wird zur Bildung des Zeitsignals über eine programmierbare Verzägerungsschaltung geführt, und die Verzögerung läßt sich für aufeinanderfolgende Signale mit Hilfe einer programmierbaren Schaltung wiederholt verändern. Bei einer bevorzugten Ausführungsform wird eine Verzögerungsleitung mit Anzapfungen verwendet, deren Auflösung wenigstens lOmal so groß wie diejenige des Taktgenerators ist
Bei einer weiteren bevorzugten Ausführungsform verschiebt eine zweite programmierbare Verzögerungsleitung die Phasenlage des Grundtaktes zur Ableitung eines Taktsignals gleicher Periode wie der Grundtakt, aber mit zeitlicher Verschiebung gegenüber diesem, so daß ein Taktsignal gleichzeitig mit jedem Zeitsignal erscheint
Bei einer weiteren Ausführungsform der Erfindung werden die so abgeleiteten Takt- und Zeitsignale der Reihe nach verwendet, um einen weiteren programmierten Zähler nacheinander vorzustellen und zurückzustellen, und so Zeitflanken zu erzeugen, die zur Steuerung eines Impulsgenerators geeignet sind. Der Generator erzeugt eine Reihe von Impulsen, deren Länge und Abstände Impuls für , npuls programmiert werden können, wobei die Aufiösunf größer ist als die des Grundtaktgenerators.
Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren erläutert. Es zeigt
F i g. 1 ein Blockschaltbild einer Schaltung zur Ableitung von Takt- und Zeitsignalen aus dem Signal eines Quarzoszillators,
F i g. 2 ein Blockschaltbild einer Schaltung, welche unter Verwendung der nach der F i g. 1 abgeleiteten Takt- und Zeitsignale Zeitflanken-Signale zur Steuerung eines Impulsgenerators erzeugt,
F i g. 3 ein Zeitdiagramm, das die Arbeitsweise der Anordnung nach der F i g. 1 darstellt.
Schaltung
In der Fig. Ί ist ein voreinstellbarer 8-Bit-Zähler 10 vorgesehen, um die Ausgangssignale Tose de. Quarzoszillators 12 mit einer Periode von 16 nsec zu zählen. Bei Zählständen, die durch den Zähler von dem Speicher 16 {ein RAM-Speicher für 16 Worte zu je 8 Bit) eingegebene Zahlen bestimmt werden, erzeugt der Zähler Impulse Tc für die Verzögerungsleitung 20. Tc wird auch an den Vorwahl-Eingang 18 des Zählers zurückgekoppelt. Der Oszillator 12 erzeugt auch direkt an der Verzögerungsleitung 24 Tosc-Signale. Jede Verzögerungsleitung 20 und 24 weist eine Auflösung von 1 nsec und ein totales Verzögerungsvermögen von 15 nsec auf. Die Verzögerungsleitungen 20 und 24 werden gewöhnlich durch eine in dem 4-Bit-Register 28 gespeicherte Verzögerungszeit-Zahl gesteuert, um jeweils Zeitsignale Tom und Taktsignale TSyn zu er/.eugen.
Der Speicher 30 (ein RAM-Speicher für 16 Worte zu je 4 Bit) speichert Zahlen zur Änderung der Verzögerung für das Inkrement-Register 28 für aufeinanderfolgende Toi/rSignale. Der 4-Bit-Addierer 31 addiert die in dem Speicher 30 und in dem Register 28 gespeicherten Zahlen und jedes Tbt/rSignal verursacht, daß die Summe in das Register eingeführt wird. Der Addier + 1-Kreis32(ein durch 7bscund Tcgetaktetes Register) ist vorgesehen, um Von dsm Addierer 31 einen Übertrag zu erhalten, wenn die Kapazität (15) des Registers 28 überschritten wird, und um den Zähler 10 für eine Zählung nach dem Empfang des Übertrags zu sperren.
Der Eingang 33 ist mit einem Computer verbunden, um die Zahl-Zahlen und die Verzögerungs-Änderungszahlen in die Speicher 16 und 30 einzugeben und um auszuwählen, welche Zahlen an den Ausgängen des Speichers zu irgendeiner vorgegebenen Zeil anliegen.
In der FIg.2 ist ein 8-Bit-Zähler 34 zum Zählen der Tsyn Impulse vorgesehen. Der Zähler 34 wird durch Τοστ zurückgesetzt. Der 8-Bil-Koinzidenzdetektor 38 erzeugt einen Impuls am Ausgang 42, wenn der am Zählerausgang 36 aufsummierle Zählerstand gleich einer in dem Speicher 40 (ein RAM-Speieher für 16 Worte zu je 8 Bit) gespeicherten Zahl ist. Der Ausgang 42 wird in der Verzögerungsleitung 44 mit einer Auflösung von I nsec bis zu 15nsec verzögert. Die Verzögerungszeit wird durch eine im Speicher 46 (ein RAM-Speicher für 16 Worte zu je 4 Bit) gespeicherte Verzögerungszeitzahl ausgewählt, um ein erstes Zeitflankensignal, das »verzögerte Ausgangssignal 1« zu
te Ausgangssignal 2« wird in ähnlicher Weise durch den 8-Bit-Koinzidenzdetektor 52. die O bis 15 nsec Verzögerungsleitung 54, den Speicher 56 und den Speicher 58 erzeugt. Die verzögerten Ausgangssignale 1 und 2 werden an den Setzeingang und an den Rücksetzeingang des Flip-Flops 60 angelegt, um eine Impulsreihe am Ausgang 62 zu erzeugen. Der Eingang 64 von einem Computer speist und steuert die Speicher 40,46, 56 und 58.
Betriebsweise
Die Fig. 3 zeigt die Anwendung der Schaltung nach der Fig. 1 zur Erzeugung eines Zeitsignals Τοιτ mit einer Periode von 50 nsec für 8 solcher Perioden A bis H. Vor der Periode A koinzidieren die Signale Τοιτ. Tsyh und Tose {ά. h. daß die Verzögerungen der Signale Tc und Tose Null waren). 50 nsec (drei Perioden von 16 nsec des Signals Tose plus 2 nsec) nach dieser Koinzidenz erscheint das Signal Τοιτλ, so daß die Zählerstandszahl 3 (die zuvor in dem Speicher 16 gespeichert war) durch den im Falle der Koinzidenz erscheinenden Impuls Tc in den Zähler 10 gespeichert wird. Die Verzögerungsänderungszahl 2 (die zuvor in dem Speicher 30 gespeichert war) wird in dem Register 28 durch den Addierer 31 zu der Verzögerungszeitzahl 0 addiert und die Summe 2 wird durch Τοιτ bei der Koinzidenz in das Register 28 gespeist, um Verzögerungen von 2 nsec für die Verzögerungsleitungen 20 und 24 auszuwählen. Der Zähler 10 zählt von 3 mit jedem Xrtsr-Eingangssignal um einen Zählschritt nach unten und erreicht nach 3- row~Takten (3 χ 16 = 48 nsec) den Wert 0 und erzeugt ein 7<~Signai, das wiederum um 2 nsec in der Verzögerungsleitung 20 verzögert wird, um das Signal Touta zu erzeugen. Das erste Signal Tsyn in der Periode A erscheint 18 nsec (16 nsec der Periode von Tose plus eine Verzögerung von 2 nsec in der Verzögerungsleitung 24) nach dem Beginn der Periode A. Es folgen ihm zwei weitere Tsr.s^Signale bei Intervallen von 16 nsec. Dies bedeutet daß jedes TsTjv-Signal um 2 nsec gegenüber seinem entsprechenden Tasc-Signal verzögert ist so daß das letzte TswSignal der Periode A mit dem Signal Touta zusammenfällt
50 nsec (3 Perioden des Signals Tose plus 2 nsec) nach dem Signal Touta erscheint das Signal Toutb, und weil der Zähler 10 mit jedem Beginn jeder TbyrPeriode einen neuen Zähibetrieb startet wird die Zäntzahi 3 wieder von dem Speicher 16 durch das Signal Tc in den Zähler gespeist Die Verzögerung der Signale Tose und Ti muß um 2 nsec auf 4 nsec vergrößert werden, daß das Signal Toutb zur gewünschten Zeil in bezug auf das Signal Touta, d. h. sechs gezählte Tbsc^Perioden (96 nsec) plus eine Verzögerung von 4 nsec (insgesamt 100 nsec) nach dem Beginn der Periode A erscheint. Die bereits in dem Addierer 31 vorhandene Summe 4 wird durch das Signal Touta in das Register 28 eingespeist, um Verzögerungen von 4 nsec für die Verzögerungsleitungen 20 und 24 auszuwählen. Der Zähler 10 und die
ίο Verzögerungsleitungen erzeugen dann eine Reihe von 3-7>y;v-Takten bei Intervallen von 16 nsec. wobei der ersle 7VvTakt 18 nsec (14 plus 4) nach dem Signal Tovn erscheint und wobei der letzte Takt der 7>v,vTakte (50 nsec nach Toita) mit dem Signal Torrn
zusammenfällt.
Der Zähler 10, der Speicher 16 und die Verzögerungsleitungen 20 und 24 arbeilen in Perioden C bis G in derselben Weise, um aufeinanderfolgend TocrZeitsias »verzöge?- grtsle und 7"it-.v-Taktsignal? ?v Pivengen Die 7.nhl ΐ
wird in jeder Periode in den Zähler eingespeist und die Verzögerung der Signale Tc und Γα« vergrößert sich bei jeder nachfolgenden Periode um 2 nsec, so daß sich, während das erste r?yv-Signal jeder Periode immer 18 nsec nach dem vorangehenden Signal Tour erscheint
und das letzte rswSignal mit dem Signal Τοντ zusammenfällt, sowohl das Signal Tsyn als auch das Signal Τοντ in bezug auf das Signal Tose zeitlich um einen betrag verschieben, der sich einer vollen Periode des Signals Tose annähert.
jo Während der Periode H wird die geforderte sich aufsummierte Verzögerungszeit 16 nsec (dies entspricht einer Periode des Signals Tasi·/, und dies überschreitet das Vermögen bzw. die Kapazität der Verzögerungsleitungen 20 und 24 des Registers und des Addierers. Wenn
der Addierer 31 zur Verzögerungszahl der Periode G (14) den Wert 2 addiert, wodurch bewirkt wird, daß die Summe 16 wird, erzeugt der Addierer ein Übertrags-Ausgangssignal, das an den Addier + 1-Kreis 32 gegeben wird, und gibt ein Ausgangssignal des Wertes 0
AO an das Register 28. Das Übertrags-Ausgangssignal sperrt den Zählvorgang des Zählers 10 für einen Zählschritt und das gesperrte 7bsr^Signal löscht den Kreis 32, so daß der Zähler 10 wieder mit dem Zählen beginnt Die Signale Tswund Toirrder Periode f/fallen
daher wieder mit dem Signal Tose zusammen und die Zeitbeziehung zwischen den Signalen Tour, Tsyn und Tose entspricht der Zeitbeziehung, die zwischen diesen Signalen am Beginn der Periode A herrschte.
Wenn die Periode des Signals Tom so gewählt wird,
so daß sie beispielsweise 53 nsec beträgt ist die in das Register 10 eingespeiste Zahl-Zahl wieder 3, die Verzögerung der Signale Tc und Tose durch die Verzögerungsleitungen 20 und 24 beträgt jedoch in der ersten Periode 5 nsec und steigt mit jeder folgenden
Periode um 5 nsec. Nach drei Perioden beträgt die aufsummierte Verzögerungszeit 15 nsec und für die vierte Periode erzeugt der Addierer ein Übertrags-Ausgangssignal für den Addier + 1-Kreis, wenn die geforderte Verzögerung 20 nsec beträgt um einen
Zählschrilt zu sperren, und die Verzögerungen der Verzögerungsleitung werden 4 nsec (d h. entsprechend dem Überschuß von 20 nsec über 16 nsec). Während der nächsten Periode werden 5 nsec zu den 4 nsec addiert, was eine Verzögerung von 9 nsec ergibt usw.
Es können ungleichmäßige Perioden des Signals Tour durch eine geeignete Auswahl der in dem Speicher 16 gespeicherten Zahl-Zahlen und der in dem Speicher 30 gespeicherten Verzögerungsänderungs-Zahlen erzeugt
werden. Zum Beispiel wären für aufeinanderfolgende Perioden des Signals Τοισ von 50 nsec, 69 nsec und 28 nsec die Zähl- und Verzögerungsänderungs-Zahlen (vorausgesetzt, daß die Folge der Perioden des Signals Toi'tzü e;ner Zeit begann, zu der die Signale Τοντ, Tsyh und Tose zeitlich zusammenfallen):
/in ;- Zahler- Verzöge- Vcrzögerungs-
Perlode Stands- rungs- änderungs- Zahl Zahl Zahl
50 nsec
69 nsec
28 nsec
2 nsec 7 nsec
3 nsec
so daß das Signal Toi τ 50 nsec (3 Zählungen plus 2 nsec), 119 nsec (7 Zahlungen plus 7 nsec) und 147 nsec (9 Zählungen plus 3 nsec) nach dem Beginn der Folge auftreten würde.
nit» Fig 2 stellt die Verwendung der Signale Tnnr und 7>vv zur Erzeugung von Zeitflanken-Signalen und einer Impulsreihe von auswählbaren Abständen und Breiten dar. TsvvSignale takten den Zähler 34, um das verzögerte Ausgangssignal 1 (das das Flip-Flop 60 setzt, um den an dem Ausgang 62 erscheinenden Impuls einzuleiten) und das verzögerte Ausgangssignal 2 (das das Flip-Flop zurücksetzt, um den Impuls zu beenden) zu erzeugen. Das Signal Toirr, das immer mit einem Signal Tsyh zusammenfällt, setzt den Zähler 34 jedesmal auf 0, wenn für einen vorgegebenen Impuls der Zählvorgang vervollständigt ist, so daß der Zähler 34 mit dem Zählen für den nächsten Impuls beginnen kann.
Die Zeiten, zu denen die verzögerten Ausgangssignale 1 und 2 auftreten, können innerhalb jedes Zählzyklus des Zählers 34 (d. h. innerhalb einer Periode des Signals Tour) in Inkrementen von I nsec, der Auflösung der Verzögerungsleitung 44 und 54, ausgewählt werden. Durch zyklisches Steuern der Signale Tjjw und Toirr (d. h. durch die Zeitverschiebung dieser Signale in bezug auf die Signale Tsyn und Tour des vorhergehenden Zyklus) kann die Zeiteinteilung zwischen aufeinanderfolgenden Zählzyklen auch in Inkrementen von 1 nsec (der Auflösung der Verzögerungsleitungen 20 und 24) ausgewählt werden, so daß durch ein Koordinieren der in den Speichern 16,30,40,46,56 und 58 gespeicherten Zahlen sowohl die Breite als auch der Abstand der am Ausgang 62 erscheinenden Impulsein I nsec-lnkrementen programmiert werden kann.
Das Zeitintervall zwischen dem einen Impuls beendenden Flankensignal (verzögertes Ausgangssignal 2) und dem den nächsten Impuls (verzögertes Ausgangssignal 1) einleitenden Flankensignal kann so ausgewählt werden, daß es 1 nsec kurz ist, so daß der Begrenzungsfaktor zur Bestimmung des kleinsten Intervalls zwischen Impulsen der Ansprechzeil des
in durch die verzögerten Ausgangssignale 1 und 2 betriebenen Kreises entspricht. Wenn es sich bei dem Flip-Flop 60 um einen schnellen integrierten Kreis, beispielsweise einen Kreis der 74LS00-Familie handelt, liegt diese Grenze bei etwa 5 nsec. Kürzere Intervalle können durch die Triangulations-Methode erreicht werden, d. h. daß das Flip-Flop gleichzeitig (wobei das Zeitintervall zwischen dem verzögerten Ausgangssignal 2, das einen Impuls beendet und dem verzögerten Ausgangssignal 1, das den nächsten Impuls startet bzw. einleitet, so programmiert ist. daß es 0 ist) gesetzt und zurückgesetzt wird, wobei die Breite des Ausgangsimpulses durch die Differenz in dem Fortschreiten der Zeit dieser Signale durch das Flip-Flop (etwa 1 nsec) bestimmt wird. Wenn kompliziertere Schaltungen zur Bildung bzw. Formung der Impulse verwendet werden, können die verzögerten Ausgangssignale 1 und 2 weiter um gleiche Beträge verzögert werden, wobei sie ihre gegenseitige Zeitbeziehung aufrechterhalten, um die tatsächlichen Impulse bildenden Zeitflanken zu erzeugen, während unverzögerte »verzögerte Ausgangssignale 1 und 2« verwendet werden, um den impulsformenden Kreis in Vorbereitung auf die tatsächlichen Zeitflanken vorzulriggern.
Der Betrag der Speicherung in den Speichern hängt von der geforderten Zeitauflösung und der Zahl der verschiedenen gewünschten Impulsbreiten und Intervalle ab und sollte ausreichen, um das Programm für die gesamte zu erzeugende Impulsreihe zu beinhalten.
Das gemäß der Fig. 1 erzeugte Signal Toirr kann beispielsweise als Rücksetzsignal für einen analogen Sägezahngenerator verwendet werden. Ein Paar von Pegeldetektoren erzeugt Anfangs- und Endzeitl>anken für einen Impulsgenerator bei ausgewählten Rampenpegeln und das Signal Tour bestimmt die Intervalle zwischen den Impulsen.
Hierzu 2 Blatt Zeichnungen
CO 225/385

Claims (14)

Patentansprüche:
1. Taktsignalgenerator mit einem Taktgeber zur Erzeugung von zeitlich durch eine Taktperiode getrennten Taktsignalen und mit einem die Taktimpulse zählenden und bei vorbestimmten Zählerständen Ausgangssignale liefernden Zähler sowie mit einer nach einem auf jedes Ausgangssignal des Zählers folgenden Verzögerungsintervall ein Zeitsignal liefernden programmierbaren Verzögerungseinrichtung, deren Auflösungsvermögen größer als dasjenige des Taktgebers ist, dadurch gekennzeichnet, daß der Zähler (10) programmierbar ist und zeitlich durch ganzzahlige Vielfache der Taktperiode getrennte Ausgangssignale liefert, und daß die programmierbare Verzögerungseinrichtung (24) die Verzögerungsintervalle wiederholt verändert, um eine Periode der Zeitsignale zu erzeugen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Perioden der Taktsignale ist.
2. Taktsignalgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung (24) wenigstens zehnmal so groß ist wie die des Taktgebers (Osz. 12).
3. Taktsignalgenerator nach Ansprach 2, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung (24) wenigstens 1 nsec beträgt
4. Taktsignalgcnerator nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (24) eine gesamte Verzögerungskapazität aufweist, die nicht größer als die Dauer eines Taktintervalls ist, und dnß der Taktsignalgenerator außerdem eine Einrichtung (Ltg. 18) zum Sperren des programmierbaren Zählers (Iv) für einen Zählschritt, ein Digitalregister (28) zum Steuern der Verzögerung in der Verzögerungseinrichturi, (24), einen Addierer (31) zum schrittweisen Vergrößern des gewünschten Verzögerungswertes und zum entsprechenden Einstellen des Registers (28) nach jedem der Zeitimpulse und zum Einschalten der sperrenden Einrichtung (18) und zum Zurücksetzen des Registers, wenn der Wert der Dauer eines Zeitintervalls entspricht, und ein programmierbares Element (RAM-Speicher 30) zum Steuern des Addierers enthält.
5. Taktsignalgenerator nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (24) eine Verzögerungsleitung mit Anzapfungen enthält.
6. Taktsignalgenerator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine zusätzliche Verzögerungseinrichtung (20) zum Ver zögern der Ausgangssignale des Taktgebers (Osz. 12) vorgesehen ist um Reihen von Taktsignalen zu erzeugen, die dieselbe Periode wie das Takt-Ausgangssignal aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint.
7. Taktsignalgenerator nach Anspruch 6, dadurch gekennzeichnet daß die programmierbare Einrichtung (30, 31, 38) vorgesehen ist, um gleiche Verzögerungen in der Verzögerungseinrichtung (24) und der zusätzlichen Verzögerungseinrichtung (20) zu erzeugen,
8. Taktsignalgenerator nach Anspruch 6, dadurch gekennzeichnet, daß ein zusätzlicher Zähler (34) vorgesehen ist, def durch die Taktsignale getaktet und durch die Zeitsignale zurückgesetzt wird, und daß eine Einrichtung (38, 52) vorgesehen ist, die durch diesen Zähler gesteuert wird, um Zeitflanken zu erzeugen, deren Auflösung gleich der der Verzögerungseinrichtung ist.
9. Taktsignalgenerator nach Anspruch 1 mit
einem Taktgeber, gekennzeichnet durch
eine Einrichtung (10, 24) zum Ableiten einer Reihe von Zeitsignalen von dem Taktgeber (Osz. 12), die eine Periode aufweisen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Periode des Taktgebers ist,
eine Einrichtung (20), die aus den Takten des Taktgebers eine Reihe von Taktsignalen ableitet, welche dieselbe Periode wie die Takte der Takteinrichtung aufweisen, aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint
einen durch die Taktsignale getakteten und durch die Zeitsignale zurücksetzbaren Zähler (34) und
eine Einrichtung (38, 52), die zur Erzeugung von Zeitflanken durch den Zähler steuerbar ist
10. Taktsignalgenerator nach Anspruch 9, dadurch gekennzeichnet daß die Einrichtung zur Erzeugung der Zeitflanken eine erste programmierbare Einrichtung (40, 38, 44) zur Erzeugung einer ersten Zeitflanke, nachdem der Zähler (34) einen ersten Zählerstand erreicht, und eine zweite programmierbare Einrichtung (56, 52, 54) zur Erzeugung einer zweiten ZeitHanke, nachdem der Zähler einen zweiten Zählstand erreicht, ehe er durch das Zeitsignal zurückgesetzt wird, aufweist.
11. Taktsignalgenerator nach Ansprach 10, dadurch gekennzeichnet, daß jede programmierbare Einrichtung einen ersten Teil (38; 52), der eine Auflösung aufweist, die gleich der des Zählers ist und einen zweiten Teil enthält, der eine Verzögerungseinrichtung (44; 54) beinhaltet die eine Auflösung aufweist die größer als die des Zählers ist
12. Taktsignalgenerator nach Ansprach 11, dadurch gekennzeichnet, daß jede programmierbare Einrichtung eine Einrichtung (40; 56) zum Programmieren ihres jeweiligen ersten Teils (38; 52) und ihrer jeweiligen Verzögerungseinrichtung (44; 54) enthält
13. Taktsignalgenerator nach einem der Ansprache 9 bis 12. dadurch gekennzeichnet daß die Auflösung der Taktsignale und der Zeitsignale wenigstens 1 nsec beträgt.
14. Taktsignalgenerator nach Ansprach 13, dadurch gekennzeichnet, daß die Einrichtung zur Ableitung de.· Taktsignale eine Einrichtung (20) zum Verzögern des Ausgangs des Taktgebers (Osz. 12) durch ein ausgewähltes Vielfaches einer Auflösungseinheit die nicht größer als 1 nsec ist, aufweist und daß die Einrichtung zum Ableiten der Zeitsignale einen programmierbaren Zähler (10) aufweist, der auf die Taktsignale anspricht, um ein Ausgangssignal bei einem vorbestimmten Zählerstand zu erzeugen und daß eine Einrichtung (20) zum Verzogern des Ausgangssignals des Zählers um ein ?jsgewähltes Vielfaches der Auflösungseinheit vorgesehen ist.
DE2917017A 1978-04-26 1979-04-26 Taktsignalgenerator Expired DE2917017C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/900,189 US4231104A (en) 1978-04-26 1978-04-26 Generating timing signals

Publications (2)

Publication Number Publication Date
DE2917017A1 DE2917017A1 (de) 1979-10-31
DE2917017C2 true DE2917017C2 (de) 1982-06-24

Family

ID=25412102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2917017A Expired DE2917017C2 (de) 1978-04-26 1979-04-26 Taktsignalgenerator

Country Status (6)

Country Link
US (1) US4231104A (de)
JP (1) JPS54142963A (de)
CA (1) CA1129504A (de)
DE (1) DE2917017C2 (de)
FR (1) FR2424671A1 (de)
GB (1) GB2020072B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3302744A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Taktgesteuerter impulsgenerator
DE3324711A1 (de) * 1983-07-08 1985-01-24 Hewlett-Packard GmbH, 7030 Böblingen Impulsgenerator mit einstellbarer impulsfrequenz, impulsbreite und impulsverzoegerung
DE4034550A1 (de) * 1989-10-31 1991-05-02 Hewlett Packard Co System zur erzeugung einer datenfolge

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355365A (en) * 1980-04-28 1982-10-19 Otis Engineering Corporation Electronic intermitter
US4482983A (en) * 1980-06-23 1984-11-13 Sperry Corporation Variable speed cycle time for synchronous machines
DE3023699A1 (de) * 1980-06-25 1982-01-14 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren und anordnung zur erzeugung von impulsen vorgegebener zeitrelation innerhalb vorgegebener impulsintervalle mit hoher zeitlicher aufloesung
EP0080970B1 (de) * 1981-11-26 1985-12-18 Deutsche ITT Industries GmbH Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler
JPS5977659A (ja) * 1982-10-25 1984-05-04 Sony Corp 回転体の基準信号形成回路
US4564953A (en) * 1983-03-28 1986-01-14 Texas Instruments Incorporated Programmable timing system
US4811193A (en) * 1983-05-04 1989-03-07 Fmc Corporation Variable frequency controller
EP0128228B1 (de) * 1983-06-08 1988-01-07 Ibm Deutschland Gmbh Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
JP2687325B2 (ja) * 1984-12-18 1997-12-08 日本電気株式会社 分周回路
EP0202347B1 (de) * 1985-05-18 1988-05-11 Deutsche ITT Industries GmbH Frequenzteilerschaltung für nichtganze Teilungszahlen nach Art eines Rate-Multipliers
JPS63131616A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp プログラマブルクロツク分周器
US4809221A (en) * 1987-01-28 1989-02-28 Megatest Corporation Timing signal generator
US4779221A (en) * 1987-01-28 1988-10-18 Megatest Corporation Timing signal generator
CA1281385C (en) * 1987-02-09 1991-03-12 George William Conner Timing generator
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
USRE36063E (en) * 1987-02-09 1999-01-26 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
JPH034074Y2 (de) * 1987-12-18 1991-02-01
US4905004A (en) * 1988-04-11 1990-02-27 University of Texas system The Board of Regents Cycle-portion encoder
US5032982A (en) * 1988-05-18 1991-07-16 Zilog, Inc. Device for timing interrupt acknowledge cycles
US4918403A (en) * 1988-06-03 1990-04-17 Motorola, Inc. Frequency synthesizer with spur compensation
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
JPH0224851U (de) * 1988-07-30 1990-02-19
US5193194A (en) * 1988-10-18 1993-03-09 Motorola, Inc. Concurrent arbitration system and method for bus control
US5185880A (en) * 1989-06-05 1993-02-09 Matsushita Electric Industrial Co., Ltd. Stored instructions executing type timing signal generating system
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US5179672A (en) * 1990-06-19 1993-01-12 International Business Machines Corporation Apparatus and method for modeling parallel processing of instructions using sequential execution hardware
US5261081A (en) * 1990-07-26 1993-11-09 Ncr Corporation Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5202642A (en) * 1991-05-09 1993-04-13 Iomega Corporation Apparatus and method for fractional frequency division
US5204911A (en) * 1991-05-29 1993-04-20 Nira Schwartz Inspection method using unique templates and histogram analysis
FR2685581A1 (fr) * 1991-12-23 1993-06-25 Thomson Broadcast Cicruit de generation d'impulsions a frequence variable a partir d'impulsions periodiques.
JP3168673B2 (ja) * 1992-03-13 2001-05-21 松下電器産業株式会社 電気掃除機用吸込具
USRE38482E1 (en) 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
JP2605300Y2 (ja) * 1993-11-01 2000-07-04 株式会社アドバンテスト 半導体試験装置用周期発生器
US5617563A (en) * 1994-11-04 1997-04-01 Sony Corporation Of Japan Duty cycle independent tunable clock
JP2907033B2 (ja) * 1994-11-24 1999-06-21 横河電機株式会社 タイミング信号発生装置
DE69517604T2 (de) * 1995-03-16 2001-02-22 Teradyne Inc Zeitgeber mit mehreren kohärenten synchronisierten takten
JP2909218B2 (ja) * 1995-04-13 1999-06-23 株式会社アドバンテスト 半導体試験装置用周期発生器
US5689690A (en) * 1995-09-25 1997-11-18 Credence Systems Corporation Timing signal generator
US5740410A (en) * 1995-12-15 1998-04-14 Cyrix Corporation Static clock generator
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay
DE69801827T2 (de) 1998-11-14 2002-03-28 Agilent Technologies Inc Taktgenerator
US6360343B1 (en) 1999-02-26 2002-03-19 Advantest Corp. Delta time event based test system
US6816979B1 (en) 2001-02-01 2004-11-09 Cypress Semiconductor Corp. Configurable fast clock detection logic with programmable resolution
US6710622B1 (en) * 2002-04-12 2004-03-23 National Semiconductor Corp Programmable digital one-shot
US7830729B2 (en) * 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US8295182B2 (en) * 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
US7863931B1 (en) * 2007-11-14 2011-01-04 Lattice Semiconductor Corporation Flexible delay cell architecture
US7804349B2 (en) * 2007-12-31 2010-09-28 Teradyne Inc. Timing signal generator providing synchronized timing signals at non-integer clock multiples adjustable by more than one period
KR20120041283A (ko) * 2010-08-25 2012-05-02 주식회사 동부하이텍 제어 데이터 생성 장치
US10056890B2 (en) * 2016-06-24 2018-08-21 Exar Corporation Digital controlled oscillator based clock generator for multi-channel design

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478325A (en) * 1967-01-16 1969-11-11 Ibm Delay line data transfer apparatus
US3581066A (en) * 1968-03-06 1971-05-25 Lear Siegler Inc Programmable counting circuit
GB1294758A (en) * 1969-12-13 1972-11-01 Tokyo Shibaura Electric Co Program control devices
DE2406923B2 (de) * 1974-02-14 1976-07-22 Licentia Patent-yerwaltungs-GmbH, 6000 Frankfurt Mit digitalen bauelementen aufgebautes monoflop
US3913021A (en) * 1974-04-29 1975-10-14 Ibm High resolution digitally programmable electronic delay for multi-channel operation
US4063308A (en) * 1975-06-27 1977-12-13 International Business Machines Corporation Automatic clock tuning and measuring system for LSI computers
US4053739A (en) * 1976-08-11 1977-10-11 Motorola, Inc. Dual modulus programmable counter
US4084082A (en) * 1976-10-12 1978-04-11 Fairchild Camera And Instrument Corporation Programmable counter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3302744A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Taktgesteuerter impulsgenerator
DE3324711A1 (de) * 1983-07-08 1985-01-24 Hewlett-Packard GmbH, 7030 Böblingen Impulsgenerator mit einstellbarer impulsfrequenz, impulsbreite und impulsverzoegerung
DE4034550A1 (de) * 1989-10-31 1991-05-02 Hewlett Packard Co System zur erzeugung einer datenfolge

Also Published As

Publication number Publication date
CA1129504A (en) 1982-08-10
FR2424671A1 (fr) 1979-11-23
FR2424671B1 (de) 1982-10-29
DE2917017A1 (de) 1979-10-31
GB2020072B (en) 1982-06-09
JPS54142963A (en) 1979-11-07
JPS6223495B2 (de) 1987-05-23
US4231104A (en) 1980-10-28
GB2020072A (en) 1979-11-07

Similar Documents

Publication Publication Date Title
DE2917017C2 (de) Taktsignalgenerator
DE3818546C2 (de)
DE2639326A1 (de) Frequenz-synthesizer
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE2357218C2 (de) Vorrichtung zum Vorausberechnen der Position eines bewegten Teiles, beispielsweise in einem Motor
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
EP0084592A1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE2838549A1 (de) Impulsbreitenmesschaltung
DE3324711C2 (de) Impulsgenerator
DE2431825A1 (de) Digitale schaltungsanordnung zum messen der momentanen frequenz von durch impulse dargestellten ereignissen
DE2510668A1 (de) Digital programmierbare zeitgeber- und verzoegerungsanordnung
DE4205346C2 (de) Taktgeber
DE2042022A1 (de) Frequenzdiskriminator
DE2421992C2 (de) Vorrichtung zum Voreinstellen eines elektrischen Impulszählers
DE3234575A1 (de) Verfahren und anordnung zum messen von frequenzen
DE3416548A1 (de) Verfahren und einrichtung zur optimalen zeitlichen einstellung von taktsignalen fuer digitalrechner
DE3107580C2 (de)
DE4026169A1 (de) Programmierbarer rechteckgenerator
DE2512738A1 (de) Schaltungsanordnung mit einem frequenzregler
DE3128706C2 (de) Fühleinheit zur Fernmesssung des Wärmeverbrauches an einer Mehrzahl von Verbrauchsstellen
DE3740130C1 (de) Sinusgenerator
DE3521288C2 (de)
DE2155128C3 (de) Digitale Phasenregelanordnung
DE3836811C2 (de)
DE2600810B2 (de) Ultraschall-sendersystem

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination