DE2042022A1

DE2042022A1 - Frequenzdiskriminator

Info

Publication number: DE2042022A1
Application number: DE19702042022
Authority: DE
Inventors: Breikss Ivars P
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1969-01-13
Filing date: 1970-08-25
Publication date: 1972-03-02
Also published as: FR2101046B1; US3548328A; FR2101046A1; GB1262447A

Description

■Frankfurt am Main,

DipI.lng.R.Mertens «■» 24.8.70

Patentanwalt _{p Q}

6 Frankfurt/Main 1, Ammelburgstr. 34 & $Ί ϊ diy

Honeywell Inc.
27OI Fourth Avenue South. Minneapolis, Minn./USA

"Frequenzdiskriminator"

,Die Erfindung betrifft einen Frequenzdiskriminator mit einer auf den Beginn und das Ende einer Periode des frequenzmodulierten Eingangssignals ansprechenden Schaltung, einem Impulsgenerator, dessen Frequenz wesentlich höher liegt als die Maximalfrequenz des frequenzmodulierten Eingangssignals, und einer durch die erstgenannte Schaltung gesteuerten Zählvorrichtung für die Generatorimpulse, welche ein der Dauer des frequenzmodulierten Eingangssignals entsprechendes Zählerausgangssignal liefert.

Ein Frequenzdiskriminator hat die Aufgabe, ein der Frequenzmodulation des Eingangssignals entsprechend in seiner Amplitude moduliertes Ausgangssignal zu liefern. Bei bekannten Frequenzdiskriminatoren bereitet vielfach das Überschwingen bei großem Frequenzhub Schwierigkeiten und darüberhinaus bedarf es zumeist zeitraubender Austausch- und Abgleicharbeiten, wenn ein Frequenzdiskriminator herkömmlicher Bauart auf eine andere Mittenfrequenz umgestellt werden soll. Hierzu müssen Bauteile neu justiert werden. Besonders schwierig ist der Abgleich der aktiven oder passiven Filterschaltungen am Ausgang des Diskriminators. Theoretisch sollte die Änderung von Bauteilen entweder in der Schaltung mit konstanter Impulsdurchlassbreite oder in den Filtern für die Änderung der Mittenfrequenz ausreichen. Vielfach zeigt sich jedoch,

209810/0763

daß die Filter darUberhinaus hinsichtlich der Eingangsverluste und der Grenzfrequenzen variieren. Präzisionsfilter mit übereinstimmenden Kennlinien sind äußerst teuer und schwierig herzustellen. Bei Diskriminatoren, welche mit einem Irnpulsekonstariter Breite erzeugenden Generator arbeiten, ict für die Änderung der Mittenfrequenz darüberhinaus eine Änderung der Impulsbreite des Generators sowie der Grenzfrequenz am Ausgang des Filters erforderlich.

Diese Schwierigkeiten lassen sich vermeiden, wenn man gemäß der Erfindung bei einem Diskriminator der eingangs genannten Art zusätzlich vorsieht, daß das Zählerausgangssignal einer arithmetischen Schaltung zugeführt wird, welche ein Äusgangssignal liefert, welches linear von der Frequenz des frequenzmodulierten Eingangssignals abhängt. Der Frequenzdiskriminator gemäß der Erfindung arbeitet also digital. Ist das Verhältnis der Trägerfrequenz zur Modulationsfrequenz genügend hoch, so kann eine Siebung des Ausgangssignals ganz entfallen. Vorteilhaft ist auch bei kleinem Verhältnis von Trägerfrequenz zur Modulationsfrequenz, daß die Amplitude der Trägerfrequenzkomponente im Ausgangssignal kleiner als bei den bisher bekannten Diskriminatoren ist. Bei dem digitalen Diskriminator gemäß der Erfindung kann die Änderung der Impulslänge einfach durch eine Änderung der Frequenz des Generatorsignals erzeugt werden. Hierdurch ändert sich auch die Mittenfrequenz. Da der Generator außerhalb des Diskriminators angeordnet sein kann, braucht man bei einer Änderung der Mittenfrequenz nicht in den Diskriminator selbst einzugreifen. Darüberhinaus ist die Umschaltung der Filter, sofern solche überhaupt benötigt werden, einfacher, weil die Filter von einfachem Aufbau sein können. Während herkömmliche Diskriminatoren nur analoge Ausgangssignale liefern, kann der Diskriminator gemäß der Erfindung sowohl analoge als auch digitale Ausgangssignale und letztere sowohl in Serien- als auch in Parallelformat abgeben.

^209810/0763 BADOR₁₈₁NAL

Bei herkömmlichen Frequenzkriminatoren muß in den Filtern, seien sie nun aktiv oder passiv, ein Kompromiß zwischen dem Phasengang, der Helligkeit im Durchlassbereich und dem Kennljnienverlauf im Bereich der Grenzfrequenz in Kauf genommen werden. Darüberhinaus wird die Filterkennlinie vielfach übersteuert, wenn dem Filter statt Sinusschwingungen Rechteckschwingungen zugeführt werden, Die Erfindung macht solche Kompromisse überflüssig bzw. verringert sie auf ein Mindestmaß.

Liefert der Frequenzdiskrtninator gemäß der Erfindung ein digitales Ausgangssignal in Serienform, so wird in Weiterbildung der Erfindung vorgeschlagen, das Ausgangssignal einem das Serlensigrial in ein Parallelsignal umwandelnden Speicher zuzuführen, an den ein Digital-Analog-Umsetzer angeschlossen ist. Es hat sich als vorteilhaft ergeben, als auf Beginn und Ende einer Eingangssignalperiode ansprechende Schaltung einen Einzelimpuls-Inverter zu verwenden.

Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen. Die Erfindung wird im folgenden anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels näher erläutert, Darin zeigt

Figur 1 ein Blockschaltbild des Diskriminator, Figur 2 ein etwas ausführlicheres Schaltbild eines Teiles des Diskriminator, und

Figur 3 wiederum in Form eines Blockschaltbildes,die restliche Schaltung des Diskriminator.

In der folgenden Beschreibung wird ein Signal ¹¹L" als positiv beispielsweise +5 V angesehen und ein Signal ¹¹O" als negativ beispielsweise 0 V.

209810/0763

BAD OR1QINAL

Das zu demodulierende frequenzmodulierende Signal wird in Figur 1 der Eingangsklemme 10 und von dort der Steuerlogikschaltung 13 zugeleitet. Taktgeberimpulse eines Taktgebers 11, dessen Frequenz wesentlich höher ist als die des frequenzmodulierten Signals, werden ebenfalls der Steuerlogikschaltung 13 zugeführt. Die Logikcchaltung 13 enthält einen Zähler, welcher anfängt die Taktgeberimpulse zu zählen sobald ein bestimmter Teil der Kurvenform des frequenzmodulierten Signals festgestellt wird. Diese Tätigkeit wird solange fortgesetzt,bis der Zähler einen bestimmten Zählerstand beispielsweise 202 erreicht hat. Zu diesem Zeitpunkt liefert der Zähler ein Signal an die Periodenmeßschaltung 12, die praktisch ein weiterer Impulszähler ist. Dieses Signal stellt den Zählerstand der Periodenmeßschaltung

12 auf den Wert 202 ein. Der Zähler stellt sich außerdem selbst zurück und bewirkt ferner, daß die Steuerlogikschaltung 13 die Taktgeberimpulse an die Periodenmeßschaltung 12 weitergibt, welche die Taktimpulse zählt beginnend mit dem Wert 202. Diese Betriebsweise hält solange an bis der nächste Teil des frequenzmodulierten Signals mit übereinstimmender Kurvenform festgestellt wird. Dann schickt die Steuerlogikschaltung die Taktimpulse in den Zähler zurück, der zuvor auf O gesetzt wurde. Der Zählerstand in der Periodenmeßschaltung, welche eine binäre Darstellung der Frequenz des frequenzmodulierten Signals darstellt, wird sodann in die arithmetische Schaltung ]A übertragen. Dieser wird außerdem ein konstantes Digitalsignal von der Schaltung 15 her zugeführt. Die arithmetische Schaltung 14 teilt das konstante Digitalsignal unter dem Einfluß d-er Steuerlogikschaltung

13 durch das digitale Eingangssignal. Auf diese V/eise erzeugt die arithmetische Schaltung 14 ein digitales Ausgangssignal, welches dem Modulationsgrad des frequenzmodulierten Eingangssignals proportional ist. Dieses Ausgangssignal wird in Serienform einer Klemme l8 zugeleitet und außerdem dem Halteregister 16. Letzteres wandelt das Seriensignal unter dem Einfluß der Steuerlogikschaltung 13 in ein Parallelsignal um, welches

209810/0763 ^ o_fi)e,_NAL

einerseits über einen Pufferverstärker 21 an die Aungangsklerame 19 und andererseits über einen D/A-Umsetzer 17 an eine Ausgangsklemme 20 geliefert wird. Somit steht an der Ausgangsklemme ein Ausgangsslgnal in Serienform, an der Klemme 19 ein solches in Parallelform und an der Klemme 20 ein analoges Ausgangssignal.

Figur 2 zeigt wiederum den Taktgeber 11, die Periodenmeßschaltung 12 und weitere Einzelheiten der Steuerlogikschaltung Ij5. Das frequenzmodulierte Eingangssignal an der Klemme 10 wird zwei Invertern 25 und 27 zugeleitet. Der Ausgang des ersteren ist λ

mit dem Verbindungspunkt des Widerstandes 29 und eines Kondensators 28 verbunden, welche in Reihe zwischen einer eine Spannung von etwa +5 V führende Klemme JO und Erde eingeschaltet sind. Der Ausgang des Inverters 25 liegt ferner am Eingang eines weiteren Inverters 26. Die Ausgänge der Inverter 26 und 27 sind zusammen an den J-Eingang eines Flip-Flops 31 und über einen weiteren Inverter 52 an den K-Eingang dieses Flip-Flops angeschlossen. Der Q und der ^-Ausgang des Flip-Flops 31 sind an den J- und K-Eingang eines weiteren Flip-Flops 32 angeschlossen. Der Q-Ausgang des Flip-Flops 32 bleibt f^ei während der Q-Ausgang mit einem Eingang eines NAND-Gatters 33 in Verbindung steht. Der Ausgang dieses Gatters liegt am CD-Eingang, d.h. einem der nichtsynchronen Eingänge eines Steuer-Fllp-Flops y\. ' Der Takteingang CLK des Flip-Flops Jh liegt am 202-Ausgang des Gatters 39 wie später noch im einzelnen erläutert wird. Die beiden Ausgänge des Steuer-Flip-Flops J>h sind darüberhinaus mit den Eingängen verbunden. Außerdem ist der Q-Augang an einem weiteren Eingang des NAND-Gatters 35 angeschlossen, während der Q-Ausgang an einem weiteren Eingang des NAND-Gatters J>6 liegt. Der Ausgang des letztgenannten Gatters liegt am Eingang der Periodenmeßschaltung 12. Der Ausgang des NAND-Gatters 35 steht mit einem Eingang eines Zählers 37 in Verbindung. Der Taktgeber 11 hat eine Frequenz, welche von der Mittenfrequenz des zu demolierenden frequenzmodulierten Signals und von der Bandbreite dieses Signals abhängt. Beträgt beispielsweise die Mittenfrequenz 27 kHz und die Bandbreite 5 kHz, so hat der Taktgeber

209810/0763

BAD

vorzugsweise eine Frequenz von 16,6 MHz. Das Ausgangssignal des Taktgebers wird an je einen Eingang der drei Gatter 33,35,36, sowie jeweils an den Takteingang CLK der beiden Flip-Flops JJl, 32 gelegt.

Das FM-Eingangssignal wird den beiden Invertern 25 und 27 gleichzeitig zugeführt. Die beiden Invertern bilden zusammen mit dem Inverter ?.6 einen Einzelirapuls-Inverter, welcher ein einzelnes gleichförmiges Irnpulssignal in Abhängigkeit von jedem negativgerichteten Teil des FM-Signals liefert. Sobald das FM-Signal in negativer Richtung verläuft, schaltet das Ausgangssignal des Inverters 27 praktisch sofort auf das Signal ¹¹L", welches

" an die Verbindung zwischen dem Ausgang des Inverters 26 und den Eingang des Inverters 52 gelangt« Das Ausgangssignal des Inverters 25 kann jedoch nicht sofort auf den Wert "L" umschalten, weil der Kondensator 28 während seiner Aufladung eine Zeitverzögerung bedingt. Schließlich jedoch, wenn er einen vorgegebenen Ladungspegel erreicht und damit eine vorgegebene Spannung am Kondensator liegt, wird der Inverter 26 umgeschaltet und erzeugt ein O-Signal, welches den Ausgang des Inverters 27 festhält. Damit wird also ein einziges Impulssignal durch den negativgerichteten Teil des FM-Signals erzeugt, dessen Länge durch das RC-Netzwerk bestehend aus Widerstand 29 und Kondensator bestimmt ist. Die Impulsdauer kann etwa 50-100 ns betragen. Der

) Inverter 52 stellt sicher, daß die J und K-Eingänge des Flip-Flops 3I komplementäre Impulssignale enthalten. Damit wird ein Signal "L" von vorgegebener Dauer an den J-Eingang des Flip-Flops JH gelegt. Da die Taltgeberirapulse vom Taktgeber 11 geliefert eine hohe Frequenz haben im Vergleich zum FM-Eingangssignal, wird dem Flip-Flop yi während des Signals an seinem Eingang J wenigstens ein Taktimpuls zugeführt. Dieser Taktimpuls bewirkt die Weitergabe eines Signals ¹¹L" durch den Flip-Flop 31 zum Ausgang Q. Gleichzeitig erzeugt der Ausgang Q ein Signal "θ". Diese Signale werden an die Eingänge des Flip-Flops 32 weitergegeben. Beim Auftreten des nächsten Taktgeber-Impulses durchlaufen gleiche Signale den B'lip-Flop 32 und erzeugen ein Signal ¹¹L" am Ausgang Q. Dieses gelangt zum NAND-Gatter 33. Beim nächsten Taktgeberimiauls erzeugt das NAND-Gatter

2098 10/0763 BAD original

33 ein Signal "θ", welches zürn CD-Eingang des Steuer-Flip-Fl ops J¹I gelangt. Es bev.'irkt die J£rxeur;,ung eines Signals "l" am Ausgang Q. Dieses Signal verläuft zu einem Eingang, des 3-IAKD--Gattci2 ')■_} und schaltet dieses Gatter durch mit dem Ergebnis, daß die nachfolgenden Taktgeberimpulse in den Zähler 37 nelangen. Der Kontro] l-hMlp-Flop 3^Jl verharrt in diesem Zustand bis er wie später noch beschrieben wird - zurückgestellt wird.

Der Zähler 37 erzeugt Zählers;!gnale, und als Folge hiervon erzeugt das Gatter 39 ein Ausgangssignal, welches 202 Zeitgeberimpulsen entspracht. Dieses Ausgangssignal wird dem Takteingang CLK des Steuei'-Plip-Flops ~ß^ll zugeleitet, wodurch die Einganf-signale an den Eingängen J und K auf die Ausgänge Q und Q übertrafen werden. Infolgedessen bewirkt das Eingangssignal am Eingang J, welcher an den Ausgang Q und ein Signal '¹L" angeschlossen ist, daß am Ausgang Q das Signal ¹¹L" entsteht. Entsprechend läßt das Eingangssignal am Eingang K am Ausgang Q. ein Signal "d¹ entstehen. Auf diese Weise wird beim Zählerstand 202, das NAND-Gatter J>6 eingeschaltet und das NAND-Gatter 35 abgeschaltet. Demzufolge laufen die Taktimpulse nunmehr zur Periodenmeßschaltung 12, vjo sie gezählt werden. Außerdem stellt das Signal ¹¹L" am Ausgang Q die beiden Dekadenzähler 37A und 37B sowie über einen Inverter 38 den x4-Zähler 37C zurück.

Der nächste negativ gerichtete Teil des FM-Signals bewirkt eine ähnliche Betätigung des Einzelimpulsgebers und der Flip-Flops und 32. Erneut wird ein Signal ¹¹L" vom Flip-Flop 32 dem NAND-Gatter 33 zugeführt. Mit dem nächsten Taktimpuls gelangt ein Signal "θ" an den CD-Eingang des Steuer-Flip-Flops 34 und schaltet diesen um. Infolgedessen nimmt der Ausgang Q des Flip-Flops J>K das Signal ¹¹L" an und schaltet das Gatter 35 ein, während das Signal am Ausgang Q zu "θ" wird und das Gatter 36 sperrt.Als Folge hiervon werden die Taktimpulse des Impulsgenerators 11 über das Gatter 35 dem Zähler 37 zugeleitet und der Betriebszyklus wiederholt. Während der Zähler 37 zählt, wird der vorhergehende Zähler-

209810/0763

BAD ORIGINAL

stand der Periodenmeßsohaltung 12, welcher während der Durchschaltung des Gatters 36 erzeugt wurde, über parallele Ausgangsleitungen der arithmetischen Schaltung 14 zugeführt.

Der Zähler 37 enthält zwei dekadische Zähler yjk und 37B sowie einen X4-Zähler 37C Da die Zähler in Reihe geschaltet sind, stellt das vollständige Aus gangs signal des X4-Zählers37C 400 Taktimpulse dar. Einzelne Ausgänge der Zähler sind wie gezeigt an die Gatter 39, 44 angeschlossen. Zur Erläuterung der Betriebsweise der Gatter wird auf die folgende Tabelle Bezug genommen.

Zahl Ausgang Zahl Ausgang Zahl Ausgang

	D₀C	0^B0^A	0	0	00	D₁C	L^BL^A	L	000	B₂A	2
0	0	0	0	0	10	0	0 0	0	100	0	0
1	0	0	L	L	20	0	0 0	L	200	0	1
2	O	0	L	0	30	0	0 L	0	300	1	0
3	0	0	0	L	40	0	0 L	L		1	1
4	0	L	O	O	50	0	L 0	0
5	0	L	L	L	60	0	L 0	L
6	0	L	L	0	70	0	L L	0
7	0	L	0	L	80	0	L L	L
8	L	0	0	0	90	L	0 0	0
9	L	0	L	L	0 0	L

Das Gatter 39 ist ein NAND-Gatter und mit einem Eingang an den B₀ Ausgang des Dekadenzählers 37A sowie mit dem anderen Eingang Bg-Ausgang des X4-Zählers 37C angeschlossen. Somit erzeugt das Gatter 39 aller 202 Taktimpulse ein Ausgangssignal V, denn es erhält ein Eingangssignal, wenn der Zähler 37C den Zählerstand 202 erreicht und ein weiteres Eingangssignal zwei Zählschritte später. Das Ausgangssignal des Gatters 39 wird dem Takteingang des Steuer-Flip-Flops34 zur Rückstellung des 202-Eingangs des Periodenzähler 12 zugeführt sowie dem CD-Eingang eines Flip-Flops 48. Wie später noch im einzelnen beschrieben wird, hat

209810/0763

die Zufuhr dieses Signals an den R-202-Eingang eine Eingabe eines Zählerstandes von 202 in die Periodenmeßschaltung 12 zufolge, so daß sich ein überlappender Betrieb der Periodenmeßschaltung 12 und des Zählers 37 ergibt.

Während das Gatter 35 durchgeschaltet ist und damit Taktimpulse zum Zähler 37 hindurchläßt, ist das Gatter 36 gesperrt, so daß keine Taktimpulse an die Periodenmeßschaltung 12 gelangen. Wird der beim Zählerstand 202 auftretende Impuls an den Steuer-Flip-Flop 34 gelegt, so kehrt sich der Schaltzustand der Gatter 35 und 36 um, wodurch Signale der Periodenmeßschaltung 12 zugeleitet werden. Da die Periodenmeßschaltung 12 jedoch während des Betriebs des Zählers 37 keine Impulse erhalten hat, beginnt sie beim Wert 202 zu zählen. Die Periodenmeßschaltung kann eine Anzahl von JK-Flip-Flops enthalten, welche in üblicher Weise als Zählerschaltung zusammengeschaltet sind. Der Impuls beim Zählerstand 202 wird außerdem einem Inverter 27 zugeführt, welcher ein Ausgangssignal Hqtv in Form"L" entstehen läßt. Dieses wird zur Steuerung des Halteregisters 36 benutzt.

Das NAND-Gatter 41 ist mit seinem einen Eingang an den Ausgang A, des zweiten Dekadenzählers 37B und mit seinem anderen Eingang an den Ausgang Bq des ersten Dekadenzählers 37A angeschlossen. Diese Signalkombination schaltet das Gatter 41 während der Periode zwischen dem 12. und 14. Schaltschritt in der folgenden Weise durch: Der Ausgang A, wird am zehnten Zählschritt zu ¹¹L" und bleibt so bis zum zwanzigsten Schritt; der Ausgang Bq hat den Wert "L" beim zweiten und dritten sowie beim sechsten und siebten Zählschritt; aus diesem Grunde hat das NAND-Gatter 41 ein Signal "L" an beiden Eingängen zum erstenmal beim Zählschritt 12; demzufolge schaltet der Ausgang des Gatters 4l bei diesem Zählerstand von ¹¹L" nach "θ" und schaltet zurück beim Zählerstand IA-. Das Ausgangs signal des Gatters 41 beim Zählerstand 12 wird dem Takteingang CLK des Fllp-Flops 48 zugeleitet, so daß dieser an der Rückflanke des 12. Impulses umschaltet. Diese Zustandsänderung bedeutet, daß sein Q-Ausgang den Wert "L"

209810/0763

- ίο -

und sein Q-Ausgang den Wert "θ" annimmt. Der K-Eingang des Flip-Flops liegt an Masse während der I-Eingang zusammen mit einem Eingang des UND-Gatters 44 an den ^-Ausgang angeschlossen ist. Der Q-Ausgang des Flip-Flops ist ferner an einen Eingang des NAND-Gatters 49 angeschlossen, welches ein Signal P_£ (Paralleleingang) für die Schaltung gemäß Figur 3 liefert. Zusätzlich bildet das Signal am Ausgang Q ein Steuersignal D für eine Multiplexschaltung 79 und ein Gatter 49 (vergleiche Figur 3). Das Gatter 99 liefert ein Signal Cj_n (Übertrag-Eingang), welches

^ in Abhängigkeit vom Steuersignal D entweder den Wert ¹¹L" oder

* den Wert "θ" hat.

Das UND-Gatter 40 ist mit zwei seiner Eingänge an die Ausgänge Bq und C₀ des Dekadenzählers 37A und mit einem weiteren Eingang an den Ausgang A, des Dekadenzählers 37B angeschlossen. Es erzeugt ein Signal Q_CLK, welches über einen Inverter 46 den Betrieb eines Quotientenregisters 85 steuert (vergleiche Figur 3). Ein Vergleich der obigen Tabelle zeigt, daß Eingangssignale "L" jeweils allen Eingängen des Gatters 40 bei den Zählerständen l6, 17, 36,37,56, 57,76,77, 96 und 97 zugeführt werden. Dieser Zyklus wird zwischen den Zählerständen 100 und 200 wiederholt, so daß während jedes 202-Schritt-Zyklus 10Q_CLK Signale von je zwei W Zählerschritten Dauer erzeugt werden. Das NOR-Gatter 50 erzeugt ein Signal A_CLK, welches ein Additionsregister 83 steuert (vergleiche Figur 3)· Die drei Eingänge dieses Gatters sind an die Ausgänge der UND-Gatter 42,43,44 angeschlossen. Das Gatter 50 erzeugt ein Signal"]!!, wenn alle Eingangs signale den Wert'O" haben. Umgekehrt erzeugt das Gatter 50 ein Signal"θ", wenn eines der Gatter 42,43 oder 44 ein Ausgangssignal "L" entstehen läßt. Die beiden Eingänge des Gatters'42 sind an die Ausgänge D_Q und A, des Dekadenzählers 37 A bzw. 37B angeschlossen. Aus der Tabelle ergibt sich, daß die Eingangssignale der Gatter 42 jeweils bei den Zählerständen 18,19,38,39,58,78,79,98 und 99 den Wert ¹¹L" haben, so daß bei den genannten Zählerständen den zugehörigen Eingängen des NQR-Gatters 50 ein Signal "L" zugeführt wird.

209810/0763

- li -

Der eine Eingang des Gatters 43 ist an den Ausgang D_Q des Dekadenzählers 37A und der andere Eingang an eine Klemme Iq-, angeschlossen. Das Gatter 43 erhält entsprechend der Tabelle

ein Signal ^^rL . „ „ während der Zählschritte 8 und 9 / Nur wenn ein Signal L an

lt_T 1 Xj

der Klemme 1_Q1 entsteht, liefert das Gatter 43 ein Signal an den zugehörigen Eingang des Gatters 50. Wie später noch erläutert wird, hat das Signal an der Klemme I₀-, den Wert ¹¹L", sobald ein Signal ¹¹L" an geeigneter Stelle in das Quotientenregister 85 eingegeben wird. Das Gatter 44 ist mit seinem Eingang an den Ausgang D_Q des Dekadenzählers 37A und mit dem anderen Eingang an den Ausgang Q des Flip-Flops 48 angeschlossen. Es liefert ein Signal "L" an den zugehörigen Eingang des Gatters 50 bei den Zählerständen 8 und 9, wenn und nur dann, wenn das Signal Q vom Flip-Flop 48 den Wert "l" hat. Dies ist während des Intervalls zwischen dem Zählerstand 202 (Gatter 39) und dem nachfolgenden Zählerstand 12 (Gatter 41) der Fall. Der Ausgang D₀ des Dekadenzählers 37A ist über einen Inverter 45 an den Takteingang CLK eines Flip-Flops 5I angeschlossen. Die I- und K-Eingänge dieses Flip-Flops sind mit dem ^-bzw. dem Q-Ausgang verbunden. Der Ausgang Q ist ferner an einem Eingang des Gatters 49 angeschlossen, welches das Signal P„ erzeugt. Dieses hat den Wert "L",nur wenn der Ausgang Q des Flip-Flops 48 und der Ausgang Q des Flip-Flops 5I gleichzeitig das Signal "L" führen. Da der Ausgang § des Flip-Flops 51 alle 20 Zählschritte seinen Zustand ändert, d.h. das Signal D_Q ändert den Zustand des Flip-Flops 5I aller 10 Zählschritte, und der Ausgang Q des Flip-Flops 48 jeweils den Wert "L" zwischen den Zählerständen 14 und 202 annimmt, hat das Signal P_E den Wert "L" nur jeweils zwischen den Zählerständen 20 und 202j"Figur 3 zeigt die arithmetische Schaltung 14, das Halteregister 16 und die Ausgangsschaltung des Diskriminators, Die arithmetische Schaltung umfaßt eine Multiplexschaltung 79, an welche vier Funktionseingänge mit je zehn getrennten Eingangsleitungen angeschlossen sind. Die Eingangssignale A werden über ein Kabel 75 von der in Figur 1 gezeigten Quelle 15 für systemkonstante Signale zugeführt. Diese Signale dienen zum Normali-

209810/0763

sieren bzw. Linearisieren des Diskriminatorbetriebes. Die Signale B, Vielehe über das Kabel 76 zugeführt werden, sind die Zählersignale der Periodenmeßschaltung 12 und stellen deshalb die Anzahl der Taktimpulse dar, welche von der Periodenmeßschaltung gezählt und gespeichert worden sind. Die durch die Signale A dargestellten Zahl ist größer als die größte durch die Signale B dargestellte Zahl. Die arithmetische Schaltung gewährleistet einen linearisierten Betrieb, d.h. sie sorgt dafür, daß der Modulationsgrad durch den Betrag des Ausgangs- ^ signals wiedergegeben wird. Wie in der folgenden Tabelle ange-" führt ist die Frequenz des FM-Signals eine lineare Funktion der prozentualen Abweichung von der Mittenfrequenz. Die von der Periodenmeßschaltung 12 gemessene Periode ist jedoch nicht linear von der Frequenzabweichung abhängig. Diese Schwierigkeit wird gelöst, indem man ein konstantes nämlich das von der Schaltung 15 zugeführte system konstante Signal durch die gemessene Periode teilt und damit ein Signal erzeugt, welches eine lineare Funktion der Frequenzabweichung ist. In der folgenden Tabelle wird von einer Mittenfrequenz von 100 Hz ausgegangen.

u Konst./ Mittenfrequenz + % Abw. Freq. Perlodendauer (Sek.10" ) Periode

* F + 40$ l40 71 1.4

f_Q 100 100 1.0

f_Q - 40# 60 166 0.6

Die Ausgangssignale des Quotientenregisters 85 werden über ein Kabel 77 dem Multiplexschalter 49 zugeleitet, während eine weitere Konstante nämlich der Subtrahend über ein Kabel 48 zugeführt wird. Obviohl diese beiden Eingangs signale für den Betrieb des Diskriminators nicht unbedingt erforderlich sind, führen sie doch zu einer verbesserten Betriebsweise.

209810/0763

Das Steuersignal D wird der Multiplexschaltung 79 zugeführt und bestimmt,welches der Eingangssignal über die Multiplexschaltung mit dem Ausgangskabel 80 verbunden wird. Die Multiplexschaltung kann aus mehreren Drehschaltern oder aus elektronischen Schaltungen bestehen, mit deren Hilfe das Ausgangskabel 80 wahlweise mit einem der Eingangskabel 75 bis 78 verbunden wird und zwar in Abhängigkeit vom Steuersignal D. Das Kabel 80 umfaßt zehn einzelne Ausgangsleitungen der Multiplexschaltung 79 und verbindet diese mit den Eingängen einer Addierschaltung 81. Der Übertragungseingang Cj_n liefert ein Signal "L" an den Addierer 8l. Ein Übertragungsausgang C_Q gibt Signale in Serienform an das Quotientenregister 85 weiter. Die Ausgänge der Addierschaltung 8l sind über ein Kabel 82 mit dem Addierregister 83 verbunden. Ein Kabel 84 stellt die Verbindung vom Ausgang des Addierregisters mit weiteren Eingängen der Addierschaltung 8l her, so daß in dem Addierregister gespeicherte Informationen wahlweise den Signalen hinzugefügt werden können, welche von der Multiplexschaltung 79 dem Addierer 8l zugeführt werden. Logische Steuersignale wie E_nTV. P„ und ein Rückstell-

Oliv Jj,

signal werden zur Steuerung des Addierregisters seinen Eingängen zugeleitet. Zusätzlich zum Signal C₀ erhält das Quotientenregister 85 das Signal Q_Ct_K von der Steuerlogikschaltung wie in Fig.2. Der Ausgang des Quotientenregisters 85 ist mit dem Halterregister l6 verbunden. Das Kabel 77, welches den Ausgang des Quotientenregisters 85 mit der Multiplexschaltung 79 verbindet, ist in einzelne Leitungen aufgeteilt, welche u.a. das Signal mit dem geringsten Stellenwert (LSB = Least Significant Bit) und das Signal mit dem höchsten Stellenwert (MSB = Most Significant Bit) enthalten, welche den Eingängen des Halteregisters l6 zugeführt werden. Die Leitung LSB ist außerdem an die Klemme I₀₁ angeschlossen, welche ein Eingangssignal ,für das Gatter 43 in Figur 2 liefert. Zusätzlich erhält das Halteregister 16 von der Steuerlogikschaltung Signale Η_ητν. P₁-, und Rückstellsignale.

209810/0763

Die Ausgänge des Halterregisters l6 sind an einen D/A-Umsetzer angeschlossen und zwar über zehn im einzelnen dargestellten Leitungen. Ein Verstärker 89 ist mit seinem einen Eingang an den Analogausgang des D/A-Umsetzers I7 angeschlossen. Ein Rückführungswiderstand 91 liegt zwischen dem Ausgang und dem Eingang des Verstärkers 89. Ein weiterer Verstärkereingang ist über einen Widerstand 90 an Masse gelegt. Der Verstärkerausgang steht über einen Widerstand 92 mit der analogen Ausgangsklemme 20 des Diskriminators in Verbindung.

Im Betrieb werden die systemkonstanten Signale A der Multiplexschaltung 79 über das Kabel 75 zugeleitet und zwar in Abhängigkeit vom Steuersignal D und werden dann über das Kabel 80 direkt dem Addierer 8l zugeführt, wo das Signal C^_n zuaddiert wird. Dieses ist das einzige Signal, welches hinzugefügt wird, denn das Addierregister 85 war zuvor auf Null gesetzt worden. Bei Zufuhr des Signals k_nTv an das Addierregister 83 wird die Information im Addierer 8l über das Kabel 82 in das Addierregister übertragen. Zu dieser Zeit ist das vom Gatter 49 in Figur 2 erzeugte Signal P„ auf dem Wert"θ" Wie später noch be-

XIj

schrieben wird, bewirkt, wenn das Signal P_E den Wert ¹¹L" hat, das Signal Α_ητν, daß das Addierregister 85 seinen Inhalt um Ψ ein Bit nach links verschiebt, aber seinen Eingang sperrt. Die im Addierregister 85 gespeicherte Information wird über das Kabel 84 in die Addierschaltung 8l zurückgeführt. Bei Zufuhr eines entsprechenden Steuersignals D an die Multiplexvorrichtung

79 werden die Zählersignale B der Periodenmeßschaltung 12 über das Kabel 76 und durch die Multiplexschaltung 79 sowie das Kabel

80 in den Addierer 8l übertragen. Diese Signale werden von der komplementären Seite mehrerer Flip-Flops in der Periodenmeßschaltung 12 abgenommen und entsprechend deshalb dem Einserkomplement des zugehörigen Zählersignals. Praktisch stellt jedes Signal B eine Binärzahl dar, welche der von der Periodenmeßschaltung 12 gemessenen Periodendauern eines Zyklus des FM-Signals proportional ist. Das Einserkomplement wird in ein Zweierkomple-

209810/0763

ment umgewandelt, indem man den Wert eins zum Einserkomplement hinzuaddiert. Dies wird erreicht durch Zufuhr eines Signals ¹¹L" an den Eingang C_1n des Addierers 8l.

Zur Ausführung der Division der Systemkonstanten durch das in der eben beschriebenen Weise modifizierte Zählersignal ist ein Vergleich von Dividend und Divisor erforderlich. Folgende Möglichkeiten bestehen:

1. Der Dividend ist größer als der Divisor

2. Der Dividend ist gleich dem Divisor

3. Der Dividend ist kleiner als der Divisor

In der arithmetischen Schaltung 14 wird der Vergleich von Dividend und Divisor dadurch bewerkstelligt, daß im Addierer 8l zum Dividenden das Zweierkomplement des Divisors hinzuaddiert wird. Die drei oben genannten Möglichkeiten des Verhälnisses von Dividend und Divisor werden in der folgenden Weise festgestellt:

1. Ist der Dividend größer als der Divisor, so entsteht ein Ubertragssignal C_Q zum Wert ¹¹L".

2. Ist der Dividend gleich dem Divisor, so entsteht ein Ubertragssignal C_Q vom Wert ¹¹L".

J. Ist der Dividend kleiner als der Divisor, so entsteht ein Übertragssignal C_Q vom Wert "θ".

Das Übertragssignal C_Q wird in das Quotientenregister 85 übertragen und bildet den Quotienten. Das zuletzt in das Quotientenregister eingelaufene Signal entspricht dem Signal I₀-, . Es ist also das Ergebnis des Vergleichs von Divisor und Dividend. Zur Ausführung der Division müssen auf der Basis des Größenvergleichs von Dividend und Divisor folgende Vorgänge durchgeführt werden:

1. Ist der Dividend größer als der Divisor, so muß der Divisor vom Dividenden subtrahiert und der Rest mit 2 multipliziert werden.

209810/0763

2. Sind Dividend und Divisor gleich, so wird der Divisor vom Dividenden subtrahiert. In diesem Fall ist der Rest gleich Null und die Division ausgeführt.

;5. Ist der Dividend kleiner als der Divisor, so wird der Dividend mit 2 multipliziert.

Die oben genannten Schritte werden genügend oft wiederholt, um die erforderliche Anzahl von Stellen im Quotienten zu erzielen. Die Subtraktion des Divisors vom Dividenden erreicht man durch Addieren des Zweierkomplements des Divisors zum Dividenden. Die P Subtraktion wird gespeichert bei Eingabe des Ergebnisses in das Addierregister 83 nur dann, wenn das Signal Iq-, den Wert ¹¹L" hat. Die Eingabe in das Addierregister über das Kabel 82 erfolgt nur, wenn das Signal P₁-, den Wert "θ" zusammen mit einem Impuls h_nTV-annimmt. Die Multiplikation von Dividend mal 2 wird durch Verschieben des Inhalts des Addierregisters 83 um eine Stelle nach links erreicht. Diese Verschiebung tritt nur ein, wenn das Signal P„ den Wert ¹¹L" annimmt, gleichzeitig mit einem Impuls A„_TV·.

XJi V* j, /A

Es wird also das über das Kabel 80 zugeführte Signal zu dem über das Kabel 84 zurückgeführten Signal hinzuaddiert und die Addiervorrichtung 8l erzeugt auf dem Ausgangskabel 82 das Summensignal dieser beiden Signale. Das über das Kabel 82 gelieferte Signal entspricht also der Menge (A) + (B+l), d.h. der im Addierregister enthaltenen Zahlen addiert zum Zweierkomplement des Zählerstandes der.Periodenmeßschaltung 12. Die systemkonstanten Signale A werden so ausgewählt, daß sie die richtige Größe haben. Das Gatter 99 läßt das Signal C_1n den Wert "θ" annehmen, wenn die systemkonstanten Signale dem Addierer 8l zugeführt werden und verhindert somit, daß diese verändert werden. Das Hinzuaddieren der systemkonstanten Signale zu dem Zweierkomplement des Zählersignals B hat die Wirkung einer Subtraktion des ersten vom zweiten und erzeugt den Rest im Addierer 8l. Dieser Vorgang wird fortgesetzt und bewirkt schließlich die Division aller Zählersignale. Eine genaue Analyse dieses Vorganges ist veröffentlicht in "Digital Computer Design Fundamentals" von Yaohan Chu, veröffentlicht durch durch McCraw-Hill, insbesondere Seite "¥S und

209810/0763 ^JJ

folgende sowie "The Logic of Computer Arithmetic" von Ivan Flores, veröffentlicht durch Prentice Hall, inbesondere Seite 58 und folgende.

Die Übertrag-Ausgangssignale C_Q werden in dem der letzten Stelle (LSB) zugeordneten Teil des Quotientenregisters 85 bei Zufuhr eines Q-Signals gespeichert. Das Signal C_Q kann entweder den Wert "l" oder den Wert "θ" annehmen je nach Ergebnis der Addition.

Der Eingang Pg des Halteregister 16 ist mit Masse verbunden, so daß die Zufuhr eines Signals Hq-tit ^die Speicherung jedes Eingangsignales in getrennten Stufen des Halteregisters und zwar gleichzeitig bewirkt. Dies bedeutet, daß bei jedem 202. Taktimpuls der Inhalt des Quotientenregisters85 parallel in das Halteregister 1.6 Übertragen wird. Das Bit mit dem geringsten Stellenwert (LSB) des vom Quotientenregisters gelieferten Signals wird an die Ausgangsklemme I₀₁ und damit an den Eingang des Gatters 4j5 gelegt.

Die Verbindung 77 zwischen dem Ausgang des Quotientenregisters 85 und der Multiplexvorrichtung 79 führt eine digitale Darstellung der Information des FM-Signals an die Multiplexvorrichtung zurück. Diese Darstellung ist kennzeichnend für ein FM-Signal, welches nur in positiver Richtung sich ändert und enthält deshalb ein Vorspannungssignal. Zur Beseitigung dieses Vorspannungssignals wird das einem konstanten Subtrahenden entsprechende Signal über die Leitung 78 bei Zufuhr eines entsprechenden Steuersignals D über das Kabel 80 und die Multiplexvorrichtung 79 in den Addierer 8l übertragen. Die Subtrahenden-Konstante und das Signal des Quotientenregisters werden addiert und dem Addierregister 83 in solcher Form zugeleitet, daß die Subtrahenden-Konstante vom Quotientenregistersignal subtrahiert wird. Auf diese Weise wird das Vorspannungssignal entfernt. Das im Addierregister gespeicherte Signal wird sodann, wie bereits beschrieben, dem Quotientenregister und dem Halteregister zugeführt. Es entspricht deshalb einem Signal, welches um den Wert "θ" schwankt und zwar

209810/0763

ohne eine Vorspannung.

Der D/A-Umsetzer 17 wandelt das Parallelsignal des Halteregisters 16 in ein Analogsignal um,welches dem Verstärker 89 zugeleitet wird. Dieser erzeugt ein Ausgangssignal, dessen Größe der Frequenzabweichung, d.h. der Frequenzmodulation proportional ist.

■ Im Betrieb liefert der Taktgeber 11 eine relativ hochfrequente Impulsfolge. Diese Impulse werden der Periodenmeßschaltung 12 in Abhängigkeit vom FM-Signal zugeführt. Wenn die Signale zur P Periodenmeßschaltung 12 gelangen, so werden die Taktgeberimpulse gezählt und der gesamte Zählerstand gespeichert. Was den Zähler 37 betrifft, so werden für bestimmte Zählerstände charakteristische Signale durch Gatter erzeugt und eines dieser Signale entsprechend dem Zählerstand 202, welches zur Erzeugung des Signals ^HCLK ^invertiert wird, wird der Periodenmeßschaltung 12 zur Einfügung des Zählerwerts 2o2 zugeführt. Dieses Signal schaltet außerdem den Steuer-Flip-Flop J54 und wird dem Halteregister 16 sowie dem Addierregister 83 zugeführt, um diese auf Null zurückzustellen.

Das Signal Q_CLK wird dem Quotientenregister 85 zu bestimmten Zeitintervallen zugeführt, so daß das Signal C_Q vom Addierer 8l in das Quotientenregister eingefügt werden kann. Das Ausgangssignal des Gatters 4l beim Zählerstand 12 wird dem Takteingang des Flip-Flops 48 zugeleitet. Zusätzlich wird dem Eingang CD dieses Flip-Flops vom Gatter 39 das Zählersignal 202 zugeführt. Nach der Zufuhr des anfänglichen Zählerstands 202 an den Eingang CD liefert der Ausgang § ein Signal "L" an den Eingang J. Das nächste Signal vom Gatter 41 schaltet den Flip-Flop, und der Eingang J wird mit dem Ausgang Q verbunden, so daß letzterer den Wert ¹¹L" annimmt. Damit wird ein Signal "L" als Steuersignal D an die Multiplexschaltung 79 und den einen Eingang des Gatters 49 gelegt. Das Gatter erzeugt das Signal Pg, jedoch nur, wenn der Ausgang Q des Flip-Flops 5I ebenfalls den Wert ¹¹L" hat.

209810/0763

Der Flip-Flop 51 wird durch das Zählersignal vom Dekadenzähler 37 A über den Inverter 45 geschaltet. Dezufolge ist das Ausgangssi gnal Q des Flip-Flops 51 für abwechselnde Signale D_Q Jeweils ein Signal ¹¹L". Jeder 20. Zählimpuls des Zählers 37 erzeugt ein Signal "L" an beiden Eingängen des Gatters 49 mit der Folge, daß das Signal P_E den Wert ¹¹L" annimmt. Ist dies der Fall, so verschiebt das Addierregister 83 seinen Inhalt um eine Stelle nach links und fügt eine Null an der leergewordenen Stelle ein. Ist das Signal P„ auf den Wert "θ" in Verbindung mit einem Signal A_CLK, wo wird ein Paralleleingabesignal dem Addierregister zugeführt und die Addiervorrichtung führt die Addition aus.

Wird ein Signal Q_CLK zugeführt, so gelangt ein Signal C_Q vom Addierer 8l zum Quotientenregister 85. Wie bereits erwähnt, ist die letzte Stelle im Quotientenregister durch das Signal 1_Q1 bestimmt, welches einem Eingang des Gatters 4l zugeführt wird. Wenn das Signal L·,, den Wert "L" hat, d.h. das zuletzt vom Addierer 8l in das Quotientenregister 85 eingegebene Bit den Wert "l" hat, wird ein Signal Δητν- erzeugt und die Addition oder Subtraktion geht im Addierer 8l vonstatten. Wenn andererseits das Signal 1_Q, den Wert "θ" hat, d.h. wenn das vorangehende Ubertragunpssignal C_Q den Wert "θ" hatte, so wird kein Signal ^CLK ^{vom Gatter} 50 erzeugt und die Addition im Addierregister 83 unterbleibt. Wird das Signal &_Cjv nicht erzeugt, so verbleibt die Information im Addierer 8l unverändert, aber wird nicht in das Addierregister 82 übertragen. Mit der Zufuhr eines Signals P„ vom Wert "l" bewirkt das nächste Signal A„_Tv eine Verschiebung des Inhalts des Addierregisters 85 um ein Bit nach links. Diese Information wird dann im Addierer zugeleitet mit dem Ergebnis, daß ein Signal C_Q erneut während der Zufuhr des Signals ^CLK ^zum Q^uotientenreS^ister 85 gelangt. Das Ausgangssignal des Quotientenregisters wird dem Kabel 77 zugeleitet und das Signal Ig₁ schließlich dem NOR-Gatter 50. Wiederum kann in Abhängigkeit vom Zustand des Signals 1_Q, das Signal A_CLK dem Addierregister 83 zugeführt werden, um darin eine Speicherung des vom Addierer 8l gelieferten Signals zu bewirken. Das nachfolgende Signal A

it it CLK

zusammen mit dem Signal P_ vom Wert ¹L bewirkt ein weitere

JtL

Verschiebung des Inhalts des Addierregisters 83, und der Vorgang

209810/0763

hält solange an bis ein Signal Iq, erscheint. Dann erzeugt das NOR-Gatter 50 ein Signal A_CLK zusammen mit einem Signal P_ vom Wert "θ". Das Addierregister Q~3 nimmt somit die vom Addierer 8l erzeugte Information auf und speichert sie. Wie man sieht, entstehen während jedes Zyklus, d.h. während der Abzählung von 202 Taktimpulsen durch den Zähler 37, jeweils 21 A_Ct^-Signale. Als erstes gelangen die Signale A entsprechend der Systemkonstanten In den Addierer 8l. Das zweite und die nachfolgenden geradzahligen Signale A„_T1, hängen von der An-Wesenheit eines Signals l_ß-, am NOR-Gatter 50 ab. Erzeugt das NOR-Gatter ein solches Signal zusammen mit einem Signal P„ vom Wert "θ", so findet die Addition statt und die Information im Addierer 8l wird in das Additionsregister 83 übertragen und dort gespeichert. Ist jedoch kein A^^-Signal vorhanden, so gelangt die Information im Addierer 8l nicht in das Addierregister 85. Das dritte und die nachfolgenden ungeradzahligen Signale Δητν werden dem Addierregister 85 zusammen mit einem Signal P„ vom Wert "L" zugeführt, so daß der Inhalt des Addierregisters um eine Stelle nach links verschoben und die Information über das Kabel 84 zum Addierer 8l weitergegeben wird. Das Ausgangssignal C_Q des Addierers wird in das Quotientenregister 85 übergeführt und dort gespeichert, sobald ein Signal, Q_CTK auftritt. Das Ausgangssignal des Quotientenregisters gelangt zum Halteregister zusammen mit einem Signal H„_TK. Das Ausgangssignal des Halteregisters wiederum wird dem D/A-Umsetzer 17 zugeleitet, welcher, wie bereits beschrieben, das analoge Ausgangssignal liefert.

209810/0763

Claims

Patentansprüche

1,' Prequenzdiskriminator mit einer auf den Beginn und das Ende einer Periode des frequenzmodulierten Eingangssignals ansprechenden Schaltung, einem Taktgeber, dessen Frequenz wesentlich höher liegt alö die Maximalfrequenz des frequenzmodulierten Eingangssignal, und einer durch die erstgenannte Schaltung gesteuerten Zählvorrichtung führt die Taktgeberimpulse, Vielehe ein der Dauer des frequenzmodulierten Eingangssignals entsprechendes Ausgangssignal liefert, dadurch gekennzeichnet, daß das Zählerausgangssignal einer arithmetischen Schaltung (14) zugeführt wird, welches ein Ausgangssignal liefert, das linear von der Frequenz des frequenzmodulierten Eingangssignal abhängt.
2. Diskriminator nach Anspruch 1, welcher ein digitales Ausgangssignal in Serienform liefert, dadurch gekennzeichnet, daß das Ausgangssignal einem das Seriensignal in ein Parallelsignal umwandelnden Speicher (16) zugeführt wird, an den ein Digital-Analog-Umsetzer (17) angeschlossen ist.
3. Diskriminator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als auf Beginn und Ende einer Eingangssignalperiode ansprechende Schaltung ein Einzelimpuls-Inverter (25,26,27) dient.

209810/0763
4. Diskriminator nach einem der Ansprüche 1 bis ^,dadurch gekennzeichnet, daß die Zählvorrichtung zwei Zähler (12,57) enthält, von denen der eine (37) eine vorgegebene Anzahl (z.B. 202) Taktgeberimpulse abzählt und dann den das Zählersignal liefernden zweiten Zähler (12) anlaufen läßt.
5. Diskriminator nach Anspruch 3 und 4, dadurch gekennzeichnet, daß er zwei den Durchgang von Taktgeberimpulsen zu den Zählern steuernde Gatter (35,36) enthält, welche ihrerseits durch den Einzelimpuls-Inverter gesteuert werden.
6. Diskriminator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die arithmetische Schaltung (14) eine durch die Zählvorrichtung gesteuerte Multiplexschaltung (79) mit Eingängen (76,75) für das Zählersignal und ein konstantes Signal aufweist, ferner eine das Ausgangssignal der Multiplexschaltung aufnehmende Addlervarrichtung (81) sowie ein das Ausgangssignal der Addiervorrichtung speicherndes Addierregister (83), wobei zur Erzeugung eines der Frequenzmodulation proportionales Ausgangssignal das konstante Signal durch das Zählersignal dividiert wird.
7. Diskriminator nach Anspruch 4 und 6, dadurch gekennzeichnet, daß die Division während der Zähldauer des die vorgegebene Anzahl von Taktgeberimpulsen abzählenden Zählers (37) durchgeführt wird.

209810/0763