DE2510668A1 - Digital programmierbare zeitgeber- und verzoegerungsanordnung - Google Patents
Digital programmierbare zeitgeber- und verzoegerungsanordnungInfo
- Publication number
- DE2510668A1 DE2510668A1 DE19752510668 DE2510668A DE2510668A1 DE 2510668 A1 DE2510668 A1 DE 2510668A1 DE 19752510668 DE19752510668 DE 19752510668 DE 2510668 A DE2510668 A DE 2510668A DE 2510668 A1 DE2510668 A1 DE 2510668A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- comparator
- clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Zahlreiche elektronische Taktgeber und elektronische Verzögerungstechniken und -Geräte sind in Fachkreisen bekannt. Bei der
iPräzisionstaktgabe und bei Präzisionsmessungen ist es erwünscht,
eine zuverlässige Referenz zur Eichung von Prüfgeräten usw. zu besitzen. Auf diesem Geoiet gibt es verschiedene Arten von Zeitmeßinstrumenten
zum Messen von Zeitverzögerungsschaltungen, vom Auftreten von Vorgängen, der Genauigkeit einer Zeitverzögerungsleitung
und dergleichen. Eine bisher bekannte Technik besteht in der Erzeugung von Impulsen mit so genauen Zeitintervallen, daß
sie als Referenz/zur Eichung von Zeitmeßinstruraenten benutzt
v/erden können. Auch können zur genauen Messung des Zeitintervalles
eines unbekannten Zeitvorganges Zeitintervallgeneratoren mit nachgeschaltetem Gerät verwendet werden.
Ein Prdzxsionsimpulsgenerator herkömmlicher Art kann als Digitalgerät
betrachtet werden, wenn er keine kontinuierlich sich ändernde Größe von Zeiten oder Abständen ermöglicht; ein System von
Torschaltungen und LogiKkreisen wählt dabei Impulse zur Definition
des Zeitintervalles aus. Solche Systeme haben im allgemeinen den Nachteil, daß sie nur die Erzeugung diskreter fester
Intervalle gestatten. Die vorliegende Erfindung vermeidet diesen Nachteil durch eine in Stufen veränderbare Impulsperiode.
509846/1047
Bestimmte Präzisionsimpulsgeneratoren bekannter Art liefern Zeitintervalle
zwischen 25 und 140 MikroSekunden, und durch Modifikation
kann ihr Bereich erweitert werden auf 2,5 bis zu 1000 Mikrosekunden. wie bei den meisten Digitalgeräten ist die Präzision
weitgehend unabhängig von der Zeiteinstellung.
weitgehend unabhängig von der Zeiteinstellung.
Ein Zeitintervall ist jedoch gerade unbrauchbar für manche elektro■
nisehenGerate, wenn es nicht angemessen variierbar ist. Das Präzisionsgerät
der vorliegenden Erfindung liefert eine Zeitreferenz und genau getaktete und geformte Impulse. Das zeitliche Auftreten
dieser genau getakteten und geformten Impulse relativ zu besag ter Zeitreferenz kann durch digitale Adressierung eines Festwert Speichers
(ROM) gewählt werden. Das gewählte Zeitintervall kann jede ganze Zahl von Nanosekunden sein. Durch Modifikation kann
das Intervall nach der vorliegenden Erfindung auch jede gebrochene Zahl von Nanosekunden sein. Das gewählte Zeitintervall kann
nämlich eine ganze Zahl von Zeitschritten sein, deren jeder ein vorbestimmter Bruchteil einer Nanosekunde ist.
Bestimmte bisher bekannte Verfahren zum Messen von Zeitintervallen
verwenden Einrichtungen zur Erzeugung einer Reihe von in einem genauen Abstand liegenden Zeitmarkierungen, die durch einen Vorgang
eingeleitet werden können, der mehr oder weniger willkürlieh
auftritt. Bei diesen Systemen werden die Zeitmarkierungen auf einem Oszilloskop dargestellt und das Zeitintervall muß innerhalb
der Ablenkfrequenz des Oszilloskops auftreten. Das zu messende Zeitintervall löst die Zeitmarkierungen aus, und das Ende
des Zeitintervalles fällt auf eine Zeitmarkierung oder in deren Nähe. Das bedeutet, wenn der zweite das Zeitintervall beendende
Impuls zwischen zwei Zeitmarkierungen fällt, ist das Zeitintervall eine geeichte Näherung. Daraus ist zu ersehen, daß dieses Verfahren
nicht angewandt werden kann, wenn das Zeitintervall größer ist als die Ablenkfrequenz des Oszilloskopes.
Ein anderes bekanntes Verfahren zum Messen eines Zeitabschnittes wird beim Radar verwendet, wo ein gesendeter Impuls das Zeitinter-
FI 973 O81
509846/10A7
vail einleitet, welches auf einem Oszilloskop dargestellt wird.
Die gesendeten und empfangenen Impulse können dazu verwendet werden, eine Anzeigeschaltung mit veränderbarem Verzögerungsbereich
auszulösen, die so eingestellt wird, daß das Zeitintervall zwischen dem gesendeten und dem empfangenen Impuls gleich ist. Dieses
Zeitintervall wird dann auf eine geeichte Skala ausgegeben. Hier hängt die Genauigkeit von der genauen Eichung der Skala ab.
Bei noch einem anderen bekannten Verfahren zur Messung von Zeitintervallen
werden eine gegebene Frequenz und eine Einrichtung zum Zählen der durch die Frequenz während des Zeitintervalles erzeugten
Impulse verwendet.
Ein weiterer bekannt gewordener Zeitintervallgenerator verwendet zwei Oszillatoren, von denen einer eine veränderbare Frequenzausgabe
und der andere eine feste Frequenzausgabe hat. Mit dem
veränderbaren Oszillator ist ein Frequenzteiler zum Teilen von dessen Frequenz durch einen gewählten Faktor verbunden. Mit
einem Zähler werden die Perioden des festen Oszillators gezählt, die während eines Zyklus der geteilten Frequenz des veränderbaren
Oszillators auftreten. Dadurch ist die Periode des veränderbaren Oszillators durch die des festen Oszillators definiert.—
Eine Schaltung zum Auswählen einer vorgegebenen Anzahl von Perioden des veränderbaren Oszillators als Zeitintervall ist ebenfalls
vorgesehen. Eine Triggerschaltung stellt zu Beginn des Zeitintervalles das Auftreten eines ersten Impulses und dann eines
zweiten Impulses fest, der das Ende des Zeitintervalles markiert.
Herkömmliche Impulsquellen und Frequenzgeneratoren arbeiten mit
phasengekoppelten Oszillatoren. In einem Gerät zur Lieferung regelmäßig wiederkehrender Signale für Taktzwecke besteht eine
bekannte Technik in der Verwendung erster und zweiter phasenabhängiger Quellen oder Impulsgeneratoren. - In einem herkömmlichen
Präzisions-Hochfrequenzsignalgenerator wird der Ausgang einer gesteuerten phasengekoppelten Generatorschleife gemischt mit dem
Ausgang einer abstimmbaren phasengekoppelten Oszillatorschleife mit veränderbarer Frequenz und ergibt so einen Bereich genauer
FI 973 081
509846/Ί04?
Hochfrequenzsignale.
In der Technik wurden bisher Zeit-Amplitudenwandler bekannt, die
das Zeitintervall messen, welches durch einen Anfangsimpuls und einen Endimpuls definiert ist. Die Wandler sind so konstruiert,
daß jedesmal zwei derartige Impulse angelegt werden und sie entsprechend einen dritten Impuls erzeugen, dessen Amplitude proportional
dem zeitintervall zwischen den besagten zwei Impulsen ist.
Es gibt auch bereits ein Gerät zum zählen und Sortieren der
Zeitintervalle, die Vorgänge A einer ersten Art von Vorgängen B einer zweiten Art trennen, die zu besagten Vorgängen erster Art
in Beziehung stehen. Um entsprechende Ergebnisse zu erhalten, werden diese Vorgänge in entsprechende elektrische Impulse "a"
und "b" transformiert. Der Impuls a wird als Ursprung benutzt,
die Zeit in aufeinanderfolgende kurze Intervalle Dt unterteilt, die Zeitbänder bilden, und die Anzahl von Impulsen b, die in jedem
Zeitband auftritt, wird gezählt. Ein Wähler ermöglicht es, mit mehreren Bandbreiten zu arbeiten. - In einem Gerät werden Vorgänge B nur gewertet, nachdem eine gegebene Zeit seit dem entsprechenden
Vorgang A verstrichen 1st.
Eine Zeitgeberschaltung basiert auf der Lage von Mullübergängen
eines analogen Signales und ist in der US-Patentschrift Nummer 3 602 834 vom 31. August 71 beschrieben.
Eine Signalübergangsmeßschaltung mit zwei Übertragungsleitungen und mehreren diese beiden Leitungen verbindenden Detektoren ist
in der US-Patentschrift Nummer 3 688 194 vom 29. August 1972 beschrieben.
Ein System zur Erzeugung eines Impulszuges, dessen Einzelimpulse gleichzeitig mit einem Referenzübergang eines Hochfrequenzoszillators
auftreten, das leicht zu einem System zur Erzeugung mehrerer solcher Impulszüge ausgebaut werden kann und eine Frequenz-
FI 973 081
509846/1047
teilerschaltung zur Erzeugung von Impulsen enthält, deren Frequenz
einen Prozentsatz der Oszillatorfrequenz beträgt, eine Verzogerungsschaltung zur Verzögerung der Impulsausgabe der Frequenz
teiler schaltung und ein Torimpulsgenerator zur Erzeugung der Einzelimpulse des Impulszuges, der über den Ausgang der Verzögerungsschaltung
eingeschaltet und durch den Referenzübergang getriggert wird, ist beschrieben in der US-Patentschrift Nummer
3 633 113 vom 4. Januar 1972.
Eine digitale phasenabhängige Schleife zweiter Ordnung ist beschrieben
in der US-Patentschrift Nummer 3 646 454 vom 29. Februar 1972.
Die Aufgabe der Erfindung besteht darin, über den Stand der Technik
hinausgehend eine verbesserte programmierbare Verzögerungsanordnung mit einem Taktgeber mit hohem Auflösungsvermögen zu
schaffen, die auch für Mehrkanalbetrieb geeignet ist und einen an gegebene äußere Meßbedingungen voll anpassungsfähigen Arbeitsbereich
bei einem Minimum von Analogschaltungen aufweist. Diese Einheit soll eine sehr stabile und genaue Zeitreferenzschaltung
und eine genauigkeitsstabile Taktschaltung enthalten. Ein sehr wichtiges Ziel ist es dabei, eine Anordnung zu erstellen, die
Präzisionszeitunterschiede in genauen Schritten von einer Nanosekunde oder einem Bruchteil einer Nanosekunde beherrschen läßt.
Eine Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet.
Weitere Lösungen und vorteilhafte Ausgestaltungen sind in den übrigen Ansprüchen beschrieben.
Die Erfindung ermöglicht eine digital programmierbare Verzögerungs-f
einheit mit hoher Auflösung, die dadurch verwirklicht wird, daß man Impulse eines stabilen Taktgebers zählt und ein Ausgabesignal
gibt, wenn eine vorgeschriebene Zahl erreicht ist.
FI 973 081
509846/1047
Ein Ausführungsbeispiel der Erfindung verwendet zwei programmierbare
Verzögerungen mit unterschiedlichen Taktperioden, wobei eine Gesamtverzögerung durch beliebige Kombination der beiden
Taktperioden programmiert werden kann. Die kleinste Verzögerung ist die Zeitdifferenz zwischen den beiden Taktperioden. Ein eindeutiger
Vorteil der Erfindung ist das Verfahren und das Gerät, mit denen die beiden Taktgeber synchronisiert sind. Einer der
Taktgeber ist eine stabile Bezugsquelle, der zv/eite ist einstellbar. Ein spannungsgesteuerter Oszillator (VCO) kann als zweiter
Taktgeber verwendet werden. Die Ausgabesignale der beiden Taktgeber werden auf eine gemeinsame Frequenz heruntergeteilt und verglichen.
Der Ausgang des Vergleichers wird zum Steuern des zweiten Takgebers verwendet. Der Vergleicher kann ein Phasendetektor sein,
dessen Ausgangssignale auf den spannungsgesteuerten Oszillator zurückgekoppelt werden, wobei die relative Zeitposition der beiden
Taktgeber konstant gehalten wird.
Wenn die Periode eines Taktgebers T. und die Periode des zweiten Taktgebers T2 ist, ist der kleinste programmierbare Unterschied
T2 "T1. Um die entsprechenden Frequenzen in einen Vergleicher
oder Phasendetektor eingeben zu können, muß jede Taktfrequenz auf eine gemeinsame Frequenz heruntergeteilt werden. Wenn die Frequenzen
der Taktgeber f und f2 sind, muß folgende Bedingung erfüllt
sein:
f, j* f»; H und N sind positive ganze Zahlen, die wie folgt de
finiert sind:
081 | M = r T2 - |
T | τι | T1 | * f2 | |
und | Τ2 | χ2 I1 \ Τ1 |
||||
2 1 ' τι £ |
||||||
FI 973 | ||||||
509846/1047
oder -± « J^ mit £ * ~~- und f. * ~φ~
T2
flf2
Wenn das zum Programmieren der erfindungsgemäßen Verzögerung benutzte
digitale Wort um eins vergrößert wird, z. B. I=(OOl) auf
2=(010), zählen beide Geber eine weitere Taktperiode, nämlich T1 bzw. T2. Die Verzögerung bzw. die Erscheinungszeit dee verzögerten
Impulses wird somit relativ zur Zeitreferenz um eine Periode T2 - T bei jeder Vergrößerung des programmierbaren Digi
talwortes verlängert.
Eine nach dem Erfindungsgedanken aufgebaute programmierbare Verzögerung
mit hoher Auflösung hatte folgende Parameter:
T. = 9 Nanosekunden ( 111,1 Megahertz; Referenz) T_ = 8 Nanosekunden (125 Megahertz, VCO)
Auflösung = T2 ~ T * 1 Nanosekunde
M « 8 N * 9
In der aufgebauten Anordnung hatten die Signale zum Phasendetektor
eine Periode von 72
und T2 χ N m 8 χ 9 » 72.
und T2 χ N m 8 χ 9 » 72.
tor eine Periode von 72 Nanosekunden, nämlich TxM«*9x8«!72;
Die programmierbare Verzögerungsschaltung lieferte ein relativ zum Referenzsignal verzögertes programmierbares Taktsignal mit
einer wesentlich höheren Auflösung, als sie durch reines digitales [Zählen von Taktimpulsen von einer Taktquelle erreichbar ist.
Durch die Praxis der Erfindung wird die Verwendung von Analogschaltungen auf ein Minimum reduziert. Die Genauigkeit der Auflösung
der erfindungsgemäßen Verzögerungsschaltung wird durch Programmänderungen nicht beeinflußt. Der programmierbare Verzöge-
FI 973 081
509846/10A7
rungsbereich der Verzögerungsschaltung kann erhöht werden, indem man einfach die Anzahl von Bits in den zu den entsprechenden
Taktgebern gehörenden Zählern-erhöht, ohne daß das auf Kosten der Auflösung geht. Da die programmierbare Verzögerungseinheit im
wesentlichen aus digitalen Blöcken aufgebaut ist, wird ihre Reproduktion und deren Einstellung wesentlich vereinfacht. Wie aus
der späteren Beschreibung zu ersehen ist, läßt sich die erfindungsgemäße Anordnung leicht für den Mehrkanalbetrieb optimieren.
Der Mehrkanalbetrieb kann definiert werden als die Vorkehrung mehrerer einzeln programmierbarer Verzögerungszeitperioden,
die alle innerhalb einer gegebenen Periode liegen und bezug nehmen auf eine Referenzzeit innerhalb der besagten gegebenen Periode.
In einem weiteren Ausführungsbeispiel der Erfindung erzeugt jeder Zähler, wenn das digitale Eingabewort erhöht wird, ein Signal
zu der Zeit, zu der der Wert des Zählers (Taktperioden der Verzögerung) gleich den für ihn programmierten entsprechenden
binären Daten ist. Dadurch nimmt die Verzögerung relativ zur Referenz zu. Die Verzögerung ist dann gleich der Anzahl von T-Taktperioden
plus der Anzahl von T2~Taktperioden. In diesem Ausführungsbeispiel
wiederholt die T-Referenz jeden Zyklus zu demselben Zeitpunkt.
Eine erfindungsgemäße Anordnung in Form dieses Ausführungsbeispieles
wurde mit den folgenden Parametern gebaut und betrieben:
T = 9 Nanosekunden (111,1 Megahertz, Referenz)
T2 = 8 Nanosekunden (125 Megahertz, Referenz)
Auflösung = 1 Nanosekunde = (T - T„)
M = 8 N = 9
In diesem zweiten Ausführungsbeispiel haben die Signale für Phasendetektor, T-Referenz und Verzögerung alle eine Wiederholungszykluszeit
von 72 Nanosekunden. (Τχ χ Μ = 9 χ 8 = 72). Das
sieben Bits große digitale Eingangswort ergibt 72 Positionen in
FI 973 081
509846/ 1047
Schritten von einer Nanosekunde. Die Verzögerungen O, 1, 2, 3...
6υ, 63, 70 und 71 können entsprechend programmiert werden.
In1 angeführten zweiten Ausführungsbeispiel der Erfinduncf wird zur
Vereinfachung vergrößerter Proqrammschritte von je einer Nanosekunde
der 9-vJanosekundenzähler jeweils um eins erhöht und der
tf-Nanosekundenzähler um eins erniedrigt. Dabei wird ein Festwertspeicher
mit darin gespeicherten Zahlenwerten benutzt. Der Festwertspeicher liefert die richtigen Zählwerte für die Zähler
bei jeder programmierbaren Verzögerung.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt
und werden anschließend näher beschrieben. Es zeigen:
Fig. 1 in einem 3lockdiagramm schematisch ein Ausfüh
rungsbeispiel ,
Fign. IB und IC gemäß Fig. IA zusammengelegt im Ausführungsbeispiel gemäß Fig. 1 gegebene Wellenzüge,
Fig. 2 in einem Blockdiagramm schematisch das zweite
erwähnte Ausführungsbeispiel,
Fig. 3 in einem Blockdiagramm schematisch die Autfüh
rung der Mehrkanaleinheit,
Fig. 4 zu der in Fig. 3 gezeigten Einheit gehörende
WeIlenformen,
Fig. 5 das Schaltbild eines für die Erfindung brauch
baren Phasendetektors und Tiefpaßfilters,
Fig. 6 eine spannungsgesteuerte Oszillatorschaltung
zur Ausführung der Erfindung,
Fig. 7 einen Festwertspeicher mit Umsetzer,
FI 973 081
509846/1047
Fig. 8 eine Teiler-, Zähler- und Vergleicherschaltung,
Fig. 9 illustrative Wellenzüge,
Fig. 10 einen stabilen Taktgeber, Teiler, Zähler und Vergleicher und
Fign. 11 bis gemäß Fig. 11 zusammengelegt Wellenzüge, die HN für die Ausführungsbeispiele gelten.
Zur Erklärung des in Fig. 1 gezeigten ersten Beispiels sei folgendes
angenommen: Taktgeber 1 ist ein stabiler Referenztaktgeber, der eine Frequenz f mit einer Taktperiode T. aufweist, wobei
f. = 111,1 Megahertz und T. = 9 Nanosekunden betragen. Der Taktgeber 1 kann ein kristallgesteuerter stabiler Oszillator
sein. Der Taktgeber 2 ist regelbar und so ausgeführt,- daß er eine Frequenz f2 mit einer Taktperiode T2 liefert, wobei f2 =
125 Megahertz und T2 = 8 Nanosekunden betragen.
Der Ausgang des Taktgebers 1 ist über die Leitung la mit dem Eingang des Zählers 4 und mit dem Eingang der Teilerschaltung 7
verbunden. Der Ausgang des Taktgebers 2 ist über die Leitung 2a mit dem Eingang des Zählers 5 und dem Eingang der Teilerschaltung
8 verbunden. Die Ausgänge der Teilerschaltungen 7 und 8 sind über die Leitungen 7a und 8a mit dem ersten und zweiten Eingang
des Phasendetektors 9 verbunden. Der Ausgang des Phasendetektors
9 ist über die Leitung 9a mit dem Tiefpaßfilter 10 und dessen Ausgang über die Leitung 10a mit dem Steuereingang des Taktgebers
2 verbunden.
In diesem Ausführungsbeispiel sind die Zähler 4 und 5 Binärzähler.
Der Zähler 4 zählt maximal 8 Werte ab und nimmt aufgrund der Impulse vom Taktgeber 1 der Reihe nach die folgenden Zählzustände
ein: 0, 1, 2, 3, 4, 5, 6 und 7. Der Zähler 5 zählt maximal 9 Werte ab und nimmt aufgrund der Impulse vom Taktgeber 2 der Reihe
nach die folgenden Zählzustände ein: O, 1, 2, 3, 4, 5, 6, 7 und
FI 973 081
509846/1047
Der Ausgang der ersten Stufe (2 ) , der zweiten Stufe (2 ) und
2
der dritten Stufe (2 ) der Zähler 4 und 5 werden entsprechend
der dritten Stufe (2 ) der Zähler 4 und 5 werden entsprechend
bezeichnet mit 4-1, 4-2, 4-4 und 5-1, 5-2, 5-4.
Digitalwortanschlüsse D-I, D-2 und D-4 sind mit antivalenten Vergleichern
3 und 6 verbunden. Die Leitung d., verbindet den Anschluß
D-I mit dem Anschluß X. des Vergleichers 3 und dem Anschluß X1 von
6; die Leitung d2 den Anschluß D-2 mit dem Anschluß X2 von 3 und
mit dem Anschluß X~ von 6; die Leitung d^ den Anschluß D-4 mit
dem Anschluß X4 von 3 und dem Anschluß X4 von 6.
Der Verqleicher 3 vergleicht das an die Digitalwortanschlüsse angelegte Digitalwort mit dem Inhalt des Zählers 4. Der Vergleicher
6 vergleicht das an die Digitalwortanschlüsse angelegte Digitalwort mit dem Inhalt des Zählers 5. 3 und 6 können Antivalenzglieder
enthalten oder beliebige andere Vergleicher sein. VJenn die im Zähler 4 gezählte Zahl genauso groß ist, wie das an
die Digitalwortanschlüsse (D-I, D-2, D-4) angelegte binäre Digitalwort,
markiert der Vergleicher 3 elektrisch diesen Zustand durch Abgabe eines Impulses P über die Leitung 3a. Wenn die im
Zähler 5 enthaltene Zahl genauso groß ist, wie das an die Digitalwortanschlüsse (D-I, D-2, D-4) angelegte binäre Digitalwort,
markiert der Vergleicher 6 elektrisch diesen Zustand durch Abgabe eines Impulses P„ über die Leitung 6a.
Die Teilerschaltungen 7 und 8 sind Frequenzteilerschaltungen.
Der Teiler 7 dividiert die Frequenz des Taktgebers 1 durch einen Faktor M, worin M eine positive ganze Zahl ist. Zur Erklärung
kann man sich den Teiler 7 als einen Zähler für maximal M vorstellen. Der Teiler 7 liefert ein Signal bei jeder
IJ1ten Eingabe vom Taktgeber 1. Die Ausgangsfrequenz des Teilers
7 ist fx/M. Entsprechend liefert der Teiler 8 ein Signal bei
jeder H'ten Eingabe vom Taktgeber 2 und die Ausgangsfrequenz des
Teilers 8 ist f~/N.
Die Eingangssignale des Phasendetektors 10 haben somit die
FI 973 081
5098 4 6/ 104
Frequenzen f./M und f~/N. Vom Ausgang des Phasendetektors 9 wird
über das Tiefpaßfilter 10 die relative zeitliche Lage der Takte von
1 und 2 konstant gehalten; die Takte von 1 und 2 werden periodisch aller MT Nanosekunden phasensynchronisiert. Somit muß MT1 gleich
NT? gehalten werden. Daraus folgt, daß zur Erfüllung dieser Bedingung
f./M gleich f2/N sein sollte. Wenn i^ = 111,1 Megahertz
und f2 = 125 Megahertz ist, dann ist 111,1-(N) = 125-(M). Durch
Einsetzen erhält man
mit N = 9
und M = 8:
mit N = 9
und M = 8:
(111,T)·(9) = 125-(8)
1000 = 1000
Unter weiterem Bezug auf Fig. 1 wird angenommen, daß das an die Digitalwortanschlüsse (D-I, D-2, D-4) angelegte Digitalwort die
Größe eins habe. Eine elektrische Darstellung einer binären Null wird dazu an beide Anschlüsse D-2 und D-3 und eine elektrische
Darstellung der Eins an den Anschluß D-I angelegt. Der Zähler 5 markiert eine binäre Eins jeweils acht Nanosekunden
nach jedem ersten Eingangsimpuls vom Taktgeber 2. Der Vergleicher 6 liefert einen Ausgangsimpuls P- über die Leitung 6a bei Gleichheit
des an die Digitalwortanschlüsse angelegten binären Wortes und des Inhaltes des Zählers 5. Der Zähler 6 markiert eine binäre
Eins jeweils neun Nanosekunden nach jedem ersten Eingangsimpuls vom Taktgeber 1. Der Vergleicher 3 liefert einen Ausgangsimpuls
P1 über die Leitung 3a immer bei Gleichheit des an die
Digitalwortanschlüsse angelegten binären Wortes und des Inhaltes des Zählers 4. Die Impulse P und P» sind um das Zeitintervall
einer Nanosekunde gegeneinander versetzt, wenn die Verzögerungsschaltung gemäß Fig. 1 durch eine an die Anschlüsse D-I, D-2 und
D-4 angelegte digitale Eins programmiert ist. Die Teilerschaltungen 7 und 8 liefern jeweils Signale zum Phasendetektor 9 nach
72 Nanosekunden. Das Signal vom Teiler 8 ergeht nach neun Taktzyklen des Taktgebers 2f wenn N gleich 9 ist. T2 χ K = 8 χ 9 =
Nanosekunden. Das Signal vom Teiler 7 ergeht nach acht Taktzyklen des Taktgebers 1, wenn M gleich 8 ist. T, χ H = 9 χ 8 = 72 Nano-
FI 973 081
509846/1047
Sekunden. Somit ergehen 72ns-Signale zum Phasendetektor 79 von
den Teilerschaltungen 7 und 8 im wesentlichen gleichzeitig. Der
Phasendetektor 9 liefert über das Tiefpaßfilter 10 alle 72 Nanosekunden ein Steuersignal an den Taktgeber 2, um das Taktsystem 1
und das Taktsystem 2 zu synchronisieren. Das Taktsystem 1 ist der Taktgeber 1 und der Teiler 7. Das Taktsystem 2 ist der Taktgeber
2 und der Teiler 8.
Aus den obigen Erklärungen geht hervor, daß bei einer programmierten
digitalen Eingabe einer Eins die Schaltung gemäß Fig. ein Paar von Impulsen P. und P2 liefert, die zeitlich alle 72
Nanosekunden um eine Nanosekunde versetzt sind.
Die Impulszüge C. und C2 in Fig. IA stellen die Signale der
Taktgeber 1 und 2 dar. Wie aus Fig. IA zu ersehen ist, laufen die Taktgeber 1 und 2 alle 72 Nanosekunden synchron. Weiterhin ist aus den Wellenformen P . und P«. der Fig. IA zu sehen, daß bei einer programmierten digitalen Eingabe einer Eins ein
Paar zeitlich um eine Nanosekunde versetzter Impulse durch die in Fig. l gezeigte Schaltung alle 72 Nanosekunden geliefert wird.
Taktgeber 1 und 2 dar. Wie aus Fig. IA zu ersehen ist, laufen die Taktgeber 1 und 2 alle 72 Nanosekunden synchron. Weiterhin ist aus den Wellenformen P . und P«. der Fig. IA zu sehen, daß bei einer programmierten digitalen Eingabe einer Eins ein
Paar zeitlich um eine Nanosekunde versetzter Impulse durch die in Fig. l gezeigte Schaltung alle 72 Nanosekunden geliefert wird.
Unter weiterem Bezug auf Fig. IA wird auf die Digitalworteingabe
2=(010) und die Wellenformen P 2 und P„2 verwiesen. Wenn eine
Zahleneingabe von 2-(010) über die Digitalwortanschlüsse D-I, D-2
und D-4 an die Klemmen X., X2 und X4 der beiden Vergleicher 3
und 6 angelegt wird, wird ein Impuls P. abgegeben, wenn der Zähler
4 den Zählwert 2 erreicht hat. Ein Impuls P- wird abgegeben, wenn der Zähler 5 den Zählwert 2 erreicht hat. Wie aus der Wellenform
C. zu ersehen ist, erreicht der Zähler 4 den Wert 2 nach jeder achzehnten Nanosekunde einer Zeitumlaufperiode von je 72
Nanosekunden. Wie aus der Wellenform C2 zu ersehen ist, erreicht
der Zähler 5 den Wert 2 nach der sechzehnten Nanosekunde einer jeden Periode von 72 Nanosekunden. Wie aus den Wellenformen P _
und P2 zu ersehen ist, wird also der Impuls P vom Vergleicher 3
zeitlich um zwei Nanosekunden gegenüber dem Impuls P2 vom Vergleicher
6 versetzt abgegeben, wenn die Digitalwortelngabe 2»(010) ist.
FI 973 081
509846/1047
Tabelle 1: Operationszusammenfassung der Anordnung _gem. Ficj. 1
Digitalworteingabe Zeitintervall in Nano- Wellenformen an den Anschlüssen Sekunden zwischen den gem. Fig. IA
D-4, D-2, D-I Impulsen P. und P„
ooo | 0 |
OO1 | 1 |
010 | 2 |
Oll | 3 |
100 | 4 |
101 | 5 |
110 | 6 |
111 | 7 |
^l' 2' 10' 20
Cl' C2' Pll' P21
PfP P
*-l' 2' 12' 22
CCV P
1' 2' 13' 23
CCP P
Cl' U2' *14' *24
CCP P
Cl' ^2' 15' *25
CCP P
Ul' U2f *16' *26
CCP P
Aus der Tabelle 1 und der Fig. IB geht hervor, daß Verzögerungen
oder Zeitintervalle von 0, 1, 2, 3, 4, 5, 6 oder 7 Nanosekunden
dadurch programmiert werden können, daß man einfach die binäre Darstellung einer 0, 1, 2, 3, 4, 5, 6 oder 7 an die Anschlüsse
D-4, D-2, D-I der in Fig. 1 gezeigten Schaltung anlegt.
Zahlreiche Modifikationen und Parameterveränderungen des in Fig. 1 gezeigten Gerätes sind natürlich möglich, ohne vom Rahmen der
Erfindung abzuweichen.
Zu den Parameteränderungen gehören Änderungen der Frequenz der Taktgeber 1 und 2, der Kapazität der Zähler 4 und 5 mit entsprechenden
Erweiterungen der Vergleicher 3 und 6 sowie Veränderung der Werte M und N. Wie aus der obigen genauen Beschreibung
der Schaltung gem. Fig. 1 hervorgeht, kann die Änderung eines Parameters die Änderung weiterer Parameter erforderlich machen.
Eine Modifikation der Fig. 1 besteht in der Synchronisation der Taktgeber 1 und 2 alle 144 Nanosekunden. Diese Modifikation
FI 973 081
509846/1047
erfordert eine Verdopplung der Größe der Teiler 7 und 8 (nämlicii
ΪΙ = IG und ti = 18) . Die Kapazität des Zählers 5 wird ebenfalls
von 9 auf 18 verdoppelt und die des Zählers 4 von 8 auf Die Vergleicher 3 und 4 v/erden jeweils um eine Eitposition vergrößert,
nämlich X0. Die Digitalwortanschlüsse v/erden um eine
ßitposition erweitert, nämlich D-S. Mit dieser Modifikation kann
eine Verzögerung oder ein Zeitintervall von O, 1, 2, 3, 4, 5, 6,
7, 8, 9, 10, 11, 12, 13, 14 oder 15 Nanosekunden durch Anlegen
eines vier Bits großen binären Digitalwortes an die Digitalwortanschlüsse D-8, D-4, D-2 und D-I wahlweise programmiert werden.
Die Tabelle 2 faßt die Operationen des Systems gem. Fig. 1 bei ,einer derartigen Modifikation zusammen.
FI 973 081
509846/1047
Kapazität des Zählers 4 = 16 ίχ = 111,1 Megahertz,T1 - 9 Nanosek,
Kapazität des Zählers 5 = 18 f2 = 125,0 Megahertz,^ = 8 Nanosek,
M =16, N = Programmierung durch 4 Bits große binäre Worte (Dg, D4, D2, D1)
Digitalworteingabe an den Anschlüssen D-8, D-4, D*-2, D-I
0000 0001
0010 0011 0100 0101 0110 Olli 1000
1001 1010 1011 1100 1101 1110 1111
Zeitintervall in Nanosekunden zwischen den Impulsen P und P_ |
(9-8) | Nummer der Taktperioden des Takt gebers 2 |
(8 ns) | ns) | Nummer der ι Taktperioden des Takt gebers 1 |
(9 ns) | ns) |
0 | (18-16) | O | (16 | ns) | 0 | (18 | ns) |
1 | (27-24) | 1 | (24 | ns) | 1 | (27 | ns) |
2 | (36-32) | 2 | (32 | ns) | 2 | (36 | ns) |
3 | (45-40) | 3 | (40 | ns) | 3 | (45 | ns) |
4 | (54-48) | 4 | (48 | ns) | 4 | (54 | ns) |
5 | (63-56) | 5 | (56 | ns) | 5 | (63 | ns) |
6 | (72-64) | 6 | (64 | ns) | 6 | (72 | ns) |
7 | (81-72) | 7 | (72 | ns) | 7 | (81 | ns) |
8 | (90-80) | 8 | (80 | ns) | 8 | (90 | ns) |
9 | (99-88) | 9 | (88 | ns) | 9 | (99 | ns) |
10 | (108-96) | 10 | (96 | ns) | 10 | (1O8 | ns) |
11 | (117-104) | 11 | (104 | ns) | 11 | (117 | ns) |
12 | (126-112) | 12 | (112 | 1 ns) | 12 | (126 | ns) |
13 | (135-120) | 13 | (120 | 13 | (135 | ||
14 | 14 | 14 | |||||
15 | 15 | 15 | |||||
FI 973 O81
509846/1047
Hierfür gilt Fig. 2. Der Taktgeber 21 liefert ein frequenzstabiles
Ausgangssignal mit einer Frequenz von f. und einer Taktperiode von T.. In der Beschreibung dieses Ausführungsbeispieles
betragen f. = 125 Megahertz und T. = ψ = 8 Nanosekunden. Der Takt-
1 J. Ij
geber 22 ist eine regelbare Quelle und liefert ein Ausgangssignal
mit der Frequenz f, und der Taktperiode T». Wenn der Taktgeber
22 im Normalbetrieb mit dem Taktgeber 21 synchron läuft,
beträgt f~ = 111,1. Megahertz und T1 = 9 Nanosekunden. Der vier
Bits große Zeitreferenzsynchronzähler und die zugehörige Anordnung 41 (Fig. 2) sind mit dem Ausgang des Taktgebers 21 gekoppelt.
Die in der unterbrochenen Linie enthaltene Anordnung 41 umfaßt eine Teilerschaltung 23, einen vierstufigen Binärzähler
24 und eine Vergleicherschaltung 25. Die Teilerschaltung 23 dividiert die Frequenz des Taktgebers 21 durch den Faktor 9. Der Zähler
24 kann ein modifizierter vierstufiger Binärzähler sein und zählt die Taktausgabe von 21. Der Zähler 24 wird dahingehend
modifiziert, daß er maximal bis 9 zählt, wobei er durch den Ausgang des Teilers 23 nach jedem neunten Impuls des Taktgebers 21
zurückgestellt wird. Der Zähler 24 nimmt aufgrund der Ausgangsimpulse
vom Taktgeber 21 die folgenden Stellungen ein: 1000, 0100, 1100, OQlO, 1010, 0110, 1110, 0001 und OOOO. In diesem Ausführungsbeispiel
wird alle 72 Nanosekunden ein Referenzimpuls Pr über die Ausgabeleitung 23a des Teilers 23 gegeben.
Der Ausgang des Taktgebers 22 ist mit den Eingängen des Teilers
28, des Zählers 29 und des Vergleichers 30 verbunden. Der Teiler 28 dividiert die Frequenz des Taktgebers 22 durch einen Faktor
Der Zähler 29 kann ein dreistufiger Binärzähler sein und zählt maximal bis 8. Aufgrund der Ausgangsimpulse vom Taktgeber 22 nimmt
der Zähler 29 die folgenden Zustände ein: 1OO, 010, 110,- 001, 101,
011, 111 und 0OO. Wie aus der nachfolgenden genaueren Beschreibung
hervorgeht, wird der zeitlich versetzte Impuls P , η Nanosekunden
nach dem Referenzimpuls Pr über die Leitung W1 vom Ausgang
des Vergleichers 30 gegeben, wobei η eine beliebige Zahl zwischen 0 und 72 ist und durch den folgenden Ausdruck bestimmt
wird:
FI 973 Ο81
509846/104 7
Dezimales Äquivalent Dezimales Äquivalent
der an die Anschlüs- der an die Anschlüsse
se 25-1, 25-2, ^ 8 Nano-^30-1, 30-2 und 30-4 ^ 9 Uano-
25-4 und 25-8 des * Sekunden »cles Vergleichers 30 * Sekunden
Vergleichers 25 an- (Periode angelegten binären (Periode
gelegten binären des Takt- Eingabewerte des Takt
Eingabewerte gebers 21) gebers 22)
Aus Fig. 2 ist zu ersehen, daß der Ausgang des Vergleichers 25 über die Leitung W. mit dem ersten Eingang für Phase 1
des Phasendetektors 27 verbunden ist. Der Ausgang des Teilers ist über die Leitung W2 mit dem zweiten Eingang für Phase 2 des
Phasendetektors 27 verbunden. Der Ausgang des Phasendetektors ist über die Leitung 27a an das Tiefpaßfilter 26 und über die
Leitung 26a an den Steuereingang des Taktgebers 22 angeschlossen.
Wie bereits gesagt wurde, hat der Taktgeber 22 eine steuerbare Periode T2* Der Taktgeber 22 wird durch das Steuersignal über den
Steuereingang gesteuert. Das Steuersignal für den Taktgeber 22 kommt über das Tiefpaßfilter 26 vom Phasendetektor 27, der auf
die Signale vom Vergleicher 25 und vom Teiler 28 anspricht. Der Vergleicher 25 liefert einen Ausgangsimpuls, wenn die Binärzahl im
Zähler 24 gleich der binären Darstellung an den Anschlüssen 25-1, 25-2, 25-4 Und 25-8 des Vergleichers 25 ist. Der Teiler 28 liefert
ein Ausgangssignal bei jedem achten Eingangsimpuls vom
Taktgeber 22. Für bestimmte, sehr kurze Intervalle, in denen die Taktgeber 21 und 22 unter Steuerung des Phasendetektors synchron
gezwungen werden, liefert der Taktgeber 22 ein Signal mit einer anderen Frequenz als der Frequenz f_ = 111,1 Megahertz. Wänrend
der eben erwähnten Kurzzeitintervalle, in denen die Taktgeber 21 und 22 nicht synchron laufen, sich aber aufgrund des Signales am
Steuereingang des Taktgebers 22 in Richtung auf den Synchronbetrieb hin bewegen, ist die Ausgangsfrequenz f2 des Taktgebers 22
entweder kleiner oder größer als 111,1 Megahertz. Wenn die Fre-3uenz
f2 größer als 111,1 Megahertz ist, ist die Periode T2 des
FI 973 081
509846/1047
Taktgebers 22 kleiner als 9 Nanosekunden, und wenn die Frequenz f„ kleiner als 111,1 Megahertz ist, ist die Periode T2 des
Taktgebers 22 größer als 9 Nanosekunden. Der Teiler 28 liefert
ein Signal bei jedem achten Ausgangsimpuls des Taktgebers 22 ungeachtet
dessen, ob die Frequenz des Taktgebers 22 von einer Frequenz unterhalb von 111,1 Megahertz bis zur Synchronfrequenz
f- = 111,1 Megahertz ansteigt oder von einer Frequenz oberhalb
von 111,1 Megahertz bis zur Synchronfrequenz abfällt. (Alles unter Steuerung des Ausgangssignals des Phasendetektors 27 über das
Tiefpaßfilter 26 zum Steuereingang des Taktgebers 22.)
Zur Erklärung der Arbeitsweise der in Fig. 2 gezeigten Verzögerungseinheit
sei angenommen, daß diese Schaltung mit der elektrischen Darstellung der binären Zahl OOOO an den Anschlüssen
25-1, 25-2, 25-4, 25 ·8 des Vergleichers 25 und einer elektrischen
Darstellung der binären Zahl 000 an den Anschlüssen 30-1, 30-2 und 30-4 des Vergleichers 30 arbeitet. Ein Referenzimpuls
Pr wird alle 72 Nanosekunden vom Ausgang des Teilers 23 auf die Leitung 23a gegeben. (Nämlich: 9 χ T. = 72 Nanosekunden, wobei
T = 8 Nanosekunden ist)_. Ein zeitlich versetzter Impuls wird alle 72 Nanosekunden vom Ausgang des Vergleichers 30 auf
die Leitung W3 gegeben. ( Nämlich: 8 χ T3 = 72 Nanosekunden,worin
T2 = 9 Nanosekunden ist). Im Fall mit η = 0 tritt der zeitlich
versetzte Impuls P.d null Nanosekunden nach dem Referenzimpuls
Pr auf. Mit η = 0 existieren folgende Bedingungen: Taktgeber 21 und Taktgeber 22 sind phasengekoppelt;
Taktgeber 21 liefert ein Signal mit der Frequenz
f. = 125 Megahertz und der Taktperiode T1 = 4 · <- β 8
1 125 ν IO
Nanosekunden. l l ° x χυ
Der Teiler 23 liefert einen Referenzimpuls Pr alle 72 Nanosekunden
( 9 χ 8 = 72 Nanosekunden). Gleichzeitig damit liefert der Vergleicher 25 einen Ausgangsimpuls, der über die Leitung W zum
läuft 1
Phdtkti ( j
läuft 1
Phasendetektoreingang . (Bei jedem neunten Impuls des Taktgebers 21 enthält der Zähler 24 die Zahl OOOO, die gleich der
binären Zahl OOOO ist, die an den Anschlüssen 25-1, 25-2, 25-4
FI 973 081
509846/10Λ 7
und 25-8 des Vergleichers 25 anliegt).
Der Taktgeber 22 liefert ein Signal mit einer Frequenz von f, =
1 1 111,1 Megahertz und einer Taktperiode von T9 = -b = ß = 9
z r2 111,1 χ 10
Nanosekunden. Alle 72 Nanosekunden liefert gleichzeitig mit dem
Referenzimpuls Pr der Teiler 28 einen Ausgangsimpuls über die Leitung
W, an den Phasendetektoreingang 0-2. Alle 72 Nanosekunden mit dem Referenzimpuls Pr liefert der Vergleicher
30 einen zeitlich versetzten Impuls Pfcd· (Bei jedem achten Taktimpuls
des Taktgebers 22 enthält der Zähler 29 die Zahl 000 gleich der binären Zahl 000, die an die Anschlüsse 30-1, 30-2 und 30-4
des Vergleichers 30 angelegt wurde.) Die Taktgeber 21 und 22 werden durch den Ausgang des Phasendetektors 27 synchronisiert, der
über das Tiefpaßfilter 26 mit dem Steuereingang 22c des Taktgebers 22 verbunden ist. Wenn also die binäre Darstellung von 0000 und
000 an den oben erwähnten Anschlüssen der Vergleicher 25 bzw. 30 anliegt, treten der Referenzimpuls Pr und der zeitlich verschobene
Impuls P , gleichzeitig auf. Für η = 0 ist nämlich der
zeitverschobene Impuls P., vom Referenzimpuls Pr null Nanosekunden
verschoben.
Nimmt man jetzt für einen zweiten Fall der Arbeitsweise an, daß eine binäre Darstellung von 0001 an die Anschlüsse 25-1, 25-2,
25-4, 25-8 des Vergleichers 25 und gleichzeitig damit eine binäre Darstellung von 1OO an die Anschlüsse 30-1, 30-2 und 30-4 des
Vergleichers 30 angelegt wird, so liefert der stabile Taktgeber 21 einen Ausgangsimpuls alle acht Nanosekunden und der Vergleicher
25 gibt einen Synchronisationsimpuls an den Phasendetektoreingang 0-1 alle 72 Nanosekunden; dieser ist jedoch gegenüber
dem Pr-Impuls zeitlich um 64 Nanosekunden versetzt. Es tritt
natürlich eine Übergangsperiode auf, wenn die binären Darstellungen, die jeweils an die Vergleicher 25 und 30 angelegt werden,
verändert werden. Der Phasendetektor 27 empfängt Signale vom Vergleicher 25 und vom Teiler 28. Unter den Bedingungen dieses
Falles, in dem sich die binäre Darstellung von 0000 auf 0001
FI 973 081
509846/1047
an den Eingängen des Vergleichers 25 ändert, erfolgen die Signale zum Phasendetekor 27 vom Vergleicher 25 am Anfang nicht gleichzeitig
mit den Signalen vom Teiler 28 zum Phasendetektor 27. Während dieser kurzen Übergangsperiode empfängt der Phasendetektor
anfangs Signale vom Vergleicher 25 unmittelbar vor dem Empfang
der Signale vom Teiler 28. Der Phasendetektor 27 liefert ein Synchronisationssteuersignal über das Tiefpaßfilter 26
zum Steuereingang des Taktgebers 22. In dieser Übergangsperiode bringt der Phasendetektor schrittweise die Taktgeber 21
und 22 in den phasengekoppelten Zustand zurück. Diese Übergangsperiode ist nur kurz und liegt typischerweise ±n der
Größenordnung von 200 Mikrosekunden. Während dieser kurzen Übergangsperiode
ist die zeitliche Versetzung zwischen dem Referenzimpuls Pr und dem versetzten Impuls P., zugegebenermaßen nicht
sehr genau.
Unter den angenommenen Bedingungen des zweiten Falles und nach der Übergangsperiode, wenn die Taktgeber 21 und 22 wieder
phasengekoppelt sind, herrscht folgender Zustand; der Taktgeber
21 arbeitet wie immer in diesen Beispielen mit der Frequenz f
(125 Megahertz) und einer Taktperiode T (8 Nanosekunden). Wenn der binäre Wert 0001 an die Anschlüsse 25-1, 25-2, 25-4 und 25-8
angelegt wird, liefert der Vergleicher 25 alle 72 Nanosekunden ein Signal und gleichzeitig enthält der Zähler 24 die Zahl 8
(0001), die an dein Anschlüssen 24-1, 24-2, 24-4 und 24-8 anliegt.
Der Teiler 23 liefert alle 72 Nanosekunden einen Referenzenimpuls Pr auf die Leitung 23a. (Obwohl der Ausgangsimpuls
vom Vergleicher 25 alle 72 Nanosekunden periodisch ist, tritt er 8 Nanosekunden vor dem Referenzimpuls Pr in der 64sten
Nanosekunde auf der Leitung W auf ). Wenn die Taktgeber 21 und
22 synchronisiert sind, treten die Signale für die Phasendetektoreingänge
0-1 und 0-2 vom Vergleicher 25 und vom Teiler 28 gleichzeitig, nämlich alle 64 Nanosekunden,mit einer Periode von
72 Nanosekunden des Referenzimpulses Pr auf. Der Taktgeber 22 liefert alle 9 Nanosekunden einen Impuls. Der Teiler 28 liefert
einen Ausgangsimpuls alle 72 Nanosekunden gleichzeitig mit dem
FI 973 081
509846/1047
Ausgangsimpuls vom Vergleicher 25. Wenn der binäre Wert 100 an die Anschlüsse 30-1, 30-2 und 30-4 angelegt wird, liefert der
Vergleicher 30 alle 72 Nanosekunden einen zeitlich versetzten Impuls Pfcdr sobald der Zähler 29 die Binärzahl 1OO enthält.
Der Zähler 29 enthält die Zahl 100 eine Periode des Taktgebers 22 (9 Nanosekunden) lang, nachdem der Teiler 28 einen Ausgangsimpuls
zum Phasendetektoreingang 0 gegeben hat. Der Teiler 28 liefert einen Ausgangsimpuls alle 64 Nanosekunden während jeder
72 Nanosekunden langen Periode der Referenzimpulse Pr. Der zeitlich versetzte Impuls P., wird durch den Vergleicher 30 alle 72 Nanosekunden,
9 Nanosekunden nach den gleichzeitigen Ausgangsimpulsen des Vergleichers 25 und des Teilers 28, geliefert. Man kann also
sagen, daß der Referenzimpuls Pr in der Oten, 72ten, 144ten, 216-ten,
288ten, 36Oten usw. Nanosekunde auftritt und der zeitlich
versetzte Impuls in der ersten,73ten,145ten, 2l7ten,289ten,
36lten usw. Nanosekunde. Daraus geht hervor, daß der zeitlich versetzte Impuls Ptd eine Nanosekunde nach dem Referenzimpuls Pr
auftritt, wenn ein binärer Wert von 0001 an die Wählanschlüsse (25-1, 25-2, 25-4 und 25-8) des Vergleichers 25 gleichzeitig mit
einem binären Wert von 100 an die Wählanschlüsse (30-1, 30-2 und 30-4) des Vergleichers 30 angelegt wird.
Aus der Gleichung Nummer 1 geht hervor, daß (8x8) + (1x9) =73 und 73 - 72 - 1, 0 + 73 - 73, 72 + 73 = 145, 144 + 73 « 217 usw.
Für einen weiteren Fall der Arbeitsweise der programmierbaren Verzögerungseinheit gem. Fig. 2 seien folgende Bedingungen angenommen.
Die Taktgeber 21 und 22 sind synchronisiert und im korrekten Betrieb. An die Wählanschlüsse des Vergleichers 25 wird der
binäre Wert 1110 angelegt. An die Wählanschlüsse des Vergleichers 30 wird der binäre Wert 010 angelegt. Der Vergleicher 25 liefert
alle 56 Nanosekunden einer 72 Nanosekunden langen Periode der Referenzimpulse Pr einen Ausgangsimpuls. Der Taktgeber 22 ist mit
dem Taktgeber 21 sychronisiert und diese Synchronisation ergibt gleichzeitige Impulse vom Vergleicher 25 (am ,Eingang 0-1 des
PhasendJetektors) und vom Teiler 28 (am Eingang 0-2 des Phasendetek-
FI 973 081
509846/1047
tors) In der 56ten Nanosekunde einer jeden 72 Nanosekunden langen
Periode zwischen zwei Referenzimpulsen Pr. Wenn die Eingabe 010 an die Wählanschlüsse des Vergleichers 30 angelegt ist, tritt alle
72 Nanosekunden ein zeitlich versetzter Impuls P., auf.Jeder zeitlich versetzte Impuls wird gegenüber den an den ersten und
zweiten Eingang des Phasendetektors angelegten Impulsen um 18 Nanosekunden versetzt. Die Referenzimpulse Pr treten also alle 72
nanosekunden und die zeitlich versetzten Impulse P ,/alle /2
Nanosekunden auf. Jeder zeitlich versetzte Impuls P., tritt zwei
Nanosekunden später auf als der entsprechende Referenzimpuls Pr. Die Referenzimpulse Pr treten nämlich auf in der Oten, 72M:en,
I44ten, 216ten, 288ten, 36Oten usw. Nanosekunde und die zeitlich
versetzten Impulse in der 2ten, 74ten, 146ten, 2löten,
29Oten, 362ten usw. Nanosekunde.
Entsprechend der Gleichung Nummer 1 ergibt sich:
(7x8) + (2x9) = 74 und 74-72=2, 0+74=74, 72+74=146, 144+74=218,
Wenn für einen weiteren Fall der Arbeitsweise der in Fig. 2 gezeigten programmierbaren Verzögerungseinheit die Anordnung
sich im normalen Betrieb befindet und der binäre Wert 0110 an die Wählanschlüsse des Vergleichers 25 und der binäre Wert 110
an die Wählanschlüsse des Vergleichers 30 angelegt wird, erscheint jeder zeitlich versetzte Impuls P , drei Nanosekunden später
als der entsprechende Referenzimpuls Pr. Für diesen Fall gelten also zusammengefaßt folgende Betriebsbedingungen: Ein Referenzimpuls
Pr wird alle 72 Nanosekunden geliefert; der Phasendetektor empfängt über seine Eingänge im wesentlichen gleichzeitig vom
Vergleicher 25 und vom Teiler 28 in der 48ten Nanosekunde (6x8)
einer jeden 72 Nanosekunden langen Periode; der Vergleicher 30 liefert einen zeitlich versetzten Impuls in jeder 72 Nanosekunden
langen Periode,und dieser versetzte Impuls P., erscheint drei
Nanosekunden später,[(6x8) + (3x9)]= 75, als der Referenzimpuls Pr. Der Referenzimpuls tritt in der Oten, 72ten, I44ten, 216ten,
288ten, 360ten usw. Nanosekunde und der versetzte Impuls P.* In
FI 973 081
509846/1047
der 3ten, 75ten, 147ten, 219ten, 291ten,363ten usw. Nanosekunde
auf.
Beim Einsetzen in die Gleichung Nummer 1 ergibt sich:
(6x8) + (3x9) = 75 und 75-72=3, 0+75=75, 72+75=147, 144+75=219,
216+75=291 usw.
Aus den obigen vier Fällen ist zu ersehen, daß die Zeitverschiebung
zwischen dem Referenzimpuls Pr und den versetzten Impulsen P , um eine Nanosekunde zunimmt, wenn die an die Wählanschlüsse
des Vergleichers 25 angelegte Zahl (binärer Wert) um eins abnimmt und die an die Wählanschlüsse des Vergleichers
angelegte Zahl (binärer Wert) um eins zunimmt. Die obige Regel geht im einzelenen aus der nächfolgenden Tabelle 3 hervor und
der späteren genauen Beschreibung im Zusammenhang mit den Wellenformen
.
FI 973 OM
509846/1047
VERGLEICIIER 25 VERGLEICHER 30 Pr Referenzimpulse;
Erscheinen
Binärer Wert
angelegt an
25-1, 25-2,
25-4 und 25-8
angelegt an
25-1, 25-2,
25-4 und 25-8
Binärer Wert angelegt an
30-1, 30-2 und 30-4
0000 (0)
0001 (8)
1110 (7)
1110 (7)
0110 (6)
1010 (5)
0010 (4)
1100 (3)
0100 (2)
1000 (1)
0000 (0)
0001 (8)
1110 (7)
FI 973 081
FI 973 081
bei Nanosek.
0,72,144 216, 288, 360,
00.0 (0)
100 (1)
010 (2)
110 (3)
001 (4)
101 (5)
011 (6)
111 (7) 000 (0) 100 (1) 010 (2)
110 (3)
509846/1047 Ε^Ξ^3 ζ v/i sehen
Impulse: Referenz-Hrscheinen impulsen bei Nanosek.Pr und Impulsen
P
0,72,144
216, 288, 360,
1, '73,145,
217, 289 361,
2,74,146,
218, 290, 362,
3,75,147,
219, 291, 363, —
4,76,148,
220, 292, 364,
5,77,149,
221, 293, 365,
6,78,150, ■222,294, 366,
7,79,151
223, 295 367,
8,80,152
224, 296, 368,
9,81,153,
225, 297 369,
10,82,154,
226, 298 370, ~*
1],83,155
227, 299, 371,
10
11
TABELLE 3 (Fortsetzung)
Binärer Viert
angelegt an
25-1, 25-2,
25-4 und 25-C
25-1, 25-2,
25-4 und 25-C
VLRGLEICHbK _3O Binärer wert
angelegt an 30-1, 30-2 und 30-4
Pr Referenzimpulse:
Erscheinen bei Nanosek.
ver- Zeitversatz. P..^is zwischen
Impulse·, Referenz-Erscheinen ircpulsen bei Nanosek.Fr und Iippulsen
P
0110 (6)
1010 (5)
0010 (4)
1100 (3)
0100 (2)
1000 (1)
0000 (0)
0001 (8)
1110 (7)
001 (4)
101 (5)
011 (6)
111 <7)
000 (0)
100 (1)
010 (2)
110 (3)
001 (4) 12,84,156,
22«, 300 12
372,
13Y85,157,
229, 301, 13 373,
14,86,158,
230, 302, 14 374, '
15,87,159,
231, 303, 15 375, —
16,88,160, 232,304, 16 376,
17,89,161,
233, 305, 17 377,
18,90,162,
234, 306, 18 378,
19,91,163,
235, 307, 19 379,
20,92,164,
236, 308, 20 380,
FI 973 O81
509846/1047
Aus der Tabelle 3 geht hervor, daß die dem stabilen Taktgeber zugeordnete Zahl heruntergezählt wird Φβ* Ο, 8, 7, 6, 5, 4, 3, 2,
1Ψ O, 8, 7, 6, 5, usw. und gleichzeitig die dem gesteuerten Taktgeber
zugeordnete Zahl hochgezählt wird 0, 1, 2, 3, 4, 5, 6, 7, 0, 1, 2, 3, 4, 5, usw. und daß die Zeitverschiebung zwischen den
Referenzimpulsen Pr und den zeitlich versetzten Impulsen P., progressiv zunimmt, wobei die Verschiebung zum Referenzimpuls
Pr in Schritten von einer Nanosekunde erfolgt. Wie aus der Tabelle 3 hervorgeht, beträgt die zeitliche Verschiebung: 0, 1,
2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, usw. Die obige
Progression kann natürlich fortgesetzt werden, wodurch jede Zeitversetzung von ganzen Nanosekunden zwischen 0 und 71 programmiert
werden kann.
Im Zusammenhang mit Fig. 2 wird anschließend ein weiteres Merkmal der Erfindung erklärt. Eine Referenzzeicheneinrichtung
ist vorgesehen, durch die mit einem binären Wort jede ganze Zahl von Nanosekunden für die zeitliche Versetzung zwischen 0
und 71 zwischen dem Referenzimpuls Pr und dem zeitlich versetzten Impuls P , gewählt werden kann. Für diesen Zweck erwies sich
ein einfach programmierbarer Festwertspeicher 31 als besonders vorteilhaft.
Zur Erklärung wird angenommen, daß der Festwertspeicher 31 mindestens
72 Speicherpositionen hat, deren jede ein binäres viprt mit vier binären Bits speichern kann. Weiter wird angenommen,
daß der Festwertspeicher durch ein separates Wort von sieben Bits adressiert werden kann. Der in Fig. 2 gezeigte Festwertspeicher
31 hat vier Ausgangsanschlüsse Q., Q2 , Q4 und Q»
und sieben Adressieranschlüsse A„, A , A_, A_, A4, A5, und Afi.
Die Ausgangsanschlüsse Q1, Q«, Q4 und Q_ sind entsprechend mit
den Wahlanschlüssen 25-1, 25-2, 25-4 und 25-8 des Vergleichers 25 verbunden. Ebenso sind die drei wertniedrigsten Adreßanschlüsse
AQf A und A_ über Leitungen a., a_ und a4 mit den Wahlanschlüssen
30-1, 30-2 und 30-4 des Vergleichers 3O verbunden.
FI 973 081
5098A6/104 7
Wie aus der nachfolgenden Tabelle 4 zu ersehen ist, lassen die
Speicheradressen 000000O=(O) bis 1110001=(71) entsprechend an
die Wählanschlüsse der Vergleicher 25 und 30 die binären Werte gelangen, die für Verzögerungen von ganzen Nanosekunden zwischen
0 und 71 gebraucht werden. Legt man z. B. das binäre Wort 0011000«
(12) an die Adreßanschlüsse AQ bis Ag, so wird aus dem Festwertspeicher
das binäre Wort 0110 gelesen. Das binäre Wort 0110 wird über die Ausgangsanschlüsse zu den Wählanschlüssen des Vergleichers
25 geleitet. Wie aus der Fig. 2 und der Tabelle 4 zu ersehen ist, wird gleichzeitig mit dem Auslesen eines binären Wertes
aus dem Festwertspeicher der Inhalt der drei untersten Positionen der Festwertspeicheradresse über die Leitungen a., a„
und a4 an die Wählanschlüsse des Vergleichers 30 geleitet. Wie
aus der Tabelle 4 weiter zu ersehen ist, wird durch das Anlegen der Festwertadresse 0011000 an die Adreßanschlüsse des Festwertspeichers
AQ bis A6 (I) eine binäre Zahl 0110=(6) zu den Wahlanschlüssen
des Vergleichers 25 geführt, (II) eine binäre Zahl 001=(4) an die Wahlanschlüsse des Vergleichers 3o angelegt und
(III) um 12 Nanosekunden gegenüber den Referenzimpulsen Pr versetzte Impulse P., erzeugt.
Wie aus Tab. 4 zu ersehen ist, resultiert also das Anlegen der Adresse 0110001=(70) an die Speicheradreßanschlüsse A_ bis A,
υ ο
(I) im Anlegen einer binären Zahl 0100= (2) an die Wahlanschlüsse des Vergleichers 25, (II) im Anlegen einer binären Zahl 011=(6)
an die Wahlanschlüsse des Vergleichers 30 und (III) in einer zeitlichen Versetzung der Impulse P., um 70 Nanosekunden gegenüber
den Referenzimpulsen Pr.
Aus der obigen Beschreibung geht hervor, daß das Anlegen einer ganzen Zahl von 0 bis 71 an die Anschlüsse AQ, A., A2, A», A4,
A5 und Α. in einer Verzögerung um eine gleichgroße Anzahl von
Nanosekunden resultiert.
Fig. Il ist eine aus den Fign. HA bis HN zusammengesetzte
Zeichnung. Wenn die Fign. HA bis HN entsprechend der Fig.
FI 973 081
509846/1047
11 zusammengelegt werden, ergibt sich die Darstellung diskreter
Wellenformen für jede Verzögerung zwischen O und 71 in ganzen Nanosekunden.
FI 973 081
509846/1047
FWS-Adresse
Vergleicher binäre Zahl an 25-1, 25-2, 25-4 und 25-8
TABELLE 4
(Es wird auf die Fign. 2 und 11 verwiesen)
(Es wird auf die Fign. 2 und 11 verwiesen)
Vergleicher 30 Pr Referenz-
binäre Zahl an 30-1, 30-2, 30-4
impulse trscheinungszeit in Nanosekuhden
P . zeitlich versetzte Impulse
Erscheinungszeit in
Nanosekunden
Erscheinungszeit in
Nanosekunden
WeIlenformen Zeitliche gemäß Figur 11 Verschiebung
zwischen Pr und Ptd
opooooo(o) oooo to)
«O 1000000(1)
CD
CD
0100000(2)
1100000(3)
G 0010000(4)
Z 1010000(5)
0001 (8)
1110 (7)
0110 (6)
1010 (5)
0010 (4)
0110000(6) 1100 (3)
1110000(7) 0100 (2)
FI 973 081
σοο (θ)
LOO (1)
010 (2)
110 (3) 001 (4)
101 (5)
011 (6)
111 (7)
0,72,144,216 0,72,144,216 288,360,432, - 288,360,432,— W ,W
1,73,145,217, 289,361,433
2,-74,146»·, 218, 290,362,434
3,75,147,219, 291,363,435
4,76,148,220, 292,374,436
5,77,149,221, 293,365,437
'"MT -0' w3-0
W ΧΪΓ
W2-l' W3-l
2-2
wr,w
w2-3'
VWl-4'
W2-4' *3-
Wr Wl-
■2-6' "3-6
Wr' Wl-7. W2-7' W3-7
3 Ol O
FWS-Adresse
Verqleicher 25
binäre Zahl
an 25-1, 25-2,
25-4 und 25-8.
binäre Zahl
an 25-1, 25-2,
25-4 und 25-8.
(Es wird auf die
Vergleicher binHre Zahl an 30-1, 30-2, 30-4
TABELLE "4 (Fortsetzung) λ und 11 verwiesen)
r Referenz- P . zeitlich
versetzte " Tmoulse
Erscheinungszeit in
Nanosekunden
Erscheinungszeit in
Nanosekunden
mnulse
Erscheinungszeit in
iJanosekunden
Wellenformen
Zeitliche
gemäß Figur 11 Verschiebung
zwischen Pr und Ptd
0001000(8) 1000 (1)
ca | lOOlOOG | (9) | 0000 | (0) |
CD | ||||
QO | ||||
*«· | ||||
m | 0101000 | (10) | 0001 | (8) |
% 1101000(11) 1110 (7)
0011000(12) 0110 (6)
1011000(13) 1010 (5)
W
W
r 0111000(14) 0010 (4)
1111000(15) 1100 (3)
0000100(16) 0100 (2)
FI 973 081
FI 973 081
000 (0)
100 (1)
010 (2)
110 (3)
001 (4)
101 (5)
011 (6)
111 (7) 000 (0)
W W W2-8/ |
— 8' W3-8 |
3-10 | 8 |
ro
cn |
W W r' 1-9' ^2-9' W3-9 |
9 | O co OO |
||
wr, W1 | 10 | |||
W2-10' | ||||
I | 11 | |||
t | 12 | |||
I | 13 | |||
• | 14 | |||
I
I |
15 16 |
|||
PWS2
Adresse
Adresse
A
A
A
A
A
0' A1'
~3' 4' V
Vergleicher binäre ZahF
an 25-1, 25-2, 25-4 und 25-8
TABELLE 4 {Fortsetzung) (Es wird auf die Ficrn. 2 und H verwiesen)
Vergleicher binäre Zahl an 30-1, 30-2, 30-4
Pr Referenzimpulse Erscheinungszeit in Nanosekunden"
zeitlich
setzte
setzte
Impulse
Ürscheinungszeit in
Nanosekunden
Ürscheinungszeit in
Nanosekunden
Wellenformen
Zeicliche
gemäß Figur 11 Verschiebung
zwischen Pr-und Ptd
1000100(17) | IQOQ | (1) | 100 | (1) | |
0100100(18) | 0000 | (0) | •O10 | (2) | |
509 | 1100100(19) | 0001 | (8) | 110 | (3) |
OO | 0010100(20) | 1110 | (7) | 001 | (4) |
co | |||||
1010100(21) | 0110 | (6) | 101 | (5) | |
O | |||||
0110100(22) | 1010 | (5) | on | (6) | |
BAD ( | 1110100(23) | 0010 | (4) | 111 | (7) |
O | 0001100(24) | 1100 | (3) | 000 | (0) |
P | 1001100(25) | 0100 | (2) | 100 | (D |
0101100(26) | 1000 | (D | 010 | (2) | |
1101100(27) | 0000 | (0) | 110 | (3) | |
FI 973 081 |
20,92,164,236,
308,380,452
308,380,452
21,93,165,237,
309,381,453
309,381,453
22,94,166,238,
310, 382, 454
310, 382, 454
w2-20' 3-20
r'
r'
2-21'' W3-21
2-22' w3-22
17 18 IS
20
21
23 24 25
26 27
cn
—A
Ö CD CD OO
TABELLE 4 (Fortsetzung)_
Vergleicner 25 | (Es wird auf | die Fign. 2 und | 11 verwiesen) | WellenforiP.en | •Zeitliche | |
FnS- | binäre Zahl | Ver^leiu^er | 30 Pr Referenz | P., zeitlich | gemäß Figur 11 | Verschiebung |
Adresbe | an 25-1, 25-2, | binäre Zahl | impulse | versetzte | zwischen | |
A0, A1, | 25-4 und 25-8 | an 30-1, 30- | 2, 3rscheinunqs- | Impulse | Pr und Ptd | |
Α6 | 0001 (8) | 30-4 | zeit in :>7anosekunden |
Erscheinungs- "zeit in Nänosekunden |
I | 28 |
0011100(28) | 1110 (7) | 001 (4) | Il | I | I | 29 |
1011100(29) | 0110 (6) | 101 (5) | Il | I | I | 30 f |
0111100(30) | 3.010 (5) | 011 (6) | It | I | I | 31 £} |
1111100(31) | 0010 (4) | 111 (7) | Il | • | I | 32 · |
0000010(32) | 1100 (3) | 000 (0) | Il | I | I | 33 |
1000010(33) | 0100 (2) | 100 (1) | Il | I | I | 34 |
0100010(34) | 1000 (Ϊ) | 010 (2) | Il | I | • | 35 |
1100010(35) | Ö000 (0) | 110 (3) | Il | I | I | 36 |
0010010(36) | 0001 (8) | 001 (4) | H | I | • | 37 |
1010010(37) | 1110 (7) | 101 (5) | M | I | 38 fSJ |
|
0110010(38) | 0110 (6) | 011 (6) | Il | ■ | I | 39 in |
1110010(39) | 1010 (5) | 111 (7) | Il | I | I | |
0001010(40) | 1001010(41) 0010 (4) FI 973 081 |
000 (0) | Il | ■ | VJ , W1 ., , r 1—41 W2-41' W3-41 |
41 S |
100 (1) | Il | 41,113,185,257, 329, 401, 473 |
||||
FWS-Adresse
A0' A1''
A' ζ'
A
A6
A
A6
Vergleicher binäre Zahl an 25-1, 25-2, 25-4 und 25-3
TABELLE 4 (Fortsetzung) (Es wird auf die Fign. 2 und 11 verwieSön)
Vergleichbar^30 Pr Referenz·*·
binäre Zahl an 30-1, 30-2, 30-4
impulse Erscheinungszeit in Nanosekunden P d zeitlich
versetzte
Impulse
Erscheinungs-
zeit in
Nanosekunden
Wellenformen
Zeitliche
gemäß Figur Il Verschiebung
zwischen Pr und P d
0101010(42) 1100 (3)
1101010(43)
O
O
0011010(44)
σ>
σ>
1011010(45)
ο
ο
** 0111010(46)
1111010(47)
0000110(48)
1000110(49)
0100110(50)
1100110(51)
0010110(52)
1010110(53)
0000110(48)
1000110(49)
0100110(50)
1100110(51)
0010110(52)
1010110(53)
0100 (2)
1000 (1)
0000 (0)
0001 (8) 1110 (7) 0110 (6) 1010 (5) 0010 (4) 1100 (3) 0100 (2) 1000 (1)
010 (2)
110 (3)
001 <4) 101 (5)
011 (6)
111 (7)
000 (0)
100 (1) 010 (2) 110 (3)
001 (4)
101 (5)
42.114.186.258, W , W1
330, 402, 474 ^42,
43.115.187.259, W . W1
331, 403, 475 W* ί
3-42
42
43
45 46
47 48 49
50 51 52 53
O CD cn co
Adresse
O' 1'
A2' A3'
A4, A5,
A4, A5,
Veröle icher biä hl
binäre Zahl an 25-1, 25-2, 25-4 und 25-S
TASEkLE 4 (Fortsetzung)
(Es wiru auf die Fian. 2 und 11 verwiesen)
Vergleiche 30 Pr
binäre Zahl ij3PiL-Lse
an 30-1, 30-2, Erscheinungs-
30-4 zeit in
zeitlich
3rscheinungszeit in
Nanosekunden
Nanosekunden
Zeitliche
gemäß Figur 11 Verschiebung
zwischen
Pr und P^, td
0110110(54) | 0000 | (O) | 011 | (6) | |
•1110110(55) | 0001 | (8) | 111 | (7) | |
cn | 0001110(56) | 1110 | (7) | 000 | (0) |
O CD |
1001110(57) | 0110 | (6) | 100 | CD |
CO | 0101110(58) | 1010 | (5) | 010 | (2) |
CO | 1101110(59) | 0010 | (4) | UO | (3) |
O | 0011110(60) | 1100 | (3) | 001 | (4) |
1011110(61) | 0100 | (2) | 101 | (5) | |
0111110(62) | 1000 | (1) | 011 | (6) | |
1111110(63) | 0000 | (0) | Ul | (7) | |
0000001(64) | 0001 | (8) | 000 | (0) | |
1000001(65) | 1110 | (7) | 100 | CD |
0100001(66) 0110 (6)
1100001(67) 1010 (5) FI 973 081
010 (2)
110 (3) 65,137,209,
353,425,497
353,425,497
Wr' Wl-
66.138.210.282, W , W, fifi,
354,426,498 ^-66^3-66
354,426,498 ^-66^3-66
67.139.211.283, W , W, g?,
•itjer 427 4QQ VI W
54 55 56 57 58 59 60 61 62 63 64 65
66 67
FWS-Adresse
A0' A1'
Vergleicher binäre Zahl an 25-1, 25-2, 25-4 und 25-8
TABELLE 4 (Fortsetzung) (Es Wird auf die Fign- 2 un<3 11 verwiesen)
Vergleicher 30 Pr Referenzoinäre
'Zahl impulse
an 30-1, 30-2, Erscheinungs-30-4 " zeit in
Nanosekunden zeitlich
J?td
versetzte
versetzte
Erscheinungszeit in
.NanosoHunden
.NanosoHunden
We11teηfοrmen
gemäß" Figur 11
Zeitliche
zwischen
Pr und P., ta
0010001(68) 0010 (4)
CO
00
1010001(69) 1100 (3)
0110001(70) 0100 (2)
1110001(71) 1000 (1)
001 (4)
101 (5)
011 (6)
"111 (7)
68, 356 |
140, ,428 |
212,284, ,500 |
W2-68' * | *3-68 | 68 | On |
69, 357 |
141, ,429 |
213,285, ,501 |
W , W1 -. wr xi w2_69, ι |
69 | ||
70, 3-5 8 |
142, ,430 |
214,286, ,502 |
w2_70, ν | 3-70 | 70 | |
71, 359 |
143, ,431 |
215,287, ,503 |
W W
w2_71, \ |
71' fr3-71 |
'71 | |
FI 973 081
CD OO
Wie aus der Tabelle 4 und der Flg. 11 zu ersehen 1st, gilt die nur
einmal dargestellte Wellenform Wr für alle Beispiele. Die Wellenform
W ist repräsentativ für das zeitliche Auftreten der Referenzimpulse auf der Leitung 23a gem. Fig. 2. Die Wellenform Wr
ist allen 72 Beispielen der in Tabelle 4 aufgeführten Fälle gemeinsam. Die Tabelle 4 und die Fign. 2 und 11 erläutern den
Zusammenhang der Wellenformen Wr, W1-10, W2-10 und W3-10 für
die programmierbare Verzögerung gem. Fig. 2 für eine Verzögerung von zehn Nanosekunden. Die Wellenform Wr gilt also immer. Die
Wellenform W1-10 zeigt die Signale vom Vergleicher 25 über die
Leitung W1 (Fig. 2), wenn das Gerät gem. Flg. 2 zur Erzeugung
einer Verzögerung von zehn Nanosekunden programmiert ist. Die Wellenform W3-10 zöigt die Signale vom Teiler 28 über die Leitung
W2 und die Wellenform W3 zeigt das zeitliche Erscheinen des
versetzten Impulses Pfcd auf der Leitung W-, wenn das Gerät gem.
Fig. 2 für einen um zehn Nanosekunden versetzten Impuls programmiert ist.
In ähnlicher Weise gelten die Wellenformen W , W 1-2O, W3-20 und
W3-20, wenn die programmierbare Verzögerungseinheit zur Erzeugung
einer Verzögerung von 20 Nanosekunden programmiert ist .
Aus den Fign. 2 und 11, der Tabelle 4 und der vorstehenden Beschreibung geht hervor, daß die Signale für den Phasendetektor
27, die Referenzimpuls-Wiederholungsrate und die Wiederholungsrate
für den zeitlich versetzten Impuls auf einer Zykluswiederholungszeit von 72 Nanosekunden basieren (T1 χ M = 8x9 = 72).
Um die unterschiedlichen Programmschritte von je einer Nanosekunde
einfach zu gestalten, wird der Vergleichswert beim Vergleicher 30 um je eins erhöht und der Vergleichswert beim
Vergleicher 25 um je eins verringert. Der Zählstand wird alle neun Schritte beim Neun-Nanosekunden-Zähler 24 gelöscht. Das alles
läßt sich einfach erreichen mit einem Festwertspeicher 31, der
alle möglichen Zählwerte des Zählers 24 enthält. Die für beide Zähler für jede programmierbare Möglichkeit des Ausführungsbei-
FI 973 081
509846/1047
Spieles der Erfindung erforderlichen Werte sind in der Tabelle 4
dargestellt.
In Fig. 3 ist ein weiteres Ausführungsbeispiel der Erfindung gezeigt.
Ein stabiler Taktgeber 21, ein zugehöriger Teiler 23 und ein Zähler 24 werden mit drei programmierbaren Verzögerungseinheiten
71, 72 und 73 zusammen verwendet. Der Taktgeber 21 besorgt eine stabile Ausgabe periodischer Impulse mit einer Wiederholungsrate
von f ; der Teiler 23 liefert eine stabile periodische
fs Impulsausgabe mit einer Impulswiederholungsrate von rr-, wobei M
eine ganze Zahl ist. Jede der programmierbaren Verzögerungseinheiten 71, 72, 73 kann mit der programmierbaren Verzögerungseinheit
40 gem. Fig. 2 identisch oder dieser ähnlich sein.
Wenn jede der Verzögerungseinheiten 71, 72 und 73 durch das Anlegen
eines anderen binären Wortes an die Anschlüsse A. bis A1,
U ο
der Einheit 71, die Anschlüsse A_ bis A,. der Einheit 72 und die
Anschlüsse A_ bis A_ der Einheit 73 unabhängig programmiert wird,
erhält man drei Impulszüge mit unterschiedlicher zeitlicher Verschiebung.
Nur zur einfacheren Illustration sei der Fall betrachtet, in dem M-9 und die Frequenz des Taktgebers 21 gleich 125 MHz ist und in
dem die programmierbaren Verzögerungseinheiten 71, 72 und 73 mit der Einheit 40 der Fig. 2 identisch sind. Das in Fig. 3 gezeigte
Gerät hat dann drei unabhängig programmierbare Verzögerungseinheiten der in Fig. 2 gezeigten Art, verwendet aber nur einen
stabilen Taktgeber. Jede der drei unabhängigen Verzögerungseinheiten kann unabhängig für eine Verzögerung einer ganzen Zahl
von Nanosekunden zwischen 0 und 71 programmiert werden. Tabelle und die Wellenformen gem. Fig. 11 lassen sich nämlich auch für
die programmierbaren Verzögerungseinheiten 71, 72 und 73 anwenden.
In Fig. 4 ist die Wellenform W die Referenzwelle. Die Wellenformen
W3i_24f W32-3O und W33-6 i^lustrieren die Ausgangssignale
FI 973 081
509846/1047
der Verzögerungseinheiten 71, 72 und 73, die für Verzögerungen von 24, 30 und 6 Nanosekunden programmiert sein sollen.
Aus führungsbeisjaiel jjem^_Fi<j._ 2 für 100 Pikosekunden
Das Ausführungsbeispiel gem. Pig. 2 kann zur Erzeugung noch kleinerer
Zeitschritte verwendet werden. Die Frequenz der Taktgeber 21 und 22,, die Anzahl von Bits in den Zählern 24 und 29 und die
Vergleicherschaltungen 25 und 30 werden dann entsprechend modifiziert.
Der stabile Taktgeber 21 wird mit 156,25 MHz, d. h. mit 6,4 Nanosekunden
zwischen den Takten, gewählt. Der gesteuerte veränderliche Taktgeber 22 wird mit 153,84 MHz, d. h. 6,5 Nanosekunden
zwischen den Takten, gewählt. Der Unterschied oder die Nettodifferenz zwischen den beiden Taktzyklen ist also 6,5 Nanosekunden
minus 6,4 Nanosekunden. Die Verzögerung zwischen dem Referenzimpuls Pr und dem zeitlich versetzten Impuls P., erfolgt also
in Schritten von Q,l Nanosekunde (0,1 χ 10 ) oder 100 Pikosekunden
(100 χ 10~12). Um Schritte von 100 Pikosekunden für die Verzögerung
zu erhalten, wird die Anordnung gem. Fig. 2 in der nachfolgend beschriebenen Art erweitert oder modifiziert. Die Grundbetriebsart
des in Fig. 2 gezeigten Ausführungsbeispiel bleibt die selbe, die bereits oben erklärt wurde. Zur Synchronisation
der mit diesen Frequenzen arbeitenden Taktgeber muß eine gemeinsame Frequenz in den Phasendetektor 27 eingegeben werden (Eingang
sieitungen Wl und W2), so daß eine Phasen- und Frequenzkoppelung
zwischen den beiden Taktgebern möglich ist. Zu diesem Zweck zählt man jeden Taktzyklus eine vorgeschriebene Anzahl von
Malen, um eine gemeinsame Frequenz zwischen den beiden Taktgebern zu erreichen. Für dieses Ausführungsbeispiel beträgt die
gemeinsame Frequenz 2403,85 kHz entsprechend 416 Nanosekunden (416 χ 10"9). Der stabile Taktgeber 21 wird um 65 heruntergeteilt
(6,4ns χ 65 = 416ns) und der gesteuerte veränderbare Taktgeber
22 um 64 (6,5ns χ 64 * 416ns). Der Zähler 24, der Teiler 23 und der Vergleicher 25 werden entsprechend erweitert, um den er-
FI 973 081
509846/1047
forderlichen Werten zu genügen. (:65 erfordert sieben Bitpositionen).
Der Zähler 29, der Teiler 28 und der Vergleicher 30 werden ebenfalls auf die nötige Größe erweitert. (:64 erfordert
sechs Bitpositionen).
In der aus dem Phasendetektor 27 und dem Tiefpaßfilter 26 bestehenden
Rückkopplungsschleife ist keine Änderung erforderlich. Die Rückkopplungsschleife arbeitet wie oben beschrieben; die
Wiederholungsrate auf den Leitungen Wl und W2 beträgt jetzt jedoch 416 Nanosekunden. Die Eingangssteuerleitungen zum Vergleicher
25 vom FWS 31 müssen nun sieben Adern umfassen. Die Eingangssteuerleitungen zum Vergleicher 30 benötigen sechs Adern. Der Spei·1
eher 31 benötigt somit sieben Ausgänge für den Vergleicher 25. Die erforderlichen Werte werden im Festwertspeicher gespeichert.
Die programmierbare elektronische Verzögerungseinheit arbeitet wie oben beschrieben. Während der Wert für den Vergleicher
30 jeweils erhöht wird, liefert die Ausgabe vom FWS die notwendigen Werte im richtigen Format für den Vergleicher 25
unter Verringern um einen bzw. mehrere Schritte. Das Nettoergebnis ist eine Veränderbarkeit der Verzögerung
in Schritten von 100 ps relativ zur Referenzwelle mit Pr. Der Gesamtverzögerungsbereich reicht von 0 bis 415,9 Nanosekunden
mit 4160 programmierbaren Schritten. Jeder Schritt entspricht 100 Pikosekunden.
Die Fig. 10 enthält eine detaillierte Darstellung des Taktgebers 21, des Teilers 23, des Zählers 24 und des Vergleichers 25 gem.
Fig. 2. Die Anordnung gem. Fig. 2 kann im wesentlichen aus miteinander verbundenen handelsüblichen Komponenten aufgebaut werden.
Die Schaltungsanordnung gem. Fig. 5 enthält den Phasendetektor und das Tiefpaßfilter, die in der programmierbaren Verzögerungseinheit der Fig. 2 verwendet werden können. Das Tiefpaßfilter gem.
Fig. 5 enthält einen Operationsverstärker, der aus einem handelsüblichen integrierten Schaltblock bestehen kann.
FI 973 081
509846/1047
Die durch unterbrochene Linien eingeschlossene Schaltung gem. Fig. 6 kann ein handelsüblicher integrierter Schaltblock als
"Spannungsgesteuerter Oszillator" sein.
Die im einzelnen in Fig. 8 gezeigte Schaltung kann als Teiler 28, Zähler 29 und Vergleicher 30 der programmierbaren Verzögerungseinheit gem. Fig. 2 verwendet werden.
In Fig. 7 ist eine Ausführung des Festwertspeichers mit handelsüblichen
Teilen dargestellt.
FI 973 081 A m
509846/1047
Claims (17)
1./ Digital programmierbare Zeitgeber- und Verzögerungsanordnung
hohen Auflösungsvermögens zur Abgabe exakt ausgebildeter und zeitpräzise zueinander stehender elektrischer
Signale, gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Ein frequenzstabiler erster Taktgeber (1), der ein
periodisches Ausgangssignal mit der Frequenz f (Größen
ordnung 100 MHz) und der Taktperiode T = 1/f, abgibt.
b) Ein steuerbarer zweiter Taktgeber (2), der einen Steuereingang aufweist und ein periodisches Ausgangssignal
mit der Frequenz f2 und der Taktperiode T2 =
abgibt,
wobei die folgenden Beziehungen erfüllt sind:
M und N sind positive ganze Zahlen.
c) Ein Phasendetektor (9) mit zwei Phasenvergleichereingängen
und einem Vergleicherausgang.
d) Eine durch M dividierende erste Teilerschaltung (7), deren Eingang mit dem Ausgang des ersten Taktgebers (1)
verbunden ist und deren Ausgang zum ersten Eingang des Phasendetektors (9) führt.
e) Eine durch N dividierende zweite Teilerschaltung (8), deren Eingang mit dem Ausgang des zweiten Taktgebers
(2) verbunden ist und deren Ausgang zum zweiten Eingang des Phasendetektors (9) führt.
f) Ein Tiefpaßfilter (10) zwischen dem Vergleicherausgang des Phasendetektors (9) und dem Steuereingang
des zweiten Taktgebers (2).
g) Ein erster und ein zweiter Binärzähler (4, 5); der
Zähleingang des ersten BinärZählers (4) ist mit dem Ausgang des ersten Taktgebers (1) und der Zähleingang
des zweiten Binärzählers (5) mit dem Ausgang des zweiten Taktgebers (2) verbunden.
FI 973 081
509846/1047
h) Ein Paralleleingabekanal (D-4 bis D-I) zur Eingabe
eines binäre Bitpositionen 2n,...,2 , 2 umfassenden Binärwortes.
i) Ein erster Vergleicher (3), dessen Eingänge einerseits mit den Parallelausgängen des ersten Binärzählers
(4) und andererseits mit dem vorgenannten Paralleleingabekanal (D-4 bis D-I) verbunden sind und der über
seinen Vergleicherausgang dann ein erstes Vergleichssignal (P ) abnehmbar macht, wenn der Zählstand im
ersten Binärzähler dem zugeführten Binärwort gleicht.
j) Ein zweiter Vergleicher (6), dessen Eingänge einerseits
mit den Parallelausgängen des zweiten Binärzählers (5) und andererseits mit dem vorgenannten Parallel
eingabekanal (D-4 bis D-I) verbunden sind und der über seinen Vergleicherausgang dann ein zweites Vergleichssignal (P_) abnehmbar macht, wenn der Zählstand im
zv/ei ten Binär zähler dem zugeführten Binärwort gleicht.
k) Die präzise Zeitdifferenz (in Nanosekunden) zwischen
den beiden abnehmbaren Vergleichssignalen (P. und P2)
ist dabei mittels des über den Paralleleingabekanal (D-4 bis D-I) eingegebenen Binärwortes digital wählbar.
2. Digital programmierbare Zeitgeber und Verzögerungsanordnung
hohen Auflösungsvermögens zur Abgabe exakt ausgebildeter und zeitpräzise aufeinander folgender elektrischer
Signale, gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Ein frequenzstabiler erster Taktgeber (1), der ein
periodisches Ausgangssignal mit der Frequenz f. (Größen ordnung 100 IIHz) und der Taktperiode T. = 1/f, abgibt.
b) Ein steuerbarer zweiter Taktgeber (2), der einen Steuereingang aufweist und ein periodisches Ausgangssignal
mit der Frequenz f, und der Taktperiode T2 =?
abgibt,
wobei die folgenden Beziehungen erfüllt sind: f2 = kf , 2
> k = const. > 0
FI 973 081
509846/104?
c) Ein Phasendetektor (9) mit zwei Phasenvergleichereingangen
und einem Vergleicherausgang.
d) Eine erste Teilerschaltung (7), deren Eingang mit dem
Ausgang des ersten Taktgebers (1) verbunden ist und deren Ausgang zum ersten Eingang des Phasendetektors
(9) führt.
e) Eine zweite Teilerschaltung (8), deren Eingang mit dem Ausgang des zweiten Taktgebers (2) verbunden ist und
deren Ausgang zum zweiten Eingang des Phasendetektors (9) führt.
f) Eine Verbindung vom Ausgang des Phasendetektors (9) zum Steuereingang des zweiten Taktgebers (2).
g) Ein erster und ein zweiter Binärzähler (4, 5).
h) Ein Paralleleingabekanal (D-4 bis D-I) zur Eingabe eines
Binärwortes.
i) Ein erster Vergleicher (3) , dessen Eingänge einerseits mit den Parallelausgängen des ersten Binärzählers
(4) und andererseits mit dem vorgenannten Paralleleingabekanal (D-4 bis D-I) verbunden sind und der über
seinen Vergleicherausgang dann ein Bezugssignal (P.) abgibt, wenn der Zählstand im ersten Binärzähler dem
zugeführten Binärwort gleicht.
j) Ein zweiter Vergleicher (6), dessen Eingänge einerseits
mit den Parallelausgängen des zweiten Binärzählers (5) und andererseits mit dem vorgenannten Paralleleingabekanal
(D-4 bis D-I) verbunden sind und der über seinen Vergleicherausgang dann ein gegenüber dem Bezugssignal
(P.) zeitverzögertes Signal (P2) abnehmbar
macht, wenn der Zählstand im zweiten Binärzähler dem
zugeführten Binärwort gleicht.
k) Die präzise Zeitdifferenz zwischen dem Bezugssignal (P.) und dem verzögerten Signal (P,) ist dabei mittels
des über den Paralleleingabekanal (D-4 bis D-I) eingegebenen Binärwortes digital wählbar.
FI 973 081
509846/1047
3. Digital programmierbare Zeitgeber- und Verzögerungsanordnung hohen Auflösungsvermögens zur Abgabe eines exakt ausgebildeten
und zeitpräzise einer gegebenen Bezugszeit im ganzzahligen Vielfach einer vorgegebenen Zeiteinheit (ns)
nachfolgenden elektrischen Signals, gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Erste Schaltungsanordnung zur Angabe der Bezugszeit in Form eines elektrischen Signals.
b) Zweite Schaltungsanordnung zur Erzeugung eines elektrischen Signals, das zeitpräzise auf das vorgenannte
Bezugssignal folgt.
c) Synchronisiereinrichtung zwischen der ersten und zweiten Schaltungsanordnung zur Aufrechterhaltung des Gleichlaufs zwischen der ersten und zweiten Schaltungsanordnung.
d) Digitale Programmiereinheit mit einem Paralleleingabekanal für ein digitales Binärwort, das zur ersten und
zweiten Schaltungsanordnung weiterleitbar ist.
e) Mittels der digitalen Programmiereinheit und des über sie eingegebenen Binärwortes ist der präzise Zeitabstand
zwischen der Bezugszeit und dem nachfolgenden Signal digital bestimmbar.
4. Digital programmierbare Zeitgeber- und Verzögerungsanordnung hohen Auflösungsvermögens zur Abgabe eines zeitpräzisen
ersten Signals und eines ebensolchen zweiten Signals,
wobei das zweite Signal exakt eine, zwei, drei, vier, fünf, sechs oder sieben Nanosekunden nach dem ersten Signal folgt *
gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Ein erster stabiler Taktgeber zur Abgabe periodischer Taktimpulse mit konstanter Impulswiederholungsfrequenz.
b) Ein zweiter steuerbarer Taktgeber zur Abgabe periodischer Taktimpulse mit einer zweiten steuerbaren
Impulswiederholungsfrequenz.
FI 973 081
509846/1047
c) Steueranordnung zwischen dem ersten und dem zweiten
Taktgeber zur Gewährleistung eines vorgegebenen Verhältnisses zwischen der Impulswiederholungsfrequenz
des ersten und des zweiten Taktgebers.
d) Die Steueranordnung zwischen dem ersten und dew zvzeiten
Taktgeber ist eingerichtet zur Aufnahme eines diskret ten ersten, zweiten, dritten, vierten, fünften- sechsten
oder siebenten Digitalwortes sowie zur Bestimmung der Lage des ersten und zweiten zeitpräzisen
Signals zueinander,
wobei der Zeitversatz zwischen dem ersten und dem zwei··
ten Signal bei Zuführung des ersten diskreten Digitalwortes eine Nanosekunde, bei Zuführung des zweiten
diskreten Digitalwortes zwei Nanosekunden usw., bei Zuführung des siebenten Digitalwortes sieben i^anosekun
den beträgt.
5. Digital programmierbare Zeitgeber- und Verzögerungsanordnung
hohen Auflösungsvermögens zur Abgabe eines zeitpräzisen ersten Signals und eines ebensolchen zweiten Signals,
wobei das zweite Signal exakt eine, zwei, drei, vier, fünf, sechs oder sieben Nanosekunden nach dem ersten Signal folgt,
und mit dieser Anordnung Zeitspannen von eins, zx^ei, drei, vier, fünf, sechs oder sieben Nanosekunden Dauer exakt
definierbar sind, gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Erste Schaltungsanordnung zur Abgabe von Ausgangssignalen^
konstanter Periodizität.
b) Zweite Schaltungsanordnung zur Abgabe von Ausgangssignalen einer zweiten Periodizität, die zur konstanten Perio-i
dizität der Signale der ersten Schaltungsanordnung in vorgebbarem Verhältnis steht.
FI 973 081
509846/1047
— 4 / —
c) Steueranordnung zwischen der ersten Schaltungsanordnung und der zweiten Schaltungsanordnung,
wobei mittels dieser Steueranordnung das Zeitverhältnis zwischen der zweiten und der ersten Schaltungsanordnung
herstellbar und aufrecht zu erhalten ist.
d) Digitale Schaltungsanordnung mit einem Paralleleingabekanal
zur Steuerung der Ausgabefunktionen der ersten und der zweiten Schaltungsanordnung,
wobei mit Hilfe eines dem Paralleleingabekanal zugeführten Digitalwortes der Zeitabstand zweier aufeinanderfolgender,
zueinandergehöriger, die jeweils gewünschte Zeitspanne begrenzender Ausgangssignale wählbar ist.
6. Digital programmierbare Zeitgeber- und Verzögerungsanordnung
hohen Auflösungsvermögens zur Abgabe exakt ausgebildeter und zeitpräzise zueinander stehender elektrischer
Signale, gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Ein frequenzstabiler erster Taktgeber (1), der ein periodisches Ausgangssignal mit der Frequenz f^ (Größenordnung
1OO MHz) und der Taktperiode T1 = !/^N abgibt.
b) Ein steuerbarer zweiter Taktgeber (2), der einen Steuereingang aufweist und ein periodisches Ausgangssignal
mit der Frequenz f„ und der Taktperiode T2 = l/f2
abgibt,
wobei 9 f2 ρ 8 f, ist.
c) Ein Phasendetektor (9) mit zwei Phasenvergleichereingängen und einem Vergleicherausgang.
d) Eine durch acht dividierende erste Teilerschaltung (7), deren Eingang mit dem Ausgang des ersten Taktgebers (1)
verbunden ist und deren Ausgang zum ersten Eingang des Phasendetektors (9) führt.
e) Eine durch neun dividierende zweite Teilerschaltung (8),
deren Eingang mit dem Ausgang des zweiten Taktgebers (2) verbunden ist und deren Ausgang zum zweiten Eingang des
Phasendetektors (9) führt.
FI 973 081
509846/1047
f) Ein Tiefpaßfilter (10) zwischen dem Vergleicherausgang
des Phasendetektors (9) und dem Steuereingang des zweiten Taktgebers (2).
g) Ein erster und ein zweiter Binärzähler (4, 5); der Zähleingang des ersten Binärzählers (4) ist mit dem
Ausgang des ersten Taktgebers (1) und der Zähleingang des zweiten BinärZählers (5) mit dem Ausgang des zweiten
Taktgebers (2) verbunden;
der erste Binärzähler (4) zählt zyklisch bis maximal
acht und der zweite Binärzähler (5) zählt zyklisch bis maximal neun.
h) Ein Paralleleingabekanal (D-4 bis D-I) zur Eingabe
eines binäre Bitpositionen 2n,..., 2 , 2 umfassenden
Binärwortes.
i) Ein erster Vergleicher (3), dessen Eingänge einerseits mit den Parallelausgängen des ersten Binärzählers
(4) und andererseits mit dem vorgenannten Paralleleingabekanal (D-4 bis D-I) verbunden sind und der über
seinen Vergleicherausgang dann ein erstes Vergleichssignal (P.) abnehmbar macht, wenn der Zählstand im
ersten Binärzähler dem zugeführten Binärwort gleicht.
j) Ein zweiter Vergleicher (6), dessen Eingänge einerseits mit den Parallelausgängen des zweiten Binärzählers
(5) und andererseits mit dem vorgenannten Paralleleingabekanal (D-4 bis D-I) verbunden sind und der über
seinen Vergleicherausgang dann ein zweites Vergleichssignal (P2) abnehmbar macht, wenn der Zählstand im
zweiten Binärzähler dem zugeführten Binärwort gleicht.
k) Die präzise Zeitdifferenz (in Nanosekunden) zwischen den beiden abnehmbaren Vergleichssignalen (P und P7)
ist dabei mittels des über den Paralleleingabekanal (D-4 bis D-I) eingegebenen Binärwortes digital wählbar.
FI 973 081
509846/1047
7. Digital programmierbare Zeitgeber- una Verzögerungsanordnung hohen Auflösungsvermögens zur Abgabe einer ersten
und einer zweiten Signalfolge,
wobei die Abstände der Sinzelsignale der ersten Folge und
ebenfalls die Abstände der Einzelsignale der zweiten Folge ganzzahlige Vielfache einer vorgegebenen Zeiteinheit
(ns) sind
und ferner jedes Einzelsignal der zweiten Folge jeweils einem Einzelsignal der ersten Folge in präzisem Zeitabstand
nachfolgt, welcher Zeitabstand ebenfalls ein ganzzahliges Vielfaches der vorgegebenen Zeiteinheit (ns) ist, gekennzeichnet
durch die Kombination der folgenden Merkmale:
a) Ein frequenzstabiler erster Taktgeber zur Abgabe der
ersten Signalfolge.
ersten Signalfolge.
b) Ein steuerbarer zweiter Taktgeber zur Abgabe der
zweiten Signalfolge.
zweiten Signalfolge.
c) Digitale Schaltungsanordnung mit einem Digitaleingabekanal, welche zwischen dem ersten und dem zweiten
Taktgeber angeordnet ist und Steuerkreise zur Steuerung des zweiten Taktgebers aufweist.
d) Diese Steuerkreise bestimmen abhängig von einem eingegebenen Digitalwert das ganzzahlige Vielfache der vorgegebenen
Zeiteinheit, welches den Abstand der Einzelsignale der zweiten Folge von den zugehörigen Einzelsignalen
der ersten Folge definiert.
8. Digital programmierbare Zeitgeber- und Verzögerungsanordnung hohen Auflösungsvermögens zur Abgabe eines ersten
Signals zu vorgebbarer Zeit und eines zweiten Signals, welches zeitlich gegenüber dem ersten Signal um ein ganzzahliges,
ebenfalls vorgebbares Vielfaches eines Nanosekundentbetrags versetzt ist, wobei das gegebene Vielfache kleiner
als 100 NanoSekundeη ist, gekennzeichnet durch die Kombination
der folgenden Merkmale:
FI 973 081
509846/1047
a) Ein erster stabiler Taktgeber zur Abgabe periodischer Taktimpulse mit konstanter Impulswiederholungsfrequenz.
b) Ein zweiter steuerbarer Taktgeber zur Abgabe periodischer Taktimpulse mit einer zweiten steuerbaren
Impulswiederholungsfrequenz.
c) Erste digitale Schaltungsanordnung, die dera ersten Taktgeber nachgeschaltet ist und den Zeitpunkt des ersten
gewünschten Signals (P ) definiert, wozu dieser ersten digitalen Schaltungsanordnung ein
digitaler Eingabewert zuführbar ist und in Abhängigkeit davon die zeitliche Signalauswahl am ersten Taktgeberausgang
erfolgt.
d) Zweite digitale Schaltungsanordnung, die dem zweiten Taktgeber nachgeschaltet ist und den Zeitpunkt des
zweiten gewünschten Signals (P3) definiert,
die des weiteren in Verbindung mit der ersten digitalen Schaltungsanordnung steht und eine weiterführende Verbindung
zum Steuereingang des zweiten Taktgebers aufweist,
wobei der zweiten digitalen Schaltungsanordnung ein digitaler Eingabewert zuführbar ist und in Abhängigkeit
davon die zeitliche Signalauswahl am zweiten Taktgeberausgang erfolgt.
e) Der Abstand des zweiten ausgewählten Signals (P_) vom
ersten ausgewählten Signal (P ) in ganzzahligen Vielfachen des vorgegebenen Nanosekundenbetrags wird dabei
bestimmt durch die Größen der den beiden digitalen Schaltungsanordnungen zugeführten Digitalwerte.
9. Digital programmierbare Zeitgeber- und Verzögerungsanordnung hohen Auflösungsvermögens zur Abgabe einer ersten
Signalfolge und einer zweiten Signalfolge, die beide eine untereinander gleiche, konstante Signalfolgefrequenz aufweisen
und wobei die zweite Signalfolge gegenüber der ersten Signalfolge um ein wählbares ganzzahliges Vielfaches
eines vorgegebenen Nanosekundenbetrags versetzt ist, gekennzeichnet durch die Kombination der folgenden Merkmale:
FI 973 081
509846/1047
a) Ein erster Taktgeber zur Abgabe der ersten Signalfolge
mit konstanter Signalfolgefrequenz.
b) Ein zweiter Taktgeber zur Abgabe der zweiten Signalfolge,
der mit dem ersten Taktgeber zusammenarbeitet.
c) Verbindungsanordnung zwischen dem ersten und dem zweiten Taktgeber, die mit einem digitalen Eingabewert
speisbare Steuerkreise zur Bestimmung des ganzzahligen Vielfachen aufweist, welches den zeitlichen Versatz
der beiden Signalfolgen gegeneinander ausmacht.
10. Digital programmierbare Zeitgeber- und Verzögerungsanordnung
hohen Auflösungsvermögens zur Abgabe eines um ein ganzzahliges Vielfaches eines vorgegebenen Zeitbetrages
gegenüber einem Bezugssignal versetzten Signals, wobei das Bezugssignal periodisch zu präzisen Bezugszeitpunkten
wiederkehrend auftritt,
das ganzzahlige Vielfache ein ganzzahliger Wert zwischen 1 und 100 ist
und der vorgegebene Zeitbetrag immer gleich und in ganzen oder geteilten Nanosekunden definiert ist,
gekennzeichnet durch die Kombination der folgenden Merkmale:
a) Eine erste Signalquelle (21) zur Abgabe von Signalen konstanter Signalwiederholungsfrequenz.
b) Eine dieser ersten Signalquelle (21) nachgeschaltete erste Taktgeberanordnung (Teiler 23) zur Abgabe periodisch
auftretender Bezugssignale (Pr).
c) Ein erster Zähler (24), der der ersten Signalquelle (21)
nachgeschaltet und für die zyklische Zählung bis zu einem gegebenen ersten maximalen Zählstand sowie die
Abgabe des jeweils erreichten Zählstandes ausgebildet ist.
d) Ein erster Vergleicher (25) , dessen Eingänge einerseits
parallel mit den Ausgängen des ersten Zählers (24) verbunden und andererseits mit Eingabeanschlüssen (25-1,
25-2, 25-4, 25-8) für digitale Eingabewerte versehen sind,
FI 973 081
509846/1047
wobei am Ausgang des ersten Vergleichers ein ,Vergleichssignal abnehmbar ist, wenn der Zählstand des ersten
Zählers mit dem gleichzeitig an den Eingabeanschlüssen des ersten VergleicHers anstehenden digitalen Eingabewert
übereinstimmt.
e) Eine zweite Signalquelle (22) zur Abgabe von Signalen mit einer steuerbaren Signalwiederholungsfrequenz,
wobei diese zweite Signalquelle einen Steuereingang zur Wahl der Signalwiederholungsfrequenz aufweist.
f) Eine dieser zweiten Signalquelle (22) nachgeschaltete zweite Taktgeberanordnung (Teiler 28) zur Abgabe von
Ausgangssignalen, deren Signalwiederholungsfrequenz in fest vorgegebenem Verhältnis zur Signalwiederholungsfrequenz
der zweiten Signalquelle steht.
g) Steuerkreise, die einen vergleichenden Phasendetektor (27) aufweisen, zur Speisung des Steuereingangs
der zweiten Signalquelle (22) in Abhängigkeit von den Ausgangssignalen des ersten Vergleichers (25) und den
Ausgangssignalen der zweiten Taktgeberanordnung (Teiler 28),
wobei diese Steuerkreise ein Steuersignal für die Signalwiederholungsfrequenz
der zweiten Signalquelle abgeben .
h) Ein zweiter Zähler (29), der der zweiten Signalquelle (22) nachgeschaltet und für die zyklische Zählung bis
zu einem gegebenen zweiten maximalen zählstand sowie die Abgabe des jeweils erreichten Zählstandes ausgebildet
ist.
i) Ein zweiter Vergleicher (30), dessen Eingänge einerseits mit den Ausgängen des zweiten Zählers (29) verbunden
und andererseits mit Eingabeanschlüssen (30-1, 30-2, 30-4) für digitale Eingabewerte versehen sind,
FI 973 081
509846/1047
wobei am Ausgang des zweiten Vergleichers die erwünschten, zeitlich zu den Bezugssignalen (Pr) versetzten Signale
(p tj) abnehmbar sind, wenn der Zählstand im zweiten
Zähler mit dem an den Eingabeanschlüssen des zweiten Vergleichers anstehenden digitalen Eingabewert
übereinstimmt.
j) Mit Hilfe der an den Eingabeanschlüssen (25-1...-8 und 30-1...-4) des ersten Vergleichers (25) und des zweiten
Vergleichers (30) anstehenden Digitalwerte ist präzise die ganze Zahl von Vielfachen des vorgegebenen Zeitbetrages
als Zeitspanne zwischen den Bezugssignalen (Pr) und den dazu präzise versetzten Signalen (Pt(a) bestimmbar,
wobei der vorgegebene Zeitbetrag durch das Signalwiederholungsfrequenz verhältnis der ersten und der
zweiten Taktgeberanordnung (Teiler 23 und 28) definiert ist.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die erste Signalquelle (21) eine Signalperiode von
T Nanosekunden und die zweite Signalquelle (22) eine solche von T2 Nanosekunden aufweist,
wobei T2 größer als T. ist und sich als vorgegebener
Zeitbetrag die Differenz T, - T in Nanosekunden ergibt.
12. Anordnung -'nach Anspruch 11, dadurch gekennzeichnet, daß
die Differenz T2 - T. gleich oder kleiner als eine halbe
Nanosekunde ist.
13. Anordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Differenz T2 - T. größer als eine halbe und kleiner
als eine ganze Nanosekunde ist.
FI 973 081
509846/ 1 OA"?
14. Anordnung nach Anspruch IO, dadurch gekennzeichnet,
daß die erste Signalquelle (21) eine Signalperiode von T. Pikosekunden und die zweite Signalquelle (22) eine
solche von T„ Pikosekunden aufweist, wobei T„ größer als T ist und sich als vorgegebener Zeitbetrag
die Differenz T2 - T in der Größenordnung von
100 Pikosekunden ergibt.
15. Anordnung nach einem der Ansprüche 10 bis 14, dadurch
gekennzeichnet,
daß die den Eingabeanschlüssen (25-1...-8, 3O-1 -4) der
beiden Vergleicher (25, 3O) zugeführten Digitalwerte als ein zusammenhängendes Digitalwort eingebbar sind.
16. Anordnung nach einem der Ansprüche 10 bis 15, dadurch gekennzeichnet,
daß der gegebene maximale Zählstand (M) des ersten Zählers
(24) größer ist als der (N) des zweiten Zählers (29), wobei sich bei Verkleinerung des an den ersten Vergleicher
(25) angelegten Digitalwertes und gleichzeitiger Vergrößerung des an den zweiten Vergleicher (3O) angelegten
Digitalwertes die erreichbare Zeitspanne zwischen den Bezugsimpulsen (Pr) und den dazu versetzten Impulsen (Ptd)
in digitalen Schritten vergrößern läßt.
FI 973 081
509846/1047
17. Anordnung nach einem der Ansprüche 10 bis 16, dadurch
gekennzeichnet, daß die ganze Zahl von Vielfachen des vorgegebenen Zeitbetrages wie nachstehend in der Tabelle
angegeben wählbar ist:
für ersten
für zweiten
Zeitbetrages
•
•
•
•
O
•
7
63
FI 973 081
509846/1047
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US465029A US3913021A (en) | 1974-04-29 | 1974-04-29 | High resolution digitally programmable electronic delay for multi-channel operation |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2510668A1 true DE2510668A1 (de) | 1975-11-13 |
Family
ID=23846225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752510668 Pending DE2510668A1 (de) | 1974-04-29 | 1975-03-12 | Digital programmierbare zeitgeber- und verzoegerungsanordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US3913021A (de) |
JP (1) | JPS50140249A (de) |
DE (1) | DE2510668A1 (de) |
FR (1) | FR2280293A1 (de) |
GB (1) | GB1450757A (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2854980A1 (de) * | 1977-12-27 | 1979-06-28 | Philips Nv | Impulsgenerator |
DE2917017A1 (de) * | 1978-04-26 | 1979-10-31 | Teradyne Inc | Erzeugung von takt- bzw. zeitsignalen |
DE2949108A1 (de) * | 1978-12-11 | 1980-06-26 | Honeywell Inc | Verfahren und schaltungsanordnung zum verzoegern von impulsen |
DE3016378A1 (de) * | 1980-04-28 | 1981-10-29 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur zeitweiligen erzeugung einer sich quantisiert fortlaufend aendernden phasenverschiebung zweier taktimpulsfolgen |
DE3324711A1 (de) * | 1983-07-08 | 1985-01-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator mit einstellbarer impulsfrequenz, impulsbreite und impulsverzoegerung |
DE102005052578B4 (de) * | 2005-11-02 | 2013-07-04 | Orica Explosives Technology Pty. Ltd. | Verfahren zum Einstellen einer Verzögerungszeit an einem elektronischen Sprengzeitzünder |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4169385A (en) * | 1978-02-21 | 1979-10-02 | Picker Corporation | Frequency synthesizer apparatus and method in ultrasonic imaging |
GB2020071B (en) * | 1978-04-21 | 1982-12-08 | Gen Electric Co Ltd | Frequency divider |
CH646287A5 (de) * | 1979-09-28 | 1984-11-15 | Siemens Ag Albis | Schaltungsanordnung zur zeitlichen verschiebung von impulsen. |
DE3023699A1 (de) * | 1980-06-25 | 1982-01-14 | Ibm Deutschland Gmbh, 7000 Stuttgart | Verfahren und anordnung zur erzeugung von impulsen vorgegebener zeitrelation innerhalb vorgegebener impulsintervalle mit hoher zeitlicher aufloesung |
FR2545297A1 (fr) * | 1983-04-26 | 1984-11-02 | Thomson Csf | Dispositif de retard et son utilisation dans le dispositif de decodage d'un equipement de mesure de distance |
US6032028A (en) * | 1996-04-12 | 2000-02-29 | Continentral Electronics Corporation | Radio transmitter apparatus and method |
DE69936466T2 (de) * | 1999-05-25 | 2008-03-06 | Samsung Electronics Co., Ltd., Suwon | Gps empfänger mit einem notkommunikationskanal |
US7209518B1 (en) | 2000-08-03 | 2007-04-24 | Mks Instruments, Inc. | Higher PWM resolution for switchmode power supply control |
US6832174B2 (en) * | 2002-12-17 | 2004-12-14 | Tektronix, Inc. | Method and apparatus providing interleaved data from multiple signal acquisition devices |
EP1604520A1 (de) * | 2003-03-10 | 2005-12-14 | THOMSON Licensing | Multikanal-satellitenempfänger |
WO2008135305A1 (en) * | 2007-05-08 | 2008-11-13 | International Business Machines Corporation | Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control |
CA2723970C (en) * | 2008-05-29 | 2016-11-01 | Orica Explosives Technology Pty Ltd | Calibration of detonators |
JP6271367B2 (ja) | 2014-08-19 | 2018-01-31 | 東芝メモリ株式会社 | 遅延装置 |
WO2020061080A1 (en) * | 2018-09-18 | 2020-03-26 | Texas Instruments Incorporated | Methods and apparatus to improve power converter on-time generation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3437938A (en) * | 1965-12-17 | 1969-04-08 | Ibm | Clock pulse generator |
US3619793A (en) * | 1969-11-05 | 1971-11-09 | Atlantic Richfield Co | Digital waveform generator with adjustable time shift and automatic phase control |
US3590280A (en) * | 1969-11-18 | 1971-06-29 | Westinghouse Electric Corp | Variable multiphase clock system |
US3633113A (en) * | 1969-12-22 | 1972-01-04 | Ibm | Timed pulse train generating system |
US3602834A (en) * | 1970-06-18 | 1971-08-31 | Ibm | Timing recovery circuits |
JPS5724699B2 (de) * | 1972-03-08 | 1982-05-25 | ||
FR2194075B1 (de) * | 1972-07-27 | 1976-08-13 | Materiel Telephonique |
-
1974
- 1974-04-29 US US465029A patent/US3913021A/en not_active Expired - Lifetime
-
1975
- 1975-03-07 GB GB971875A patent/GB1450757A/en not_active Expired
- 1975-03-12 DE DE19752510668 patent/DE2510668A1/de active Pending
- 1975-03-12 FR FR7508637A patent/FR2280293A1/fr not_active Withdrawn
- 1975-03-17 JP JP50031256A patent/JPS50140249A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2854980A1 (de) * | 1977-12-27 | 1979-06-28 | Philips Nv | Impulsgenerator |
DE2917017A1 (de) * | 1978-04-26 | 1979-10-31 | Teradyne Inc | Erzeugung von takt- bzw. zeitsignalen |
DE2949108A1 (de) * | 1978-12-11 | 1980-06-26 | Honeywell Inc | Verfahren und schaltungsanordnung zum verzoegern von impulsen |
DE3016378A1 (de) * | 1980-04-28 | 1981-10-29 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur zeitweiligen erzeugung einer sich quantisiert fortlaufend aendernden phasenverschiebung zweier taktimpulsfolgen |
DE3324711A1 (de) * | 1983-07-08 | 1985-01-24 | Hewlett-Packard GmbH, 7030 Böblingen | Impulsgenerator mit einstellbarer impulsfrequenz, impulsbreite und impulsverzoegerung |
DE102005052578B4 (de) * | 2005-11-02 | 2013-07-04 | Orica Explosives Technology Pty. Ltd. | Verfahren zum Einstellen einer Verzögerungszeit an einem elektronischen Sprengzeitzünder |
Also Published As
Publication number | Publication date |
---|---|
US3913021A (en) | 1975-10-14 |
GB1450757A (en) | 1976-09-29 |
FR2280293A1 (fr) | 1976-02-20 |
JPS50140249A (de) | 1975-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2510668A1 (de) | Digital programmierbare zeitgeber- und verzoegerungsanordnung | |
DE2917017C2 (de) | Taktsignalgenerator | |
EP0084592B1 (de) | Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers | |
DE2220878C3 (de) | Schaltungsanordnung zur digitalen Frequenzmessung | |
DE4423186C2 (de) | Verfahren zum Betreiben einer automatischen Testeinrichtung sowie automatische Testeinrichtung | |
DE3121448A1 (de) | Elektronischer elektrizitaetszaehler | |
EP1554803B1 (de) | Verfahren und vorrichtung zum erzeugen eines taktsignals mit vorbestimmten taktsignaleigenschaften | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE112005001517T5 (de) | Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen | |
DE10392225T5 (de) | Prüfvorrichtung | |
EP0017251B1 (de) | Schaltungsanordnung für die Bestimmung der mittleren Periodendauer eines periodischen Signals | |
DE69120207T2 (de) | Frequenzmessung aus einer konstanten Zahl von Ereignissen mit einer schnellen Schaltung zur Bestimmung des Kehrwertes | |
DE69517604T2 (de) | Zeitgeber mit mehreren kohärenten synchronisierten takten | |
DE2829709A1 (de) | Verfahren und anordnung zur erzeugung zeitlich unmittelbar aufeinanderfolgender impulszyklen | |
DE2166681A1 (de) | Verfahren und vorrichtung zur linearisierung von durch impulsfolgen charakterisierte messwerte | |
DE2802070A1 (de) | Verfahren und einrichtung zur messung der dauer von impulsen | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE3743434C2 (de) | ||
DE3521288C2 (de) | ||
DE2155128C3 (de) | Digitale Phasenregelanordnung | |
DE3836811C2 (de) | ||
DE19703633C2 (de) | Verfahren zur Bestimmung eines Zeitintervalls zwischen zwei Ereignissen | |
DE1763932C3 (de) | Vorrichtung für eine numerisch arbeitende Programmsteuerung | |
DE3785060T2 (de) | Schaltung für eine Zeitbasis mit Prädiktion für ein Wellenform-Abtastsystem. | |
EP0009192B1 (de) | Schaltungsanordnung zur Erzeugung einer Abtastimpulsfolge für ein periodisches Signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHJ | Non-payment of the annual fee |