DE2917017A1 - Erzeugung von takt- bzw. zeitsignalen - Google Patents

Erzeugung von takt- bzw. zeitsignalen

Info

Publication number
DE2917017A1
DE2917017A1 DE19792917017 DE2917017A DE2917017A1 DE 2917017 A1 DE2917017 A1 DE 2917017A1 DE 19792917017 DE19792917017 DE 19792917017 DE 2917017 A DE2917017 A DE 2917017A DE 2917017 A1 DE2917017 A1 DE 2917017A1
Authority
DE
Germany
Prior art keywords
clock
time
delay
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792917017
Other languages
English (en)
Other versions
DE2917017C2 (de
Inventor
Clair Richard Paul St
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teradyne Inc
Original Assignee
Teradyne Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Teradyne Inc filed Critical Teradyne Inc
Publication of DE2917017A1 publication Critical patent/DE2917017A1/de
Application granted granted Critical
Publication of DE2917017C2 publication Critical patent/DE2917017C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/64—Generators producing trains of pulses, i.e. finite sequences of pulses
    • H03K3/72—Generators producing trains of pulses, i.e. finite sequences of pulses with means for varying repetition rate of trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

Ü.SoSer.No. 900, 139
Fileds April 26, 1878
TERADYNE, INC., Boston, Massachusetts, (V.St.A.)
Erzeugung von. Takt- bzw„ Zeitsignalen
Die vorliegende Erfindung betrifft die Erzeugung von Zeitsignalen.
Stabile Taktgeneratoren, wie beispielsweise Quarzoszillatoren wurden verwendet, um eine Reihe von Zeitsignalen mit von Signal zu Signal variablen Intervallen durch das Programmieren digitaler Zähler zum Triggern der Seitsignale bei vorbestimmten Taktanzahlen des Taktgenerators zu erzeugen. Obwohl Verzögerungsleitungen mit Abgriffen, die ein Auflösungsvermögen (resolution) bzw«, eine Auflösung {beispielsweise 1 nsec) aufweisen, die größer ist als die Auflösung (beispielsweise 16 nsec) des Taktgenerators, verwendet wurden, um zusätzlich Signale in bezug auf den Anfang der Reihe zu verzögern,, war die Auflösung der Zeitsignalintervalle in
909844/1011
ORIGINAL INSPECTED
solchen Systemen durch die Auflösung des Taktgenerators begrenzt, wobei die Periode des Zeitsignals gleich der Periode des Quarzoszillators oder ein ganzzahliges Vielfaches davon war.
Die vorliegende Erfindung gibt einen einfachen, billigen und sehr präzisen Zeitsignalgenerator an, bei dem die Periode der von einem Taktgenerator mit einer festen Periode abgeleiteten Zeitsignale zu der Periode des Taktgenerators asynchron sein kann (d.h. die Periode der Zeitsignale ist nicht gleich oder ein ganzzahliges Vielfaches der Periode des Taktgenerators). Die Periode der Zeitsignale kann durch ein Programm auf einer intervallmäßigen Basis geändert werden, wobei die Auflösung größer als die des Taktgenerators ist.
Hauptsächlich weist die Erfindung gemäß einer Ausführungsform eine Kombination aus einem Taktgenerator und einem programmierten Zähler auf, dessen Ausgangssignale zur Erzeugung des Zeitsignals einer variablen Verzögerungsleitung eingegeben werden. Es ist eine programmierbare Einrichtung zum wiederholten Ändern der Verzögerung für aufeinanderfolgende Signale vorgesehen.
Bevorzugte Ausführungsformen weisen eine Verzögerungsleitung mit Anzapfungen auf, die eine Auflösung besitzt, die wenigstens 10 mal so groß ist wie die des Taktgenerators.
Bei weiteren bevorzugten Ausführungsformen verschiebt eine zweite programmierte Verzögerungsleitung den Grundtakt in bezug auf die Phase, um ein abgeleitetes Taktsignal zu erzeugen, das dieselbe Periode wie die Periode des Grundtaktes aufweist, aber zeitverschoben ist, so daß ein Taktsignal gleichzeitig mit jedem Zeitsignal erscheint.
309&U/1Ö11
Bei einer weiteren Ausführungsform der Erfindung werden die so abgeleiteten Takt- und Zeitsignale der Reihe nach verwendet, um einen weiteren programmierten Zähler nacheinander vorzustellen und zurückzustellen, um Zeitflanken zu erzeugen, die zur Steuerung eines Impulsgenerators geeignet sind. Der Generator erzeugt eine Reihe von Impulsen, deren Länge und Abstände Impuls für Impuls programmiert werden können, wobei die Auflösung größer ist als die des Grundtaktgenerators.
Im folgenden werden die Erfindung und deren Ausgestaltungen im Zusammenhang mit den Figuren erläutert. Es zeigt:
Figur 1 ein Blockschaltbild eines Kreises zur Ableitung von Takt- und Zeitsignalen von dem Signal eines Quarzoszillators,
Figur 2 ein Blockschaltbild eines Kreises zur Verwendung bzw. Anwendung der nach der Figur 1 abgeleiteten Takt- und Zeitsignale, um zur Steuerung eines Impulsgenerators Zeitflanken-Signale zu erzeugen,
Figur 3 ein Zeitdiagramm, das die Arbeitsweise der Anordnung nach der Figur 1 darstellt.
Schaltung
In der Figur 1 ist ein voreinstellbarer 8-Bit-Zähler 10 vorgesehen, um die Ausgangssignale TQSC des Quarzoszillators 12 mit einer Periode von 16 nsec zu zählen. Bei Zählständen, die durch dem Zähler von dem Speicher 16 (ein RAM mit einer Breite von 8 Bit mal 16 Worte) eingegebene Zahlen bestimmt werden, erzeugt der Zähler Impulse T für die Verzögerungsleitung 20. T wird auch an den Vorwähl-Eingang 18 des Zählers
909844/1011
zurückgekoppelt. Der Oszillator 12 erzeugt auch direkt an der Verzögerungsleitung 24 T00 Signale. Jede Verzögerungsleitung 20 und 24 weist eine Auflösung von 1 nsec und ein totales Verzögerungsvermögen von 15 nsec auf. Die Verzögerungsleitungen 20 und 24 werden gewöhnlich durch eine in dem 4-Bit-Register 28 gespeicherte Verzögerungszeit-Zahl gesteuert, um jeweils Zeitsignale T und Taktsignale T0 zu erzeugen.
Der Speicher 30 (ein RAM mit einer Breite von 4 Bit mal 16 Worte) speichert Zahlen zur Änderung der Verzögerung für das Inkrement-Register 28 für aufeinanderfolgende T -Signale. Der 4-Bit-Addierer 31 addiert die in dem Speicher 30 und in dem Register 28 gespeicherten Zahlen und jedes T -Signal verursacht, daß die Summe in das Register eingeführt wird. Der Addier+1-Kreis 32 (ein durch T00 und T getaktetes Register) ist vorgesehen, um von dem Addierer 31 einen übertrag zu erhalten, wenn die Kapazität (15) des Registers 28 überschritten wird, und um den Zähler 10 für eine Zählung nach dem Empfang des Übertrags zu sperren.
Der Eingang 33 ist mit einem Computer verbunden, um die Zahl-Zahlen und die Verzögerungs-Anderungszahlen in die Speicher und 30 einzugeben und um auszuwählen, welche Zahlen an den Ausgängen des Speichers zu irgendeiner vorgegebenen Zeit anliegen»
In der Figur 2 ist ein 8-Bit-Zähler 34 zum Zählen der T Impulse vorgesehen. Der Zähler 34 wird durch Tm zurückgesetzt. Der 8-Bit-Koinzidenzdetektor 38 erzeugt einen Impuls am Ausgang 42, wenn der am Zählerausgang aufsummierte Zählerstand gleich einer in dem Speicher
ι § © L k ß 1 0
(ein RAM mit einer 8-Bit-Breite mal 16 Worte) gespeicherten Zahl ist. Der Ausgang 42 wird in der Verzögerungsleitung 44 mit einer Auflösung von 1 nsec bis zu 15 nsec verzögert. Die Verzögerungszeit wird durch eine im Speicher 46 (ein RAM mit einer 4-Bit-Breite mal 16 Worte) gespeicherte Verzögerungszeitzahl ausgewählt, um ein erstes Zeitflankensignal, das "verzögerte Ausgangssignal 1" zu erzeugen. Ein zweites Zeitflankensignal, das "verzögerte Ausgangssignal 2" wird in ähnlicher Weise durch den 8-Bit-Koinzidenzdetektor 52, die 0 bis 15 nsec Verzögerungsleitung 54, den Speicher 56 und den Speicher 58 erzeugt. Die verzögerten Ausgangssignale 1 und 2 werden an den Setzeingang und an den Rucksetζeingang des Flip-Flops 60 angelegt, um eine Impulsreihe am Ausgang 62 zu erzeugen. Der Eingang 64 von einem Computer speist und steuert die Speicher 40, 46, 56 und 58.
Betriebsverfahren
Die Figur 3 zeigt die Anwendung des Kreises nach der Figur 1 zur Erzeugung eines Zeitsignals T0. T mit einer Periode von 50 nsec für 8 solcher Perioden A bis H. Vor der Periode A koinzidieren die Signale Tm/ TSYN Und TOSC ^*h· daß die Verzögerungen der Signale ™^ und T,_cr, Null waren) . 50 nsec (drei Perioden von 16 nsec des Signals TqSC plur. 2 nsec) nach dieser Koinzidenz erscheint das Signal ΤΛτπτ,Λ, so daß die Zählerstandszahl 3 (die zuvor in dem Speicher 16 gespeist war) durch den im Falle der Koinzidenz erscheinenden Impuls T in den Zähler 10 gespeist wird. Die Verzögerungsänderungszahl 2 (die zuvor in dem Speicher 30 gespeist war) wird in dem Register 28 durch den Addierer 31 zu der Verzögerungszeitzahl 0 addiert und die Summe 2 wird durch TQ „ bei der Koinzidenz in das Register 28 gespeist, um Verzögerungen von 2 nsec für die Verzögerungsleitungen 20 und
90084
auszuwählen. Der Zähler 10 zählt von 3 mit jedem TOSfI Eingangssignal um einen Zählschritt nach unten und erreicht nach 3 T~ar, Takten (3 χ 16 = 48 nsec) den Wert 0 und erzeugt ein Tr Signal, das wiederum um 2 nsec in der Verzögerungsleitung 20 verzögert wird, um das Signal T zu erzeugen.
O* x
Das erste Signal Tq ^ in der Periode A erscheint 18 nsec (16 nsec der Periode von T_qr, plus eine Verzögerung von 2 nsec in der Verzögerungsleitung 24) nach dem Beginn der Periode A. Es folgen ihm zwei weitere ΤςγΝ Signale bei Intervallen von 16 nsec. Dies bedeutet, daß jedes TgYN Signal um 2 nsec gegenüber seinem entsprechenden T osc Signal verzögert ist, so daß das letzte T Signal der Periode A mit dem Signal TQ zusammenfällt.
50 nsec (3 Perioden des Signals T o plus 2 nsec) nach dem Signal T 0ÜTA erscheint das Signal "1O1Jr1Ig/ und weil der Zähler mit jedem Beginn jeder To„ -Periode einen neuen Zählbetrieb startet wird die Zählzahl 3 wieder von dem Speicher 16 durch das Signal T^ in den Zähler gespeist. Die Verzögerung der Signale T^cr, und Tn muß um 2 nsec auf 4 nsec vergrößert werden, daß das Signal ΤΟΠΤΒ zur gewünschten Zeit in bezug auf das Signal T_.Tim-, d.h. sechs gezählte T^er, Perioden (96 nsec) plus eine Verzögerung von 4 nsec (insgesamt 100 nsec) nach dem Beginn der Periode A erscheint. Die bereits in dem Addierer 31 vorhandene Summe 4 wird durch das Signal T
OUTa in das Register 28 eingespeist,um Verzögerungen von 4 nsec für die Verzögerungslextungen 20 und 24 auszuwählen. Der Zähler 10 und die Verzögerungslextungen erzeugen dann eine Reihe von 3 Tq Takten bei Intervallen von 16 nsec, wobei der erste TCVTa Takt 18 nsec (14 plus 4) nach dem Signal Τ_Τ7α,,.
erscheint und wobei der letzte Takt der T™ Takte (50 nsec nach T) mit dem Signal Tnnn,_ zusammenfällt.
Der Zähler 10, der Speicher 16 und die Verzögerungs-
leitungen 20 und 24 arbeiten in Perioden C bis G in derselben Weise, um aufeinanderfolgend T Zeitsignale und Taktsignalezu erzeugen. Die Zahl 3 wird in jeder
Periode in den Zähler eingespeist und die Verzögerung der Signale T und TqSC vergrößert sich bei jeder nachfolgenden Periode um 2 nsec, so daß sich, während das erste T Signal jeder Periode immer 18 nsec nach dem vorangehenden Signal T T erscheint und das letzte T„ Signal mit dem Signal T zusammenfällt, sowohl das Signal TSYN als auch das Signal TQUT in bezug auf das Signal TQSC zeitlich um einen Betrag verschieben, der sich einer vollen Periode des Signals annähert.
Während der Periode H wird die geforderte sich aufsummierte Verzögerungszeit 16 nsec (dies entspricht einer Periode des Signals 1S^an) und dies überschreitet das Vermögen bzw. die Kapazität der Verzögerungsleitungen 20 und 24 des Registers und des Addierers. Wenn der Addierer 31 zur Verzögerungszahl der Periode G (14) den Wert 2 addiert, wodurch bewirkt wird, daß die Summe 16 wird, erzeugt der Addierer ein Übertrags- Ausgangssignal, das an den Addier+1-Kreis 32 gegeben wird, und gibt ein Ausgangssignal des Wertes 0 an das Register 28. Das Übertrags-Ausgangssignal sperrt den Zählvorgang des Zählers 10 für einen Zählschritt und das gesperrte Tncn Signal löscht den Kreis 32, so daß der Zähler 10 wieder mit demZählen beginnt. Die Signale TSYN und T0UT der Periode H fallen daher wieder mit dem Signal Τ^ο_ zusammen und die Zeitbeziehung zwischen den Signalen T τ, τ und T00n entspricht der Zeitbeziehung, die zwischen diesen Signalen am Beginn der Periode A herrschte.
Wenn die Periode des Signals TQUT so gewählt wird, daß
9098U/1011
sie beispielsweise 53 nsec beträgt, ist die in das Register eingespeiste Zahl-Zahl wieder 3, die Verzögerung der Signale T-, und T^cr, durch die Verzögerungsleitungen 20 und 24 beträgt jedoch in der ersten Periode 5 nsec und steigt mit jeder folgenden Periode um 5 nsec. Nach drei Perioden beträgt die aufsummierte Verzögerungszeit 15 nsec und für die vierte Periode erzeugt der Addierer ein übertrags-Ausgangssignal für den Addier+1-Kreis, wenn die geforderte Verzögerung 20 nsec beträgt, um einen Zählschritt zu sperren, und die Verzögerungen der Verzögerungsleitung werden 4 nsec (d.h. entsprechend dem Überschuß von 20 nsec über 16 nsec). Während der nächsten Periode werden 5 nsec zu den 4 nsec addiert, was eine Verzögerung von 9 nsec ergibt usw..
Es können ungleichmäßige Perioden des Signals TnnT durch eine geeignete Auswahl der in dem Speicher 16 gespeicherten Zahl-Zahlen und der in dem Speicher 30 gespeicherten VerzÖgerungsänderungs-Zahlen erzeugt werden. Zum Beispiel wären für aufeinanderfolgende Perioden des Signals Tn von 50 nsec, 69 nsec und 28 nsec die Zähl- und Verzögerungsänderungs-Zahlen (vorausgesetzt, daß die Folge der Perioden des Signals Τοπτ 2U einer Zeit begann, zu der die Signale und TqSC zeitlich zusammenfallen):
TouT-periode
Zählerstandszahl VerzÖgerungszahl Verzögerungs-
änderungs-Zahl
50 nsec 69 nsec 28 nsec
2 nsec 7 nsec
3 nsec
+5 -4
so daß das Signal Tm 50 nsec (3 Zählungen plus 2 nsec),
909844/1011
119 nsec (7 Zählungen plus 7 nsec) und 147 nsec (9 Zählungen plus 3 nsec) nach dem Beginn der Folge auftreten würde.
Die Figur 2 stellt die Verwendung der Signale Tm und TgYN zur Erzeugung von Zeitflanken-Signalen und einer Impulsreihe von auswählbaren Abständen und Breiten dar. ΤςγΝ Signale takten den Zähler 34, um das verzögerte Ausgangssignal 1 (das das Flip-Flop 60 setzt, um den an dem Ausgang 62 erscheinenden Impuls einzuleiten) und das verzögerte Ausgangssignal 2 (das das Flip-Flop zurücksetzt, um den Impuls zu beenden) zu erzeugen. Das Signal T , das immer mit einem Signal Τ^™, zusammenfällt, setzt den Zähler 34 jedesmal auf 0, wenn für einen vorgegebenen Impuls der Zählvorgang vervollständigt ist, so daß der Zähler 34 mit dem Zählen für den nächsten Impuls beginnen kann.
Die Zeiten, zu denen die verzögerten Ausgangssignale 1 und auftreten, können innerhalb jedes Zählzyklusses des Zählers (d.h. innerhalb einer Periode des Signals Τηπφ) in Inkrementen von 1 nsec, der Auflösung der Verzögerungsleitung 44 und 54, ausgewählt werden. Durch Steuern der Signale Tg und TqUT auf einer zyklischen Grundlage (d.h. durch die Zeitverschiebung dieser Signale in bezug auf die Signale Tq und T φ des vorhergehenden Zyklus) kann die Zeiteinteilung zwischen aufeinanderfolgenden Zählzyklen auch in Inkrernenten von 1 nsec (der Auflösung der Verzögerungsleitungen 20 und 24) ausgev/ählt werden, so daß durch ein Koordinieren der in den Speichern 16, 30, 40, 46, 56 und gespeicherten Zahlen sowohl die Breite als auch der Abstand der am Ausgang 62 erscheinenden Impulse in 1 nsec-Inkrementen programmiert werden kann.
909844/1011
Das Zeitintervall zwischen dem einen Impuls beendenden Flankensignal (verzögertes Ausgangssignal 2) und dem den nächsten Impuls (verzögertes Ausgangssignal 1) einleitenden Flankensignal kann so ausgewählt werden, daß es ebenso klein ist wie 1 nsec, so daß der Begrenzungsfaktor zur Bestimmung des kleinsten Intervalls zwischen Impulsen der Ansprechzeit des durch die verzögerten Ausgangssignale und 2 betriebenen Kreises entspricht. Wenn es sich bei dem Flip-Flop 60 um einen schnellen integrierten Kreis, beispielsweise einen Kreis der 74LS00 Familie handelt, liegt diese Grenze bei etwa 5 nsec. Kürzere Intervalle können durch die Triangulations-Methode erreicht werden, d.h. daß das Flip-Flop gleichzeitig (wobei das Zeitintervall zwischen dem verzögerten Ausgangssignal 2, das einen Impuls beendet und dem verzögerten Ausgangssignal 1, das den nächsten Impuls startet bzw. einleitet, so programmiert ist, daß es 0 ist) gesetzt und zurückgesetzt wird, wobei die Breite des Ausgangsimpulses durch die Differenz in dem Fortschreiten der Zeit dieser Signale durch das Flip-Flop (etwa 1 nsec) bestimmt wird. Wenn kompliziertere Kreise zur Bildung bzw. Formung der Impulse verwendet werden, können die verzögerten Ausgangssignale 1 und 2 weiter um gleiche Beträge verzögert werden, wobei sie ihre gegenseitige Zeitbeziehung aufrechterhalten,um die tatsächlichen Impulse bildenden Zeitflanken zu erzeugen, während unverzögerte "verzögerte Ausgangssignale 1 und 2" verwendet werden, um den impulsformenden Kreis in Vorbereitung auf die tatsächlichen Zeitflanken vorzutriggern.
Der Betrag der Speicherung in den Speichern hängt von der geforderten Zeitauflösung und der Zahl der verschiedenen gewünschten Impulsbreiten und Intervalle ab und sollte ausreichen, um das Programm für die gesamte zu erzeugende
009844/1011
-16-Impulsreihe zu beinhalten.
Das gemäß der Figur 1 erzeugte Signal Tn kann beispielsweise als Rücksetzsignal für einen analogen Sägezahngenerator verwendet werden. Ein Paar von Pegeldetektoren erzeugt Anfangs- und Endzeitflanken für einen Impulsgenerator bei ausgewählten Rampenpegeln und das Signal Tn ψ bestimmt die Intervalle zwischen den Impulsen.
Gemäß einer Ausführungsform der Erfindung besitzt ein Signalgenerator hauptsächlich einen Taktgenerator, eine programmierbare Einrichtung zum Zählen von Signalen des Taktgenerators und zur Erzeugung von AusgangsSignalen bei vorbestimmten Zählständen, eine Verzögerungseinrichtung zur Erzeugung eines Zeitsignals nach einer vorgegebenen Verzögerung, das jedem Ausgangssignal folgt, wobei die Verzögerungseinrichtung eine Auflösung aufweist, die größer ist als diejenige des Taktgenerators ist, und eine programmierbare Einrichtung, die die Verzögerung für aufeinanderfolgende Zeitsignale schrittweise wiederholt, um eine Periode des Zeitsignals zu erzeugen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Periode des Taktes ist. Bei bevorzugten Ausfuhrungsformen ist eine zusätzliche Verzögerungseinrichtung zum Verzögern der Ausgangssignale des Taktgenerators vorgesehen, um eine Folge von Taktsignalen zu erzeugen, die dieselbe Periode wie die Ausgangssignale des Taktgenerators aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint. Ein zusätzlicher verbundener Zähler wird durch die Taktsignale getaktet und durch dLe Zeitsignale zurückgesetzt. Es ist eine durch den Zähler gesteuerte Einrichtung vorgesehen, um Zeitflanken zu erzeugen, die eine Auflösung aufweisen, die der der Verzögerungseinrichtung gleich ist.
90Ö8U/1011
ι Aq Leerseite

Claims (14)

■) Q J '! j "j j ''i DR. DIElER V. IiKZOLI) DIPIi. ING. PKTIiR SCHÜTZ DIPL. ING. WOLFGANG IiEUSLEK MARIA-THKRESIA-STHASSiE 22 PlJhTlMOH SI) (10 08 I)-SOOO ΜϋΕΛΌΙΙΕίν 80 TELEFON 089/470000 ■17 (JS 19 TEXEX 522038 TELEGBAMM SOMBEZ üS-Ser.No.900,189 Filed: April 26, 1978 TERADYNE INC., Boston, Massachusetts, (V.St.A.) Erzeugung von Takt- bzw. Zeitsignalen Patentansprüche
1. Taktsignalgenerator , mit einer Takteinrichtung, dadurch gekennzeichnet,
daß eine programmierbare Einrichtung zum Zählen von Signalen von der Takteinrichtung und zur Erzeugung von Ausgangssignalen bei vorbestimmten Zählerständen vorgesehen ist,
daß eine Verzögerungseinrichtung zur Erzeugung eines Zeitsignals nach einer vorbestimmten Verzögerung, die jedem Ausgangssignal folgt, vorgesehen ist,
und daß eine programmierbare Einrichtung zum wiederholten Ändern der Verzögerung für aufeinanderfolgende Zeitsignale vorgesehen ist, um eine Periode des Zeitsignals zu erzeugen, die nicht notwendigerweise ein ganzzahliges Viel-
ÖÖÖ8U/1Ö11
POSTSCHECK MÜNCHEN' NR. 00148 800 - BANKKONTO HYTOBiNK MÜNCHEN (BLZ 7OU30040) KTO. 0000257378
ORIGINAL INSPECTED
-2-fache der Periode der Taktsignale ist,
und daß die Verzögerungseinrichtung eine Auflösung aufweist, die größer als die Auflösung der Takteinrichtung ist.
2. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung wenigstens zehnmal so groß ist wie die der Takteinrichtung.
3. Generator nach Anspruch 2, dadurch gekennzeichnet, daß die Auflösung der Verzögerungseinrichtung wenigstens ebenso groß wie 1 nsec ist.
4. Generator nach Anspruch 1, dadurch gekennzeichnet, daß die Verzögerungseinrichtung eine gesamte Verzögerungskapazität aufweist, die nicht größer als die Dauer eines Taktintervalls ist und daß der Generator außerdem eine Einrichtung zum wirksamen Sperren des Zählers für einen Zählschritt, ein Digitalregister zum Steuern der Verzögerung in der Verzögerungseinrichtung, einen Addierer zum schrittweisen Vergrößern des gewünschten Verzögerungswertes und zum entsprechenden Einstellen des Registers nach jedem der Zeitimpulse und zum Einschalten der sperrenden Einrichtung und zum Zurücksetzen des Registers, wenn der Wert der Dauer eines Zeitintervalls entspricht, und ein programmierbares Element zum Steuern des Addierers enthält.
5. Generator nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungseinrichtung eine Verzögerungsleitung mit Anzapfungen enthält.
6. Generator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine zusätzliche Verzögerungseinrichtung zum Verzögern der Ausgangssignale der Takteinrichtung vorgesehen ist, um Reihen von Taktsignalen zu erzeugen, die
S098UMOI1
ORIGINAL INSPECTED
dieselbe Periode wie das Takt-Ausgangssignal aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint.
7. Generator nach Anspruch 6, dadurch gekennzeichnet, daß die programmierbare Einrichtung vorgesehen ist,um gleiche Verzögerungen in der Verzögerungseinrichtung und der zusätzlichen Verzögerungseinrichtung zu erzeugen.
8. Generator nach Anspruch 6, dadurch gekennzeichnet, daß ein zusätzlicher Zähler vorgesehen ist, der durch die Taktsignale getaktet und durchdie Zeitsignale zurückgesetzt wird, und daß eine Einrichtung vorgesehen ist, die durch diesen Zähler gesteuert wird, um Zeitflanken zu erzeugen, deren Auflösung gleich der der Verzögerungseinrichtung ist.
9. Signalgenerator, gekennzeichnet durch eine Takteinrichtung,
eine Einrichtung zum Ableiten einer Reihe von Zeitsignalen von der Takteinrichtung, die eine Periode aufweisen, die nicht notwendigerweise ein ganzzahliges Vielfaches der Periode des Taktgenerators ist,
eine Einrichtung , die aus der Takteinrichtung eine Reihe von Taktsignalen ableitet, die dieselbe Periode wie die Takte der Takteinrichtung aufweisen, die aber zeitverschoben sind, so daß jedes Zeitsignal gleichzeitig mit einem Taktsignal erscheint,
§ Q Q R U« / 1 0 11
einen durch die Taktsignale getakteten und durch die Zeitsignale zurücksetzbaren Zähler und
eine Einrichtung, die zur Erzeugung von Zeitflanken durch den Zähler steuerbar ist.
10. Generator nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung der Zeitflanken eine erste programmierbare Einrichtung zur Erzeugung einer ersten Zeitflanke, nachdem der Zähler einen ersten Zählerstand erreicht, und eine zweite programmierbare Einrichtung zur Erzeugung einer zweiten Zeitflanke, nachdem der Zähler einen zweiten Zählstand erreicht, ehe er durch das Zeitsignal zurückgesetzt wird, aufweist.
11. Generator nach Anspruch 10, dadurch gekennzeichnet, daß jede programmierbare Einrichtung einen ersten Teil, der eine Auflösung aufweist, die gleich der des Zählers ist und einen zweiten Teil enthält, der eine Verzögerungseinrichtung beinhaltet, die eine Auflösung aufweist, die größer als die des Zählers ist.
12. Generator nach Anspruch 11, dadurch gekennzeichnet, daß jede programmierbare Einrichtung eine Einrichtung zum Programmieren ihres jeweiligen ersten Teils und ihrer jeweiligen Verzögerungseinrichtung enthält.
13. Generator nach einem der Ansprüche 9 bis 1?, dadurch gekennzeichnet, daß die Auflösung der Taktsignale und der Zeitsignale wenigstens eine nsec beträgt.
14. Generator nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtung zur Ableitung der Taktsignale eine Einrichtung zum Verzögern des Ausgangs der Takteinrichtung durch ein ausgewähltes Vielfaches einer Auflösungseinheit,
ORIGINAL INSPECTED
-S-
die nicht größer als 1 nsec ist, aufweist, und daß die Einrichtung zum Ableiten der Zeitsignale einen programmierbaren Zähler aufweist, der auf die Taktsignale anspricht, um ein Ausgangssignal bei einem vorbestimmten Zählerstand zu erzeugen und daß eine Einrichtung zum Verzögern des Ausgangssignals des Zählers um ein ausgewähltes Vielfaches der Auflösungseinheit vorgesehen ist«
4 U 1.
ORIGINAL INSPECTED
DE2917017A 1978-04-26 1979-04-26 Taktsignalgenerator Expired DE2917017C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/900,189 US4231104A (en) 1978-04-26 1978-04-26 Generating timing signals

Publications (2)

Publication Number Publication Date
DE2917017A1 true DE2917017A1 (de) 1979-10-31
DE2917017C2 DE2917017C2 (de) 1982-06-24

Family

ID=25412102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2917017A Expired DE2917017C2 (de) 1978-04-26 1979-04-26 Taktsignalgenerator

Country Status (6)

Country Link
US (1) US4231104A (de)
JP (1) JPS54142963A (de)
CA (1) CA1129504A (de)
DE (1) DE2917017C2 (de)
FR (1) FR2424671A1 (de)
GB (1) GB2020072B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0042961A2 (de) * 1980-06-25 1982-01-06 Ibm Deutschland Gmbh Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
EP0080970A1 (de) * 1981-11-26 1983-06-08 Deutsche ITT Industries GmbH Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler
EP0128228A1 (de) * 1983-06-08 1984-12-19 Ibm Deutschland Gmbh Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355365A (en) * 1980-04-28 1982-10-19 Otis Engineering Corporation Electronic intermitter
US4482983A (en) * 1980-06-23 1984-11-13 Sperry Corporation Variable speed cycle time for synchronous machines
JPS5977659A (ja) * 1982-10-25 1984-05-04 Sony Corp 回転体の基準信号形成回路
DE3302744A1 (de) * 1983-01-27 1984-08-02 Siemens AG, 1000 Berlin und 8000 München Taktgesteuerter impulsgenerator
US4564953A (en) * 1983-03-28 1986-01-14 Texas Instruments Incorporated Programmable timing system
US4811193A (en) * 1983-05-04 1989-03-07 Fmc Corporation Variable frequency controller
DE3324711C2 (de) * 1983-07-08 1986-07-24 Hewlett-Packard GmbH, 7030 Böblingen Impulsgenerator
US4631702A (en) * 1984-02-28 1986-12-23 Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee Computer speed control
JP2687325B2 (ja) * 1984-12-18 1997-12-08 日本電気株式会社 分周回路
EP0202347B1 (de) * 1985-05-18 1988-05-11 Deutsche ITT Industries GmbH Frequenzteilerschaltung für nichtganze Teilungszahlen nach Art eines Rate-Multipliers
JPS63131616A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp プログラマブルクロツク分周器
US4779221A (en) * 1987-01-28 1988-10-18 Megatest Corporation Timing signal generator
US4809221A (en) * 1987-01-28 1989-02-28 Megatest Corporation Timing signal generator
CA1281385C (en) * 1987-02-09 1991-03-12 George William Conner Timing generator
USRE36063E (en) * 1987-02-09 1999-01-26 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
JPH034074Y2 (de) * 1987-12-18 1991-02-01
US4905004A (en) * 1988-04-11 1990-02-27 University of Texas system The Board of Regents Cycle-portion encoder
US5032982A (en) * 1988-05-18 1991-07-16 Zilog, Inc. Device for timing interrupt acknowledge cycles
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
US4918403A (en) * 1988-06-03 1990-04-17 Motorola, Inc. Frequency synthesizer with spur compensation
JPH0224851U (de) * 1988-07-30 1990-02-19
US5193194A (en) * 1988-10-18 1993-03-09 Motorola, Inc. Concurrent arbitration system and method for bus control
US5185880A (en) * 1989-06-05 1993-02-09 Matsushita Electric Industrial Co., Ltd. Stored instructions executing type timing signal generating system
JP2820462B2 (ja) * 1989-10-31 1998-11-05 日本ヒューレット・パッカード株式会社 データ列発生装置
US5077686A (en) * 1990-01-31 1991-12-31 Stardent Computer Clock generator for a computer system
US6324120B2 (en) 1990-04-18 2001-11-27 Rambus Inc. Memory device having a variable data output length
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US6751696B2 (en) 1990-04-18 2004-06-15 Rambus Inc. Memory device having a programmable register
US5179672A (en) * 1990-06-19 1993-01-12 International Business Machines Corporation Apparatus and method for modeling parallel processing of instructions using sequential execution hardware
US5261081A (en) * 1990-07-26 1993-11-09 Ncr Corporation Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
US5202642A (en) * 1991-05-09 1993-04-13 Iomega Corporation Apparatus and method for fractional frequency division
US5204911A (en) * 1991-05-29 1993-04-20 Nira Schwartz Inspection method using unique templates and histogram analysis
FR2685581A1 (fr) * 1991-12-23 1993-06-25 Thomson Broadcast Cicruit de generation d'impulsions a frequence variable a partir d'impulsions periodiques.
JP3168673B2 (ja) * 1992-03-13 2001-05-21 松下電器産業株式会社 電気掃除機用吸込具
USRE38482E1 (en) 1992-05-28 2004-03-30 Rambus Inc. Delay stage circuitry for a ring oscillator
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
JP2605300Y2 (ja) * 1993-11-01 2000-07-04 株式会社アドバンテスト 半導体試験装置用周期発生器
WO1996032654A1 (fr) * 1995-04-13 1996-10-17 Advantest Corporation Generateur de periodes pour dispositif d'essai de semi-conducteurs
US5617563A (en) * 1994-11-04 1997-04-01 Sony Corporation Of Japan Duty cycle independent tunable clock
JP2907033B2 (ja) * 1994-11-24 1999-06-21 横河電機株式会社 タイミング信号発生装置
EP0815461B1 (de) * 1995-03-16 2000-06-21 Teradyne, Inc. Zeitgeber mit mehreren kohärenten synchronisierten takten
US5689690A (en) * 1995-09-25 1997-11-18 Credence Systems Corporation Timing signal generator
US5740410A (en) * 1995-12-15 1998-04-14 Cyrix Corporation Static clock generator
US5727021A (en) * 1996-04-03 1998-03-10 Teradyne, Inc. Apparatus and method for providing a programmable delay with low fixed delay
DE69801827T2 (de) 1998-11-14 2002-03-28 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Taktgenerator
US6360343B1 (en) 1999-02-26 2002-03-19 Advantest Corp. Delta time event based test system
US6816979B1 (en) 2001-02-01 2004-11-09 Cypress Semiconductor Corp. Configurable fast clock detection logic with programmable resolution
US6710622B1 (en) * 2002-04-12 2004-03-23 National Semiconductor Corp Programmable digital one-shot
US7830729B2 (en) 2007-06-15 2010-11-09 Micron Technology, Inc. Digital filters with memory
US8295182B2 (en) * 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method
US7863931B1 (en) * 2007-11-14 2011-01-04 Lattice Semiconductor Corporation Flexible delay cell architecture
EP2227726A4 (de) * 2007-12-31 2012-12-05 Teradyne Inc Timingsignalgenerator für synchronisierte timing-signale bei mehreren für mehr als einen zeitraum einstellbaren ungeraden takten
KR20120041283A (ko) * 2010-08-25 2012-05-02 주식회사 동부하이텍 제어 데이터 생성 장치
US10056890B2 (en) * 2016-06-24 2018-08-21 Exar Corporation Digital controlled oscillator based clock generator for multi-channel design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2510668A1 (de) * 1974-04-29 1975-11-13 Ibm Digital programmierbare zeitgeber- und verzoegerungsanordnung
DE2406923B2 (de) * 1974-02-14 1976-07-22 Licentia Patent-yerwaltungs-GmbH, 6000 Frankfurt Mit digitalen bauelementen aufgebautes monoflop

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478325A (en) * 1967-01-16 1969-11-11 Ibm Delay line data transfer apparatus
US3581066A (en) * 1968-03-06 1971-05-25 Lear Siegler Inc Programmable counting circuit
FR2073660A5 (de) * 1969-12-13 1971-10-01 Tokyo Shibaura Electric Co
US4063308A (en) * 1975-06-27 1977-12-13 International Business Machines Corporation Automatic clock tuning and measuring system for LSI computers
US4053739A (en) * 1976-08-11 1977-10-11 Motorola, Inc. Dual modulus programmable counter
US4084082A (en) * 1976-10-12 1978-04-11 Fairchild Camera And Instrument Corporation Programmable counter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2406923B2 (de) * 1974-02-14 1976-07-22 Licentia Patent-yerwaltungs-GmbH, 6000 Frankfurt Mit digitalen bauelementen aufgebautes monoflop
DE2510668A1 (de) * 1974-04-29 1975-11-13 Ibm Digital programmierbare zeitgeber- und verzoegerungsanordnung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0042961A2 (de) * 1980-06-25 1982-01-06 Ibm Deutschland Gmbh Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
EP0042961A3 (en) * 1980-06-25 1982-09-08 Ibm Deutschland Gmbh Method and circuit arrangement for the generation of pulses of predetermined time relation within predetermined pulse intervals with high temporal resolution
EP0080970A1 (de) * 1981-11-26 1983-06-08 Deutsche ITT Industries GmbH Auf nichtganze Teilungszahlen einstellbarer Frequenzteiler
EP0128228A1 (de) * 1983-06-08 1984-12-19 Ibm Deutschland Gmbh Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung

Also Published As

Publication number Publication date
DE2917017C2 (de) 1982-06-24
JPS6223495B2 (de) 1987-05-23
FR2424671B1 (de) 1982-10-29
US4231104A (en) 1980-10-28
FR2424671A1 (fr) 1979-11-23
GB2020072B (en) 1982-06-09
JPS54142963A (en) 1979-11-07
CA1129504A (en) 1982-08-10
GB2020072A (en) 1979-11-07

Similar Documents

Publication Publication Date Title
DE2917017A1 (de) Erzeugung von takt- bzw. zeitsignalen
DE3818546C2 (de)
EP0084592B1 (de) Verfahren und Schaltungsanordnung zur Messung der Zeitdifferenz zwischen Abtastzeitpunkten zweier abgetasteter Signale, insbesondere EIn- und Ausgangssignale eines Abtastratenumsetzers
DE2250389C3 (de) Zeltnormal, insbesondere für elektronische Uhren, mit einer einen einstellbaren Frequenzteller steuernden Zeitbasis
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE69119782T2 (de) Präzisions phasenschiebersystem
DE69120207T2 (de) Frequenzmessung aus einer konstanten Zahl von Ereignissen mit einer schnellen Schaltung zur Bestimmung des Kehrwertes
DE2510668A1 (de) Digital programmierbare zeitgeber- und verzoegerungsanordnung
DE3586366T2 (de) Verfahren und schaltung zur erzeugung eines zeitvariablen signals.
DE3715227A1 (de) Digitalzeitverzoegerung
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE2812325A1 (de) Elektronisches zuendsteuersystem
DE4226929C2 (de) Tonhöhensteuervorrichtung
DE2018434A1 (de)
DE4026169A1 (de) Programmierbarer rechteckgenerator
DE2735053C3 (de) Digitaler Phasenregelkreis
DE3521288C2 (de)
DE102008064063B4 (de) Steuersignalerzeugungsschaltung zur Einstellung eines Periodenwerts eines erzeugten Taktsignals als die Periode eines Referenzsignals, multipliziert mit oder dividiert durch eine beliebige reelle Zahl
DE3743434A1 (de) Zeitsignalgeber
DE3046772A1 (de) Taktgenerator
DE602005004652T2 (de) Signal Generator
DE19939036C2 (de) Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers
DE3611565A1 (de) System zur messung des tastverhaeltnisses von impulsen veraenderlicher frequenz
DE2709726C3 (de) Impulsdaueranzeigeschaltung
DE2630845C2 (de) Schaltung zur schrittweisen Erhöhung bzw. Erniedrigung des Inhalts eines Schieberegisters

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination