KR20120041283A - 제어 데이터 생성 장치 - Google Patents

제어 데이터 생성 장치 Download PDF

Info

Publication number
KR20120041283A
KR20120041283A KR1020100082352A KR20100082352A KR20120041283A KR 20120041283 A KR20120041283 A KR 20120041283A KR 1020100082352 A KR1020100082352 A KR 1020100082352A KR 20100082352 A KR20100082352 A KR 20100082352A KR 20120041283 A KR20120041283 A KR 20120041283A
Authority
KR
South Korea
Prior art keywords
control data
unit
state
counting
generation device
Prior art date
Application number
KR1020100082352A
Other languages
English (en)
Inventor
황종태
정민호
이준홍
박성준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020100082352A priority Critical patent/KR20120041283A/ko
Priority to US13/110,638 priority patent/US20120051495A1/en
Publication of KR20120041283A publication Critical patent/KR20120041283A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 제어 데이터 생성 장치 및 방법에 관한 것으로, 개시된 제어 데이터 생성 장치는 시스템을 제어하기 위한 싱글 와이어 프로토콜을 이용하는 제어 데이터 생성 장치로서, 입력 신호의 상승 에지의 개수를 측정하는 계수기 회로와, 입력 신호의 상승 에지가 발생할 때 마다 계수기 회로의 출력을 입력 받아서 기억 및 출력하는 레지스터 회로와, 기 설정된 제 1 시간 동안 입력 신호의 상승 에지가 없을 때 신호를 발생하는 제 1 타이머와, 기 설정된 제 2 시간 동안 입력 신호가 로우를 유지할 경우 신호를 발생하는 제 2 타이머와, 입력 신호와 제 2 타이머의 출력으로 상태를 결정하는 기억 소자 회로를 포함하며, 입력이 인가되는 순간 출력이 결정되고, 입력이 설정시간 동안 발생하지 않으면 최종 출력 데이터를 그대로 유지함으로써, 출력 데이터를 일정 시간 이상 동안 지속적으로 유지하여야 할 필요가 있는 시스템에 적용할 경우에 출력 데이터의 유지를 위해 별도의 펄스 신호를 생성할 필요가 없는 이점이 있다.

Description

제어 데이터 생성 장치{APPARATUS FOR GENERATING CONTROL DATA}
본 발명은 제어 데이터 생성에 관한 것으로, 더욱 상세하게는 싱글 와이어 프로토콜(single wire protocol) 등과 같이 각종 기기를 제어하기 위한 제어 데이터를 생성할 수 있는 제어 데이터 생성 장치에 관한 것이다.
주지하는 바와 같이, 싱글 와이어 프로토콜은 하나의 신호선을 이용하여 기기를 제어하기 위한 방법으로서, 구조가 단순한 장점이 있어서 고도의 제어가 필요하지 않으면서 고속의 데이터 전송이 필요하지 않은 시스템에 주로 사용되고 있다.
도 1은 종래 기술에 따른 싱글 와이어 직렬 인터페이스 기술로서 집적회로의 싱글 와이어 직렬 인터페이스의 사용을 도시한 타이밍 신호 파형도이다. 이러한 도 1은 미국공개특허 2007/0038879의 명세서에 FIG. 6으로서 첨부된 것이다.
도 1을 참조하여 EN/SET, 인에이블(Enable), 클록(Clock), 카운터(Counter), 래치(Latch) 및 컨트롤 워드(Control Word) 사이의 관계를 살펴보면, 래치 드라이버는 EN/SET 신호가 래치 시간경과 기간(Latch Timeout)보다 더 길게 높은 값 상태를 유지하면 래치 신호를 표시하며, EN/SET 신호가 미리 정해진 시간경과 기간(Timeout)을 초과하는 기간 동안 낮은 값을 유지했을 때부터 낮은 값을 유지한다. 이리하여, 카운터에 축적된 값은 래치 신호가 높은 값을 유지하는 기간 동안 순서대로 롬으로 전송되어 컨트롤 워드 "n"이 생성된다.
본 발명은 입력 신호에 대한 카운트값을 카운트시 마다 제어 데이터로 생성하여 출력할 수 있는 제어 데이터 생성 장치를 제공한다.
아울러, 본 발명은 입력펄스신호에 포함된 제어 데이터를 순차적으로 카운트하여 저장 및 출력할 수 있는 제어 데이터 생성 장치를 제공한다.
본 발명의 제 1관점으로서 싱글 와이어 프로토콜에 적용되는 제어 데이터 생성 장치는, 제 1상태와 상기 제 1상태와는 다른 제 2상태를 가진 입력 신호를 입력 받아, 상기 입력 신호에 포함된 상기 제 1상태를 카운트하는 계수부와, 상기 계수부의 카운트값을 상기 카운트시 마다 입력 받아 저장하는 데이터 출력부를 포함할 수 있다.
여기서, 상기 계수부는 상기 입력 신호의 상기 제 1상태가 소정시간 이상 지속될 경우에 리세트 되는 것을 특징으로 할 수 있다.
상기 계수부는 카운트된 비트수를 기반으로 하는 값으로 리세트되는 것을 특징으로 할 수 있다.
상기 계수부는 상기 계수부가 카운트를 시작하는 시작값이 아닌 값으로 리세트되는 것을 특징으로 할 수 있다.
상기 계수부의 리세트값은 최종 카운트값을 기반으로 하는 것을 특징으로 할 수 있다.
상기 계수부의 카운트값을 상기 카운트시 상기 데이터 출력부로 하여금 소정시간 지연 후 상기 카운트값을 입력 받도록 하는 지연부를 더 포함하는 것을 특징으로 할 수 있다.
상기 계수부는 상기 입력 신호가 상기 제 2상태로부터 상기 제 1상태로 천이 시 카운트를 하는 것을 특징으로 할 수 있다.
상기 제 1상태는 하이(High)레벨과 로우(Low)레벨의 두 레벨 중 하나를 가지고, 상기 제 2상태는 나머지 다른 하나의 레벨을 가지는 것을 특징으로 할 수 있다.
상기 계수부는 N-비트 카운터 이고, 상기 데이터 출력부는 N-비트 코맨드 레지스터 인 것을 특징으로 할 수 있다.
본 발명의 제 2관점으로서 제어 데이터 생성 장치는, 입력펄스신호에 포함된 제어 데이터를 순차적으로 카운트하여 출력하는 계수부와, 상기 계수부로 상기 제어 데이터를 순차적으로 로드(Load)하여 저장하고 출력하는 데이터 출력부를 포함할 수 있다.
여기서, 상기 계수부의 카운트값을 상기 카운트시 상기 데이터 출력부로 하여금 소정시간 지연 후 상기 카운트값을 입력 받도록 하는 지연부를 더 포함하는 것을 특징으로 할 수 있다.
상기 계수부는 카운트동작 종료시 최종 카운트 값을 기반으로 하는 리세트값으로 리세트되는 것을 특징으로 할 수 있다.
본 발명의 실시 예에 의하면, 입력 신호에 대한 카운트값을 카운트시 마다 제어 데이터로 생성하여 출력할 수 있으므로 싱글 와이어 프로토콜 중에서 즉시성을 요구하는 직렬 인터페이스에 적용할 수 있다.
아울러, 카운트값을 리세트할 때에 카운트된 비트수를 기반으로 하는 값, 예컨대 카운트를 시작하는 시작값이 아닌 값으로 리세트하므로 넓은 범위의 제어 데이터를 생성함으로써 이에 의해 제어 범위를 최대한 넓게 확보할 수 있는 효과가 있다.
도 1은 종래 기술에 따른 싱글 와이어 직렬 인터페이스의 사용을 도시한 타이밍 신호 파형도.
도 2는 본 발명의 실시 예에 따른 제어 데이터 생성 장치의 구성도.
도 3은 본 발명의 실시 예에 따른 제어 데이터 생성 장치의 동작 과정을 설명하기 위한 타이밍 신호 파형도.
도 4는 본 발명의 다른 실시 예에 따른 제어 데이터 생성 장치의 구성도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시 예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명의 실시 예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 실시 예에 따른 제어 데이터 생성 장치의 구성도이다. 이에 나타낸 바와 같이 제어 데이터 생성 장치(100)는, 유지 감지부(110), 종료 감지부(120), 구동 신호부(130), 계수부(140), 데이터 출력부(150), 지연부(160) 등을 포함할 수 있다.
유지 감지부(110)는 입력 신호에 포함된 유지 신호를 감지한다. 예컨대, 유지 신호는 기 설정된 소정 시간 동안 하이 상태를 유지하는 신호일 수 있다. 예컨대, 입력 신호가 펄스 신호인 경우에는 펄스 신호의 반주기 이상이 되는 시간 동안 하이 상태를 유지하는 신호가 유지 신호일 수 있다. 또는, 유지 신호 감지값을 입력 받을 소자 쪽에 위상 반전기 등을 추가로 이용하는 경우라면 하이 상태가 아닌 로우 상태를 유지하는 것이 유지 신호일 수 있다.
종료 감지부(120)는 입력 신호에 포함된 종료 신호를 감지한다. 예컨대, 종료 신호는 기 설정된 소정 시간 동안 로우 상태를 유지하는 신호일 수 있다. 예컨대, 입력 신호가 펄스 신호인 경우에는 펄스 신호의 반주기 이상이 되는 시간 동안 로우 상태를 유지하는 신호가 종료 신호일 수 있다. 또는, 종료 신호 감지값을 입력 받을 소자 쪽에 위상 반전기 등을 추가로 이용하는 경우라면 로우 상태가 아닌 하이 상태를 유지하는 것이 종료 신호일 수 있다. 예컨대, 종료 신호는 적어도 유지 신호의 길이보다 더 긴 시간 동안 로우 상태 또는 하이 상태를 유지하는 것일 수 있다.
구동 신호부(130)는 입력 신호 및 종료 신호의 감지 여부에 따라 구동 신호를 생성한다. 예컨대, 입력 신호가 최초 하이 상태가 되면 하이 상태의 구동 신호를 생성하여 제어를 하려는 시스템을 기동시키며, 종료 감지부(120)가 종료 신호를 감지하면 구동 신호를 로우 상태로 변경하여 시스템의 동작을 중지시킬 수 있다.
계수부(140)는 서로 다른 제 1상태와 제 2상태를 가진 입력 신호를 입력 받으며, 구동 신호에 따라 입력 신호에 포함된 제 1상태를 카운트하여 카운트값을 생성하며, 유지 감지부(110)가 유지 신호를 감지할 때에 및/또는 종료 감지부(120)가 종료 신호를 감지할 때에 기 생성한 카운트을 리세트 한다. 예컨대, 계수부(140)는 입력 신호가 제 2상태로부터 제 1상태로 천이 시에 카운트할 수 있다. 예컨대, 입력펄스신호에 포함된 상승 에지 또는 하이(high)레벨을 카운트하여 카운트값을 생성할 수 있으며, 유지 신호의 감지 시와 종료 신호의 감지 시에 카운트을 카운트된 비트수를 기반으로 하는 값으로 리세트할 수 있다. 예컨대, 카운트값을 카운트를 시작하는 시작값이 아닌 값으로 리세트할 수 있으며, 이때의 리세트값을 최종 카운트 값2N-1(단, N은 카운트 비트 수)으로 리세트할 수 있다.
데이터 출력부(150)는 계수부(140)로부터 입력 신호의 카운트값을 제공받으며, 계수부(140)에 의한 카운트시 마다 카운트값을 입력 받아 데이터를 생성 및 출력할 수 있다. 유지 감지부(110)에 의한 유지 신호의 감지 시에는 계수부(140)가 카운트값을 새롭게 생성할 때까지 이전의 데이터를 유지하고, 종료 감지부(120)에 의한 종료 신호의 감지 시에는 데이터를 초기화 한다. 예컨대, 데이터 출력부(150)는 종료 신호가 감지된 경우에 출력 데이터를 "0"으로 초기화할 수 있다.
지연부(160)는 계수부(140)에 의한 카운트시에 데이터 출력부(150)가 카운트값을 기 설정된 소정시간 지연 후에 입력 받도록 지연시킨다. 즉, 입력 신호에 따라 계수부(140)에 의한 카운트값의 생성 시간부터 데이터 출력부(150)에 의한 데이터의 생성 시간까지의 소요 시간을 설정시간만큼 지연시킨다.
도 3은 본 발명의 실시 예에 따른 제어 데이터 생성 장치의 동작 과정을 설명하기 위한 타이밍 신호 파형도이다. 예시된 타이밍 신호 파형도와 도 2의 구성도를 참조하여 제어 데이터 생성 과정을 살펴보기로 한다. 이하의 설명에서는 입력펄스신호가 입력 신호로서 제공되는 경우를 예로서 설명하기로 한다.
먼저, 펄스 파형의 입력 신호가 최초 하이 상태가 되면 구동 신호부(130)가 하이 상태의 구동 신호를 생성하여 제어를 하려는 시스템을 기동시킨다.
하이 상태의 구동 신호에 의해 기동된 계수부(140)는 입력 신호에 포함된 상승 에지를 카운트해서 카운트값을 생성하며, 생성한 카운트값을 데이터 출력부(150)로 전달한다.
데이터 출력부(150)는 계수부(140)로부터 카운트값을 제공받아서 이에 대응하는 데이터를 생성하여야 하는데, 이때 데이터 출력부(150)는 지연부(160)로부터 데이터 로딩 신호가 입력될 때에 카운트값을 로딩하여 데이터를 생성한다. 즉, 지연부(160)는 계수부(140)에 의한 카운트값의 생성 시간부터 데이터 출력부(150)에 의한 데이터의 생성 시간까지의 소요 시간을 설정시간만큼 지연시킨다. 이는, 계수부(140)의 카운트값이 변경될 때만 계수부(140)의 출력이 데이터 출력부(150)로 전달되어 데이터가 변경되는데, 입력 신호의 변화에 따라 변경된 카운트값이 데이터에 반영되어야 하므로 카운트값이 변동되는 시간보다 충분히 긴 지연시간 후에 계수부(140)의 출력이 데이터 출력부(150)에 의해 로딩되게 하기 위한 것이다.
지연부(160)에 의해 설정된 지연시간 후에 데이터 출력부(150)가 계수부(140)에 의한 카운트값에 대응하는 데이터를 생성하여 출력하며, 카운트값 및 출력 데이터의 변화에 따라 실시간적으로 제어 레벨이 변경된다.
한편, 입력 신호가 기 설정된 소정 시간동안(THOLD) 하이 상태를 유지하면 유지 감지부(110)가 유지 신호를 인식하여 이를 감지하며, 이를 전달받은 계수부(140)는 앞서 생성하였던 카운트값을 리세트 한다. 여기서, 계수부(140)는 카운트값을 "0"으로 리세트하는 것이 아니라 "2N-1(단, N은 카운트 비트 수)"로 리세트 한다. 이는 추후 펄스 신호의 새로운 상승 에지 검출에 따라 카운트값이 최초 상승할 때에 "0"으로 변경되도록 하기 위함이다. 즉 카운트값이 "0 ~ 2N-1"범위를 가지도록 하여 제어 범위를 최대한 넓히기 위한 것이다.
이처럼, 계수부(140)가 리세트 되더라도 데이터 출력부(150)는 초기화 하지 않고, 이전의 데이터를 지속적으로 유지하여 출력한다. 계수부(140)가 입력 신호에 포함된 새로운 상승 에지를 카운트한 카운트값을 제공하면 비로서 데이터를 "0"으로 초기화 한다. 즉, 데이터 출력부(150)는 계수부(140)로부터 입력 신호에 대한 카운트값을 제공받아서 이에 대응하는 데이터를 생성하여 출력하면서 유지 감지부(110)에 의한 유지 신호의 감지 시에는 계수부(140)가 카운트값을 새롭게 생성할 때까지 이전의 데이터를 유지한다.
입력 신호가 기 설정된 소정 시간 동안, 예컨대 유지 신호의 길이보다 더 긴 시간(TSHUTDOWN) 동안 로우 상태를 유지하면 종료 감지부(120)는 이를 종료 신호로 인지하여 감지한다. 그러면, 이를 전달받은 구동 신호부(130)가 구동 신호를 로우 상태로 변경하여 시스템 동작을 중지시키게 된다. 아울러, 계수부(140)는 카운트값을 2N-1(단, N은 카운트 비트 수)로 리세트 하며, 데이터 출력부(150)는 출력 데이터를 "0"으로 초기화 한다.
도 4는 본 발명의 다른 실시 예에 따른 제어 데이터 생성 장치의 구성도이다. 이에 나타낸 바와 같이 제어 데이터 생성 장치는, 제 1 타이머(210), 제 2 타이머(220), 기억 소자 회로(230), 계수기 회로(240), 레지스터 회로(250), 지연 회로(260), 초기화 회로(270) 등을 포함할 수 있다.
이해를 돕기 위하여 도 2의 실시 예에 따른 구성과 도 4의 실시 예에 따른 구성을 비교하여 보면, 유지 감지부(110)는 제 1 타이머(210)에 대응하며, 종료 감지부(120)는 제 2 타이머(220)에 대응하고, 구동 신호부(130)는 기억 소자 회로(230)에 대응하며, 계수부(140)는 계수기 회로(240)에 대응하고, 데이터 출력부(150)는 레지스터 회로(250)에 대응하고, 지연부(160)는 지연 회로(260)에 대응한다고 할 수 있다. 초기화 회로(270)는 계수부(140)의 리세트 기능 부분과 데이터 출력부(150)의 초기화 기능 부분을 별도로 취합하여 구성한 것이다.
계수기 회로(240)는 N-비트 카운터(N-bit counter)로 구현할 수 있다. EN/SET단으로 입력되는 펄스 신호의 포스티브 에지(positive edge) 개수를 측정하기 위한 카운터이며, N-비트의 COUT을 출력으로 발생시키고, 구동 신호인 CHIP_EN이 로우인 경우이거나 유지 신호 기간(THOLD time) 동안 포스티브 에지 입력이 없는 경우 리세트 된다.
레지스터 회로(250)는 N-비트 코맨드 레지스터(N-bit Command register)로 구현할 수 있다. 계수기 회로(240)에 의한 N-비트의 COUT 출력을 DIN단으로 입력 받아 N-비트의 DOUT 출력을 발생시키나, EN/SET단에 상승 에지가 발생될 때만 COUT이 DOUT으로 반영된다. 이 때 입력에 따라 변화된 COUT이 반영되어야 하므로 지연 회로(260)는 입력에 따라 COUT이 변동되는 시간 보다 충분히 긴 지연시간(Td) 후에 DIN단으로 반영시킨다. 구동 신호인 CHIP_EN이 로우가 되면 DOUT은 0으로 초기화 된다.
제 1 타이머(210)는 유지 신호 타이머(THOLD timer)로 구현할 수 있다. EN/SET단에 상승 에지 신호가 발생되면 시간을 측정하기 시작하며, 유지 신호 기간(THOLD time)를 넘어서는 시간 동안 또 다른 상승 에지가 입력되지 않는 다면 유지 신호 감지값(TIME_OUT 신호)이 발생되며, 이 때에 초기화 회로(270)가 계수기 회로(240)를 리세트 시키게 된다. 유지 신호 타이머는 EN/SET단이 로우가 되면 시간 측정을 멈추고 측정된 시간을 리세트 하게 된다.
제 2 타이머(220)는 종료 신호 타이머(SHUTDOWN timer)로 구현할 수 있다. EN/SET단의 하강 에지(falling edge)가 발생되면 기 측정된 시간을 리세트 한 후에 다시 시간을 측정하기 시작한다. 따라서 EN/SET단이 로우 상태로 유지되는 동안은 시간 측정이 계속되며, 로우 상태가 종료 신호 기간(TSHUTDOWN)보다 더 길게 유지 될 경우 종료 신호 감지값(SHUTDOWN 신호)를 로우로 발생시키게 된다. 평상시 종료 신호 감지값(SHUTDOWN 신호)은 하이 상태가 된다.
기억 소자 회로(230)는 D-플립플롭(D-flipflop)으로 구현할 수 있다. 구동 신호인 CHIP_EN을 발생하기 위한 메모리 소자이며, EN/SET단이 하이이면 무조건 CHIP_EN은 하이가 된다. 단 종료 신호 감지값(SHUTDONW 신호)이 로우로 발생이 되면 리세트 되어 구동 신호인 CHIP_EN은 로우가 된다.
지금까지 설명한 바와 같이 본 발명의 실시 예에 의하면 입력이 인가(예컨대, 입력 신호의 상승 에지)되는 순간 출력이 결정되고, 입력이 유지 신호 기간(THOLD) 동안 발생되지 않으면 출력은 최종 값을 기억하고 있으며, 새로운 입력이 발생하면 그에 따라 다시 출력이 결정된다.
100 : 제어 데이터 생성 장치 110 : 유지 감지부
120 : 종료 감지부 130 : 구동 신호부
140 : 계수부 150 : 데이터 출력부
160 : 지연부 210 : 제 1 타이머
220 : 제 2 타이머 230 : 기억 소자 회로
240 : 계수기 회로 250 : 레지스터 회로
260 : 지연 회로 270 : 초기화 회로

Claims (12)

  1. 싱글 와이어 프로토콜(Single Wire Protocol)에 적용되는 제어 데이터 생성 장치에 있어서,
    제 1상태와 상기 제 1상태와는 다른 제 2상태를 가진 입력 신호를 입력 받아, 상기 입력 신호에 포함된 상기 제 1상태를 카운트하는 계수부와,
    상기 계수부의 카운트값을 상기 카운트시 마다 입력 받아 저장하는 데이터 출력부를 포함하는
    제어 데이터 생성 장치.
  2. 제 1항에 있어서,
    상기 계수부는 상기 입력 신호의 상기 제 1상태가 소정시간 이상 지속될 경우에 리세트 되는 것을 특징으로 하는
    제어 데이터 생성 장치.
  3. 제 2항에 있어서,
    상기 계수부는 카운트된 비트수를 기반으로 하는 값으로 리세트되는 것을 특징으로 하는
    제어 데이터 생성 장치.
  4. 제 2항에 있어서,
    상기 계수부는 상기 계수부가 카운트를 시작하는 시작값이 아닌 값으로 리세트되는 것을 특징으로 하는
    제어 데이터 생성 장치.
  5. 제 4항에 있어서,
    상기 계수부의 리세트값은 최종 카운트값을 기반으로 하는 것을 특징으로 하는
    제어 데이터 생성 장치.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 계수부의 카운트값을 상기 카운트시 상기 데이터 출력부로 하여금 소정시간 지연 후 상기 카운트값을 입력 받도록 하는 지연부를 더 포함하는 것을 특징으로 하는
    제어 데이터 생성 장치.
  7. 제 6항에 있어서,
    상기 계수부는 상기 입력 신호가 상기 제 2상태로부터 상기 제 1상태로 천이 시 카운트를 하는 것을 특징으로 하는
    제어 데이터 생성 장치.
  8. 제 7항에 있어서,
    상기 제 1상태는 하이(High)레벨과 로우(Low)레벨의 두 레벨 중 하나를 가지고, 상기 제 2상태는 나머지 다른 하나의 레벨을 가지는 것을 특징으로 하는
    제어 데이터 생성 장치.
  9. 제 8항에 있어서,
    상기 계수부는 N-비트 카운터 이고, 상기 데이터 출력부는 N-비트 코맨드 레지스터 인 것을 특징으로 하는
    제어 데이터 생성 장치.
  10. 입력펄스신호에 포함된 제어 데이터를 순차적으로 카운트하여 출력하는 계수부와,
    상기 계수부로 상기 제어 데이터를 순차적으로 로드(Load)하여 저장하고 출력하는 데이터 출력부를 포함하는
    제어 데이터 생성 장치.
  11. 제 10항에 있어서,
    상기 계수부의 카운트값을 상기 카운트시 상기 데이터 출력부로 하여금 소정시간 지연 후 상기 카운트값을 입력 받도록 하는 지연부를 더 포함하는 것을 특징으로 하는
    제어 데이터 생성 장치.
  12. 제 11항에 있어서,
    상기 계수부는 카운트동작 종료시 최종 카운트 값을 기반으로 하는 리세트값으로 리세트되는 것을 특징으로 하는
    제어 데이터 생성 장치.
KR1020100082352A 2010-08-25 2010-08-25 제어 데이터 생성 장치 KR20120041283A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100082352A KR20120041283A (ko) 2010-08-25 2010-08-25 제어 데이터 생성 장치
US13/110,638 US20120051495A1 (en) 2010-08-25 2011-05-18 Apparatus for generating control data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100082352A KR20120041283A (ko) 2010-08-25 2010-08-25 제어 데이터 생성 장치

Publications (1)

Publication Number Publication Date
KR20120041283A true KR20120041283A (ko) 2012-05-02

Family

ID=45697267

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100082352A KR20120041283A (ko) 2010-08-25 2010-08-25 제어 데이터 생성 장치

Country Status (2)

Country Link
US (1) US20120051495A1 (ko)
KR (1) KR20120041283A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101573908B1 (ko) * 2014-10-01 2015-12-02 주식회사 에이디텍 로터리 엔코더의 디코딩 회로

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231104A (en) * 1978-04-26 1980-10-28 Teradyne, Inc. Generating timing signals
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5557781A (en) * 1993-07-15 1996-09-17 Vlsi Technology Inc. Combination asynchronous cache system and automatic clock tuning device and method therefor
US5812831A (en) * 1996-04-22 1998-09-22 Motorola, Inc. Method and apparatus for pulse width modulation
KR100723526B1 (ko) * 2006-02-09 2007-05-30 삼성전자주식회사 단락 전류를 제어할 수 있는 출력 드라이버
US7881415B2 (en) * 2006-12-29 2011-02-01 Atmel Corporation Communication protocol method and apparatus for a single wire device
JP2010136002A (ja) * 2008-12-03 2010-06-17 Renesas Electronics Corp 遅延回路

Also Published As

Publication number Publication date
US20120051495A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US6906555B2 (en) Prevention of metastability in bistable circuits
US8552764B2 (en) Clock glitch detection circuit
JP5896602B2 (ja) 通信回路及びサンプリング調整方法
US8594225B2 (en) Circuit arrangement, apparatus and process for the serial sending of data via a connection contact
KR20150104341A (ko) 반도체 장치 및 그를 포함하는 반도체 시스템
KR20180008748A (ko) 센서 동기화를 위한 방법 및 장치
US7047155B2 (en) Bus interface
EP2810177B1 (en) Input capture peripheral with gating logic
KR20120041283A (ko) 제어 데이터 생성 장치
US8692600B1 (en) Multi-protocol driver slew rate calibration system for calibration slew rate control signal values
US7679404B2 (en) Missing clock pulse detector
US9054685B2 (en) Programmable bus signal hold time without system clock
US9692672B2 (en) Communication system, and corresponding integrated circuit and method
JP2697621B2 (ja) 信号周期検出回路および信号断監視回路
JP2010117746A (ja) 計量システム
JP2005167703A (ja) 光電スイッチの検出方法
JP5383856B2 (ja) 送信回路
KR100293452B1 (ko) 비동기 직렬 데이터의 수신장치
JP2009118315A (ja) 通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式
KR200158764Y1 (ko) 동기식 직렬 수신 장치
JP6223716B2 (ja) 光データ伝送の受信装置、その受信方法及びその受信プログラム
JP3738736B2 (ja) ユートピアバスセルカウンタ回路
KR101464134B1 (ko) 직렬 인터페이스로 입력되는 신호를 위한 잡음 감지 장치 및 그 잡음 감지 방법
WO2014013576A1 (ja) タイミング調整装置、タイミング調整回路およびタイミング調整方法
KR100384783B1 (ko) 마이콤의 테스트 모드 인에이블 신호 발생기

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application