JPS63131616A - プログラマブルクロツク分周器 - Google Patents

プログラマブルクロツク分周器

Info

Publication number
JPS63131616A
JPS63131616A JP61278330A JP27833086A JPS63131616A JP S63131616 A JPS63131616 A JP S63131616A JP 61278330 A JP61278330 A JP 61278330A JP 27833086 A JP27833086 A JP 27833086A JP S63131616 A JPS63131616 A JP S63131616A
Authority
JP
Japan
Prior art keywords
frequency division
clock
circuit
frequency
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61278330A
Other languages
English (en)
Inventor
Taketora Shiraishi
竹虎 白石
Yukihiko Shimazu
之彦 島津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61278330A priority Critical patent/JPS63131616A/ja
Priority to US07/123,553 priority patent/US4947411A/en
Publication of JPS63131616A publication Critical patent/JPS63131616A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路に係り、原クロックをプログ
ラムによって分周するプログラマブルクロック分周器に
関するものである。
〔従来の技術〕
第５図は例えば特開昭５５−９９６５０号の公報に示さ
れた従来のり四ツク分周器を示す図であり、図に於て（
１）は原クロツク発生回路、（２）は分周回路、（３）
は原クロック又は分周回路（２）で分周されたクロック
を動作タイミングとして動くその他の回路、ａ３は原り
賞ツクを回路（３）に出力するか又は分周回路（２）に
よって分周されたクロックを回路（３）に出力するかを
決定するピッ）（Ｂ）からの入力端子である。
従来のクロック分周器は上記のように構成され、マイク
ルプロセッサに於て、プログラム記憶装置のアドレスを
構成する各ビットの内、例えば任意の１個のビット（Ｂ
）により、クロック分周器を制御する。これにより、例
えはビット（Ｂ）の値が１１１のプログラム領域に高速
処理を必要とする命令語の集合を納め、ピッ）　（Ｂ）
の値が１０′のプログラム領域に高速処理に必要でない
命令語の集合を納めることによって、高速処理されるプ
ログラムとそうでないプログラムに分割できる。つまり
、高速処理を必要とするプログラムを実行するとき、ピ
ッ）　（Ｂ）の値は１１１であり、第５図に於て入力端
子■から１１１が入力され、原クロツク発生回路（１）
で発生しな原クロックが回路（３）に出力され、高速処
理に必要なプログラムが高速クロックで実行される。ま
た、高速処理を必要としないプログラムを実行するとき
ビット（Ｂ）の値は１０１であり、入力端子０から１０
９か入力され、分周回路（２）によって分周された低速
クロックが回路Ｃ３）に出力され、高速処理を必要とし
ないプログラムが低速クロックで実行される。上記のよ
うにマイクロプロセッサの基本クロックの速度を高速と
低速とに切り換えることにより、全体としてのマイクシ
プロセッサの処理速度を落とさす０ＭＯ３の半導体集積
回路に於けるスイッチングによる消費電力を減少させる
ことが出来る。
〔発明が解決しようとする問題点〕 上記のような従来のクロック分周器では原クロックと分
周後のクロックの２種類のクロックのみ選択可能である
ため、例えば原クロックがｌ０ＩＪＨ。
で分周後のクロックがｌ　ＭＨ，の場合、２ＭＨ，で十
分なプログラムもユＯＭＨ，で動作させる必要があり、
０、ＩＭＨ，で十分なプログラムもＩＭＨ，で動作させ
る必要があった。このため０ＭＯ８の半導体集積回路に
於て全体としてプログラム処理速度を落とすことなく消
費電力を減少させるには限界があるという問題点があっ
た。又２種類の基本クロックの選択は、プログラムカウ
ンタの示すアドレスを構成する各ビットの内任意の１個
のピッ）（Ｂ）の値によっていたため、記憶装置のプロ
グラム領域に書かれたプログラムによって制御すること
はできないという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、半導体集積回路内に於てプログラムによって原ク
ロックをより自由度の大きい分周値で分周するプログラ
マブルクロック分局器を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るプログラマブルクロック分局器は、半導
体集積回路内に、プログラムによって分周値を書換える
ことができる分周値レジスタと、前記分周値レジスタの
内容に従って原クロックを分周し基本クロックを出力す
るような分周回路を有したものである。
〔作用〕
この発明では、分周値レジスタを介し、プログラムによ
って原クロックを基本タロツクに分周し、半導体集積回
路を最適な速度で動作させることが出来る。
〔実施例〕
第１図はこの発明の一実施例を示す図であり、（１）は
原クロツク発生回路、（２ａ）は原クロツク発生回路（
１）で発生した原クロックφｏｔ４を分周し、基本クロ
ックφ（５６）に変換する分周回路、Ｃ３）は基本クロ
ックφ（５６）を動作タイミングとして動くその他の回
路、（４）は分周回路（２＆）の分周値が格納されてい
る分周値レジスタ、Ｃ５）は分周値レジスタ（４）に前
記分周値を設定する分周値設定手段である。第２図は記
憶装置のプログラム領域におけるアドレス及び記憶内容
を示した図であり、第１図の分周値設定手段に於て分周
値を設定するプログラムである。第１図の分周回路（２
＆）の構成は第３図で示され、（６）は単相原クロック
φｏｔ４を同周期の２相非重複クロックφ１（５１）　
　φ２（５２）に変換する非重複クロック発生回路、（
７）は非重複クロック発生回路（６）で発生したクロッ
クφ１（５１）をカウントするプリセッタブルなバイナ
リカウンタ、（８）け分周値レジスタ（４）の分周値と
バイナリカウンタ（７）の出力を比較する比較回路、（
９）は比較回路（８）の出力である一致信号１ｃ（５３
）の立ち上がりで、内部状態（Ｑ４）を反転させ、′Ｈ
１と１Ｌ１の時間の等しい基本クロックφ（５６）を発
生するＪｌ：フリップ７０ツブ、α（１け比較回路（８
）の出力である一致信号Ｋ　（５３）をクロックφ１（
５１）の立ち下がり迄遅延させ、クロックφ２（５２）
との論理積を介してバイナリカウンタ（７）をオールｌ
にするプリセット信号Ｐ　（５５）　　を出力するＤ７
リツプフロツプである。
上記のように構成されたプログラマブルクロック分周器
においては、第１図に示されるように、分周値設定手段
（５）によって分周値レジスタ（４）に分同値が格納さ
れ、前記分周値に従って分周回路（２ａ）は制御され、
原クロツク発生回路（１）で発生した原クロックφｏ（
５０）を分周し、基本クロックφ（５６）としてその他
の回路（３）及び分周値設定手段（５）に出力する。分
周値設定手段（５）における分周値の設定は例えば第２
図に示されるように、分周値レジスタへの分周値書き込
み命令をその他の回路（３）内に内蔵されたプログラム
記憶装置又は外部のプログラム記憶装置に書き込んでお
き、前記プログラムを実行させることによって実現され
る。分周値レジスタに分周値を書き込んだ後は、前記分
周値が書き換えられるまで、前記分周値に従って分周さ
れた基本クロックφ（５６）を動作タイミングとして以
下のプログラムが実行される。
次に分周回路（２ａ）の動作について説明する。分周回
路（２＆）は、例えば４ビツトの分周値レジスタを使用
する場合、第３図のような回路構成で示される。また分
周回路（２＆）の動作タイミングは第４図のタイミング
チャートで示される。原クロックφｏ（５０）は原クロ
ツク入力端子ａυから入力され、非重複クロック発生回
路（６）によって第４図に示されるような２相非重複ク
ロックφ１（５１）φ２　（５２）に変換される・クロ
ックφ１（５１）はプリセッタブルなバイナリカウンタ
（７）に入力され、バイナリカウンタ（７）はクロック
φ１（５１）の立ち上りごと第４図のようにカウントア
ツプする。バイナリカウンタ（７）の内部状態（Ｑ３Ｘ
２３＋Ｑ２Ｘ２２＋ＱＩ　Ｘ２’＋Ｑ、ＯＸ２°）と分
周値レジスタの内容（！１）が一致した時点で比較回路
（８）の一致信号１Ｃ（５３）は立ち上がる。一致信号
Ｘ（５Ｓ）はＤ７リツブフロツプα０に入力されクロッ
クφ１（５１）の立ち下が抄造遅延されて、Ｄフリップ
７０ツブ（１０の出力信号？（５４）として立ち上がる
。
さらにＤ７リツブフリツプＧＯの出力信号ＩＦ　（５４
）トクロツクφ２（５２）との論理積がとられ、両方の
信号が１Ｈ１になった時点でプリセット信号Ｐ　（５５
）が立ち上り、バイナリカウンタ（７）の４つのＪＫフ
リップ７０ツブの内部状態をオール１に、即ち１５にプ
リセットする。バイナリカウンタ（７）の出力が１５に
なると分周値レジスタの内容（１１）とバイナリカウン
タ（７）の出力は不一致になり、比較回路（８）の一致
信号ＩＣ（５３）は立ち下がる。一致信号ＩＩ！（＋５
３）の立ち下すはＤ７リツプ７０ツブＱ□に於てクロッ
クφ１（５１）の立ち下りまで遅延され、Ｄ７リツプフ
ロツプαＯの出力信号？　（５４）を立ち下げる。この
時には、すでにクロックφ２（５２）とＤフリップ７ｐ
ツブ（１０の出力信号Ｆ（５４）の論理積であるプリセ
ット信号Ｐ　（５５）けクロックφ２（５２）の立ち下
りで立ち下がっている。以後クロックφ１（５１）の立
ち上りに従ってバイナリカウンタ（７）の出力は第４図
のようにＯ→１→２→・・・→ｎ／１５→０を繰り返し
、クロックφ１（５１）　　のｎ　＋　１　　回目の立
ち上りごとに一致信号Ｅ（５３）が出力される。Ｊに７
リツブ７０ツブ（９）は比較回路（８）の一致信号Ｅ（
５３）の立ち上りごとに出力信号を反転させ、比較回路
（８）の一致信号ｍ（５ｓ）の周波数の２分の１周波数
で、″Ｈ′と−どの時間の等しいクロックを出力端子（
２）から基本クロックφ（５６）として出力する０上記
のように本実施例では周波数ｆの原クロックφｏ（５０
）を分周値レジスタに格納された値ｎ（ｎけ０から１５
）によって、分周回路（２ａ）でｆ／（２（ｎ＋１））
の周波数の基本クロックφ（５６）に分周し、分周され
た基本クロックφ（５６）によって半導体集積回路のタ
イミング制御を行う。
〔発明の効果〕
この発明は以上説明したとおり、プログラムによって分
周値を設定し、前記分周値に従って原クロックを基本ク
ロックに分周し、前記基本クロックを動作タイミングと
して用いることによって、半導体集積回路を最適な速度
で動作させ、従来例に比べきめ細かに消費電力を節約で
きるという効果がある。又、半導体集積回路内に分局器
を設けたため、半導体集積回路の外部になんら部品を付
加する必要はない。
【図面の簡単な説明】
第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明の一実施例のプログラム記憶装置のアドレス
及び記憶内容を示す図、第３図はこの発明の一実施例の
分周回路の構成を示す図、第４図はこの発明の一実施例
の分周回路の動作タイミングを示す図、第５図は従来の
クロック分周器を示すブロック図である。 図に於て、（１）は原クロツク発生回路、（２）は分周
回路、（３）はその他の回路、（４）は分周値レジスタ
、（５）け分周値設定手段である。 なお、各図中同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. （１）原クロックを供給するために少なくとも内蔵クロ
    ック発生回路又はクロック入力端子を有し、前記原クロ
    ックと等しいか又は異なる基本クロックを動作タイミン
    グとして用い、内蔵された記憶装置に書き込まれたプロ
    グラムか又は外部より読み込んだプログラムに従つて動
    作する半導体集積回路において、 前記プログラムにより分周値が書換え可能な分周値レジ
    スタを備え、前記分周値に従つて前記原クロックを分周
    し前記基本クロックとして出力することを特徴とするプ
    ログラマブルクロック分周器。
JP61278330A 1986-11-20 1986-11-20 プログラマブルクロツク分周器 Pending JPS63131616A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP61278330A JPS63131616A (ja) 1986-11-20 1986-11-20 プログラマブルクロツク分周器
US07/123,553 US4947411A (en) 1986-11-20 1987-11-20 Programmable clock frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61278330A JPS63131616A (ja) 1986-11-20 1986-11-20 プログラマブルクロツク分周器

Publications (1)

Publication Number Publication Date
JPS63131616A true JPS63131616A (ja) 1988-06-03

Family

ID=17595826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61278330A Pending JPS63131616A (ja) 1986-11-20 1986-11-20 プログラマブルクロツク分周器

Country Status (2)

Country Link
US (1) US4947411A (ja)
JP (1) JPS63131616A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242410A (ja) * 1989-03-16 1990-09-26 Sanyo Electric Co Ltd 分周回路
JPH02307112A (ja) * 1989-02-28 1990-12-20 Internatl Business Mach Corp <Ibm> クロツク信号生成器
JPH03214205A (ja) * 1990-01-18 1991-09-19 Keyence Corp シーケンス制御装置
JPH041814A (ja) * 1990-04-19 1992-01-07 Nec Home Electron Ltd 電池駆動型情報処理装置
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system
JPH1185722A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp マイクロコンピュータ

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2643146B2 (ja) * 1987-05-14 1997-08-20 ソニー株式会社 マイクロコンピュータのクロック生成回路
JP2570845B2 (ja) * 1988-05-27 1997-01-16 セイコーエプソン株式会社 情報処理装置
JPH06101043B2 (ja) * 1988-06-30 1994-12-12 三菱電機株式会社 マイクロコンピュータ
US5142684A (en) * 1989-06-23 1992-08-25 Hand Held Products, Inc. Power conservation in microprocessor controlled devices
JPH04150226A (ja) * 1990-10-09 1992-05-22 Mitsubishi Electric Corp 半導体集積回路
US5214682A (en) * 1991-12-27 1993-05-25 Vlsi Technology, Inc. High resolution digitally controlled oscillator
US5412795A (en) * 1992-02-25 1995-05-02 Micral, Inc. State machine having a variable timing mechanism for varying the duration of logical output states of the state machine based on variation in the clock frequency
US5734877A (en) * 1992-09-09 1998-03-31 Silicon Graphics, Inc. Processor chip having on-chip circuitry for generating a programmable external clock signal and for controlling data patterns
IL110181A (en) * 1994-06-30 1998-02-08 Softchip Israel Ltd Install microprocessor and peripherals
US6272465B1 (en) 1994-11-02 2001-08-07 Legerity, Inc. Monolithic PC audio circuit
US5794021A (en) * 1994-11-02 1998-08-11 Advanced Micro Devices, Inc. Variable frequency clock generation circuit using aperiodic patterns
GB2333385B (en) * 1995-02-02 1999-09-08 Synectix Ltd Variable clock apparatus
US5911083A (en) * 1996-12-27 1999-06-08 Unisys Corporation Programmable processor execution rate controller
US5931940A (en) * 1997-01-23 1999-08-03 Unisys Corporation Testing and string instructions for data stored on memory byte boundaries in a word oriented machine
US5918058A (en) * 1997-02-20 1999-06-29 Arm Limited Routing of clock signals in a data processing circuit with a power saving mode of operation
US6009139A (en) * 1998-06-19 1999-12-28 International Business Machines Corporation Asynchronously programmable frequency divider circuit with a symmetrical output
FR2782422B1 (fr) * 1998-08-13 2000-09-15 St Microelectronics Sa Circuit de mesure d'intervalles de temps auto-calibre
US7171577B2 (en) * 2003-10-06 2007-01-30 Texas Instruments Incorporated Methods and apparatus for a system clock divider
US7801449B2 (en) * 2004-09-07 2010-09-21 Finisar Corporation Off-module optical transceiver firmware paging
US8229301B2 (en) * 2004-09-07 2012-07-24 Finisar Corporation Configuration of optical transceivers to perform custom features
US7957651B2 (en) * 2004-10-29 2011-06-07 Finisar Corporation Configurable optical transceiver feature specific cost transaction
US7974538B2 (en) * 2004-10-29 2011-07-05 Finisar Corporation Transaction for transceiver firmware download
US7802124B2 (en) * 2004-10-29 2010-09-21 Finisar Corporation Microcode configurable frequency clock
KR101851614B1 (ko) * 2011-12-12 2018-06-12 삼성전자주식회사 기능블럭을 포함하는 ＳｏＣ의 클락 제어 방법, 이를 구현한 ＳｏＣ 및 이를 포함하는 반도체 시스템

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734227A (en) * 1980-08-06 1982-02-24 Nec Corp Data processor
JPS5880723A (ja) * 1981-11-09 1983-05-14 Hitachi Ltd クロツク信号発生装置
JPS6198426A (ja) * 1984-10-19 1986-05-16 Nec Corp クロツク周波数切替機能付マイクロコンピユ−タ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4241418A (en) * 1977-11-23 1980-12-23 Honeywell Information Systems Inc. Clock system having a dynamically selectable clock period
SE408985B (sv) * 1977-12-27 1979-07-16 Philips Svenska Ab Pulsgenerator
US4231104A (en) * 1978-04-26 1980-10-28 Teradyne, Inc. Generating timing signals
US4321687A (en) * 1979-10-01 1982-03-23 International Business Machines Corporation Timing pulse generation
JPS5718129A (en) * 1980-07-07 1982-01-29 Nec Corp Pulse swallow frequency divider
US4413350A (en) * 1981-01-12 1983-11-01 General Datacomm Industries, Inc. Programmable clock rate generator
US4435827A (en) * 1981-06-26 1984-03-06 Yoshikazu Kuze Read clock pulse controller
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4719593A (en) * 1984-07-09 1988-01-12 Advanced Micro Devices, Inc. Apparatus for generating digital timing waveforms
US4856032A (en) * 1987-01-12 1989-08-08 Motorola, Inc. High speed programmable frequency divider and PLL

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5734227A (en) * 1980-08-06 1982-02-24 Nec Corp Data processor
JPS5880723A (ja) * 1981-11-09 1983-05-14 Hitachi Ltd クロツク信号発生装置
JPS6198426A (ja) * 1984-10-19 1986-05-16 Nec Corp クロツク周波数切替機能付マイクロコンピユ−タ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02307112A (ja) * 1989-02-28 1990-12-20 Internatl Business Mach Corp <Ibm> クロツク信号生成器
JPH02242410A (ja) * 1989-03-16 1990-09-26 Sanyo Electric Co Ltd 分周回路
JPH03214205A (ja) * 1990-01-18 1991-09-19 Keyence Corp シーケンス制御装置
JPH041814A (ja) * 1990-04-19 1992-01-07 Nec Home Electron Ltd 電池駆動型情報処理装置
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system
JPH1185722A (ja) * 1997-09-04 1999-03-30 Mitsubishi Electric Corp マイクロコンピュータ

Also Published As

Publication number Publication date
US4947411A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
JPS63131616A (ja) プログラマブルクロツク分周器
JP2569514B2 (ja) 情報処理装置
US5167031A (en) Variable frequency clock pulse generator for microcomputer
JPS63301624A (ja) パルス列分周回路
GB1488944A (en) Circuit for eliminating contact bounce
JP2611034B2 (ja) 遅延回路
US4722070A (en) Multiple oscillation switching circuit
JPS6356565B2 (ja)
JP2002279792A (ja) 半導体集積回路装置
JP2806849B2 (ja) メモリアドレス制御装置
JP2003067324A (ja) インタフェース回路
KR910006684Y1 (ko) 중앙처리장치 신호 제어회로
JPH02202609A (ja) 半導体集積回路
KR890003481B1 (ko) 프로그램 어블클럭 변환회로
JP2946606B2 (ja) カウンタ回路
KR920003287B1 (ko) 더블 쉬프터 로직회로
KR950003378Y1 (ko) 인터페이스 회로
JPH02105951A (ja) アドレスデータ作成回路及びこれを内蔵するデジタル信号処理装置
CN116707519A (zh) 时钟分频电路
KR910001377B1 (ko) 프로그래머블 디지털 딜레이회로
JPH0434169B2 (ja)
JPH04159691A (ja) 同期式半導体記憶装置
KR940002467B1 (ko) 클럭 소스 선택회로
JPH03242724A (ja) デジタル演算処理装置
JPH0562360B2 (ja)