JPH02202609A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、所定周波数の原クロック信号をプログラム
によって設定された分周値に応じて分周するプログラマ
ブルクロック分周器を備えた半導体集積回路に関するも
のである。

〔従来の技術〕

従来において、半導体集積回路の基本クロックの速度を
高速と低速とに切換えることにより、全体としての半導
体集積回路の処理速度を落さずにＣＭＯ８半導体集積回
路のスイッチングによる消費電力を減少させるようにし
たものがある。

第４図は特開昭５５−９９６５０号の公報に示されたこ
の種の半導体集積回路の従来構成を示す図である。図に
おいて、１は半導体集積回路、２は外部プログラム記憶
装置、３は原クロック発生回路、６は内部プログラム記
憶装置、７はクロツり分周１！１５の出力するクロック
信号に従って動作する半導体集積回路１の内部の回路、
１００は外部クロック入力端子である。

第５図は第４図におけるクロック分周器１５の詳細構成
を示す図であり、図において、１０は分周回路、５３は
原クロック発生回路３から入力された原クロック信号φ
を出力端子５１から出力するか、または分周回路１０に
よって分周されたクロック信号φｄを出力端子５１から
出力するかを決定するビットＡの入力端子、５４はビッ
トＡを反転するインバータ、５５はビットＡが“Ｏｎの
時にクロック信号φｄを通過させ、オアゲート５７を介
して出力端子５１から出力するアンドゲート、５６はビ
ットＡ＃”１″の時にクロック信号φを通過させ、オア
ゲート５７を介して出力端子５１から出力させるアンド
ゲートである。

第６図はプログラム記憶装置２および６のプログラム領
域におけるアドレスおよび記憶内容を示した図であり、
アドレスノ、ｌ＋１、・・・ｍ＋１には集積回路１の内
部の回路７が動作するために必要な複数の命令語からな
るプログラムが格納されている。

従来のクロック分周器を有する半導体集積回路１は上記
のように構成され、プログラム記憶装置２および６のア
ドレスを構成する各ビットのうち、例えば任意の１個の
ビットＡによりクロック分周器１５を制御する。これに
より、例えばビットＡの値が＃１″のプログラム領域に
高速処理を必要とする命令語の集合を納め、ビットＡの
値が“０″のプログラム領域に高速処理に必要でない命
令語の集合を納めることによって、高速処理されるプロ
グラムとそうでないプログラムに分割できる。

つまり、高速処理を必要とするプログラムを実行すると
きビットＡの値は゛１″であり、入力端子５３から“１
ｎを入力し、原クロック発生回路３から出力された原ク
ロック信号φをそのまま半導体集積回路１の内部の回路
７に供給し、高速処理に必要なプログラムをクロック信
号φの周期で高速に実行する。また、高速処理を必要と
しないプログラムを実行するときビットＡの値は“０″
であり、入力端子５３から“０”を入力し、分周回路１
０によって分周された低速のクロック信号φｄを半導体
集積回路１の内部の回路７に供給し、高速処理を必要と
しないプログラムをりＯツク信号φｄの周期で低速で実
行する。

第７図は、昭和６３年度電子情報通信学会総全大輪文Ｃ
２７４に示された［浮動小数点信号処理プロセッサｊに
用いられているプログラムにより分周値を設定可能にし
たりＯツク分周器の構成を示したしたものである。図に
おいて、１１は分周回路１０の分周値りが格納される分
周値レジスタである。第８図はプログラム記憶装置２．
６のプログラム領域におけるアドレスおよび記憶内容を
示した図であり、アドレス１、ｍには分周値りを設定す
る書込み命令が格納されている。

上記のように構成されたブＯ、ゲラマクプルクロック分
周器１５においては、アドレス１ｍの分周値書込み命令
によって分周値レジスタ１１対して分周値りを格納し、
該分周値りに従って分周回路１０の分周比を制御し、原
りＯツク発生回路３で発生した原クロック信号φを分周
し、基本クロック信号として出力端子５１を介して半導
体集積回路内部の回路７に供給する。内部プログラム記
憶装置１！６における分周値りの設定は、例えば第８図
に示すように、分周値レジスタ１１への分周値書込み命
令を内部プログラム記憶装置６または外部プログラム記
憶装置２に閤込んでおき、前記プログラムを実行させる
ことによって実現する。分周値レジスタ１１に分周値り
を書込んだ後は、該分周値りが書換えられるまで、該分
周値りに従って分周されたクロック信号を動作タイミン
グの基準として用い、以降のプログラムが実行される。

このように周波数ｆの原クロック信号φを分周値レジス
タ１１に格納された値Ｄ　（Ｄ＝Ｏ〜１５）によって分
周回路１０でｆ／（２°＋１）の周波数の基本クロック
信号に分周し、その分周された基本りＯツク信号によっ
て半導体集積回路のタイミング制御を行うことにより、
半導体集積回路１の動作速度が高速と低速に切換えられ
、全体としての半導体集積回路１の処理速度を落さずに
ＣＭＯＳ半導体集積回路のスイッチングによる消費電力
を減少させることができる。

（発明が解決しようとする課題〕 しかし、第５図に示したクロック分周器１５を用いた従
来の半導体集積回路１では、２種類のクロック信号のう
ち一方は原クロック信号φを用いるめ、例えば、原クロ
ック信号φが１０ＭＨｚで、分周後のクロック信号φｄ
がＩＭＨｚの場合、２ＭＨ２で充分なプログラムであっ
たとしても、１０ＭＨｚで動作させることになり、消費
電力を減少させるには限界があるという問題があった。

また、第７図に示すクロック分周器１５を用いた半導体
集積回路１では、１つの分周回路１０により原クロック
信号φを基本クロック信号に分周するように構成してい
るため、高速動作する内部プログラム記憶装ｃ！６と低
速動作する外部プログラム記憶装置２を１つのプログラ
ムの中でアクセスする際、内部から外部、または外部か
ら内部へとアクセス対象のプログラム記憶装置が変わる
度にプログラムにより分周値りを設定し直す必要がある
。

このため、プログラムの中に分周値の−込み命令ガ多く
含まれるようになり、プログラム自体が複雑になったう
え、半導体集積回路１の内部の回路７の動作効率が悪く
なるという問題がある。

この発明は、このような問題点を解決するためになされ
たもので、消費電力を効果的に減少させることができ、
また内部回路を効率良く動作させることができる半導体
集積回路を提供することを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体集積回路は、所定周波数の原クロ
ック信号φをプログラムによって設定された分周ｉｉＤ
に応じて分周するプログラマブルクロック分周器（４ａ
、４ｂ）を複数個設けると共に、プログラム内で次に実
行する命令語が格納されたメモリアドレスを指定するプ
ログラムカウンタ５と、前記複数のプログラマブルクロ
ック分周器４ａ、４ｂのうち１つの分周出力信号を前記
プログラムカウンタ５の値に応じて選択する選択回路（
基本クロック選択回路８）とを備え、該選択回路（８）
で選択された分周出力信号を集積回路内部の回路７およ
び前記記憶手段（外部プログラム記憶装置２．内部プロ
グラム記憶装置ｆ６）の動作タイミング信号として用い
ることを特徴とするものである。

〔作用〕

この発明における半導体集積回路では、複数のプログラ
マブルクロック分周器４ａ、４ｂのうち１つの分周出力
信号をプログラムカウンタ５の値に応じて選択し、その
選択された分周出力信号を集積回路内部の回路７および
前記記憶手段（外部プログラム記憶装置２．内部プログ
ラム記憶装置６）の動作タイミング信号として用いる。

このため、アクセス対象の記憶手段が変わる度に分周値
を設定する必要がなくなり、内部回路を効率良く、しか
も必要最小限の消費電力で動作させることができる。

〔実施例］ 第１図はこの発明の一実施例を示す図である。

図において、１は半導体集積回路、２は例えば６ＯＫｎ
構成の外部プログラム記憶装置、３は原クロック発生回
路、４ａは原クロック発生回路３で発生した原クロック
信号φを分周して内部プログラム記憶装置６の動作用の
りＯツク信号φ１を生成するプログラマブルクロック分
周器、４ｂは前記クロック信号φ１を分周して外部プロ
グラム記憶装置２の動作用のクロック信号φ２を生成す
るプログラマブルクロック分周器、５は１６ビツト構成
のプログラムカウンタ、６は例えば４　Ｋ　？構成の内
部プログラム記憶装置、７は前記クロック信号φ１また
はφ２を基本クロック信号として用いて動作する半導体
集積回路１の内部の全ての回路、８はプログラムカウン
タ５の上位４ビツトの値に従ってクロック信号φ１およ
びφ２のうちどちらかのクロック信号を基本クロック信
号として選択する基本りＯツク選択回路、９は次に実行
する命令語を記憶するインストラクションレジスタ、１
２はプログラムカウンタ５の上位４ビツトの値に従って
外部プログラム記憶装置２および内部プログラム記憶８
１２６のうちどちらをアクセスするかを選択するインス
トラクションメモリ選択回路、１３はプログラムカウン
タ５の上位４ビツトの信号を入力するＮＯＲ回路、１０
０は外部クロック入力端子である。

第２図はプログラマブルクロック分周器４ａ。

４ｂの詳細構成を示したものであり、図において、１０
は分周回路、１１は分周回路１０の分局値りが格納され
る分周値レジスタである。

第３図はプログラム記憶装Ｍ２．６のプログラム領域に
おけるアドレスおよび記憶内容を示した図であり、”ｏ
ｏｏｏ″番地〜“ＦＦＦＦ”番地のうち、“００００”
番地には分周器４ａ、４ｂの分周ｉ１Ｄを設定する書込
み命令Ｉが格納されている。

上記のように構成されたプログラマブルクロック分周器
４ａ、４ｂを有する半導体集積回路１においては、まず
第３図の“００００″番地格納された分周値書込み命令
Ｉによってプログラマブルクロック分周器４ａ内の分周
値レジスタ１１に内部プログラム記憶装置Ｉ！６用の分
周ｒｉＤ１を格納し、その［０１に従って分周回路１０
を制御し、原りＯツク発生回路３で発生した原クロック
信号φを分周させ、クロック信号φ１として基本クロッ
ク選択回路８に出力させる。また、同時に同じ分周値塵
込み命令ｌによりブＯグラマプルクロック分周１１４ｂ
内の分周値レジスタ１１に外部プログラム記憶装置１２
用の分周値０２を格納し、その１ｉＤ２に従）て分周回
路１０を制御し、クロック信号φを分周させ、クロック
信号φ２として基本りＯツク選択回路８に出力させる。

基本クロック選択回路８では、ＮＯＲ回路１３の出力す
る制御信号ＣＮＴに従って、プログラムカウンタ５が示
すプログラム領域が第３図の内部プログラム領域Ｐ１な
らばクロック信号φ１を、逆に外部プログラム領域なら
ばクロック信号φ２を選択して半導体集積回路１の内部
の回路７に入力する。

また同時に、インストラクションメモリ選択回路１２は
ＮＯＲ回路１３の出力する制御信号ＣＮＴに従って、プ
ログラムカウンタ５が示すプログラム領域が内部プログ
ラム領域Ｐ１ならば内部プログラム記憶装置６から読出
されたプログラムの命令語を、逆に外部プログラム領域
Ｐ２ならば外部プログラム記憶装置２から読出されたプ
ログラムの命令語を選択し、プログラムカウンタ５のカ
ウント値で示されるアドレスから読出された命令語（次
に実行すべき命令語）をインストラクションレジスタ９
にセットする。

プログラム記憶装置２または６における分周値りは、第
３図に示すように、分周値レジスタ１１への分周ＩＩ虐
込み命令■を内部プログラム記憶装置Ｉ１６または外部
プログラム記憶装置２のプログラムｍ域Ｐ１．Ｐ２（７
）”００００ｎｌ地に書込／ｖｔ’おき、これらの領域
のプログラムを実行する最初のステップで設定する。

分周値レジスタ１１に分周値りを皇込んだ後は、該分周
値りが書換えられるまで、該分周ａｉＤに対応したクロ
ック信号φ１またはφ２を動作タイミングの基準として
以降のプログラムが実行される。

このようにプログラマブルクロック分周Ｈ４ａでは周波
数ｆの原クロック信号φを分周値レジスタ１１に格納さ
れた値りによって分周回路１０で分周し、ｆａ＝ｆ／Ｄ
’Ｉの周波数のクロック信号φ１を生成し、そのクロッ
クφ１を動作基準としたプログラムが実行されている場
合の半導体集積回路１の全ての回路７のタイミング制御
を行う。

また、プログラマブルクロック分周器４ｂでは周波数ｆ
ａのクロック信号φ１を分周値レジスタ１１に格納され
た値Ｄ２よって分周回路１０で分周し、ｆ　ｂ＝　ｆ　
ａ／Ｄ　２の周波数のクロック信号φ２を生成し、その
クロック信号φ２を動作基準とした外部プログラム記憶
１ｉ１ｆ２のプログラムが実行されている場合の半導体
集積回路１の内部の全ての回路７のタイミング制御を行
う。なお、プログラマブルクロック分周器４ｂの分周値
Ｄ２は内部プログラム記憶装置ｉｆ６のアクセス時間と
外部プログラム記憶ＨＭ２のアクセス時間の比によって
決まり、通常、内部プログラム記憶装置１２６で使用す
るクロック信号の周期が数ｎｓ−！＆１０ｎｓであるの
に対し、外部プログラム記憶装置で使用するクロック信
号の周期が数１０ｎｓ〜数１００ｎＳと低速であるため
、Ｄ２＝１〜数１０位の値になる。

従って、この実施例の半導体集積回路１では、上記のよ
うに最初の分周値設定命令Ｉによってプログラマブルク
ロック分周Ｗ４ａと４ｂにプログラム領域Ｐ１．Ｐ２の
プログラムの実行速度に対応した分周値を一度だけセッ
トしておけば、プログラムカウンタ５の値に従って自動
的に集積回路１および記憶装置２，６で用いる基本クロ
ック信号が最適な周期に自動的に切換わる。このため、
アクセス対象の記憶装置が内部から外部、または外部か
ら内部へと変わる度に分周値りを設定し直す必要がなく
なり、プログラムの構成を簡略にできたうえ、集積回路
１を効率的に動作させることができる。さらに２種類の
りＯツク信号φ１．φ２は分周値ＤＩ、Ｄ２によってそ
れぞれの周波数を任意に変更できるため、例えば、２Ｍ
１−１ｚで充分なプログラムであれば、りＯツク信号φ
１またはφ２を２ＭＨｚに設定して動作させることがで
ことができる。

なお、上記実施例では、プログラマブルクロック分周器
を２つとしているが、外部プログラム記憶装置として１
例えば低速と中通の外部記憶装置をアクセスする場合、
これらの外部記憶装置に対応したプログラマブルクロッ
ク分周器を設けて動作タイミングを制御するように構成
してもよい。

〔発明の効果〕

以上のようこの発明によれば、最初の分周値設定命令に
よってプログラマブルクロック分周器にプログラムの実
行速度に対応した分周値を一度だけセットしておけば、
プログラムカウンタの値に従って自動的に集積回路およ
び記憶装置で用いる基本クロック信号が最適な周期に自
動的に切換わる。このため、アクセス対象の記憶装置が
内部から外部、または外部から内部へと変わる度に分周
値を設定し直す必要がなくなり、プログラムの構成を簡
略にできたうえ、集積回路を効率的に動作させることだ
できる。さらに２種類のクロック信号は分周値によって
それぞれ任意の周波数に変更できるため、プログラムの
実行速度に最適なりロック信号を生成して動作させるこ
とができるようになり、消費電力を効果的に減少させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図におけるプログラマブルクロック分周器の詳細構
成を示す図、第３図は第１図のプログラム記憶１１１Ｆ
のアドレスと記憶内容との関係を示す図、第４図は従来
の半導体集積回路の一例を示すブロック図、第５図は第
４図におけるクロック分周器の詳細構成を示す図、第６
図は第４図におけるプログラム記憶装置のアドレスと記
憶内容との関係を示す図、第７図は従来の半導体集積回
路におけるクロック分周器の他の例を示す図、第８図は
第７図のクロック分周器を用いたときのプログラム記憶
装置のアドレスと記憶内容との関係を示す図である。 １・・・半導体集積回路、２・・・外部プログラム記憶
装置、３・・・原クロック発生回路、４ａ、４ｂ・・・
プログラマブルクロック分周器、５・・・プログラムカ
ウンタ、６・・・内部プログラム記憶装置、７・・・半
導体集積回路内部の回路、８・・・基本クロック選択回
路、９・・・インストラクシ］ンレジスタ、１０・・・
分周回路、１１・・・分周値レジスタ、１２・・・イン
ストラクションメモリ選択回路。 なお、図中同一符号は同一または相当部分を示す。 代理人　　大官　増雄（ほか２名） 第 図 ？・ インスＦラクン？ンメモ、９１覆字（団玲Ｗ： 入が呪子 第５図 手続補装置（自発） 平成　　年　　月 １、事件の表示 特願平１−０２４３４０号 ３、補正をする者 代表者 Ｇ　補正の内容 ｆｉｌ明細書第５頁第１０行目に「したした」とあるの
をｒした」と補正する。 （２）同書第５頁第１６行目に「プロゲラマクプル」と
あるのを「プログラマブル」と補正する。 （３）同書第５頁第１８行目に「１１対し」とあるのを
「１１に対し」と補正する。 （４）同書第１１頁第１７行目にｒ番地格納」とあるの
をｒ番地に格納」と補正する。 （５）同書第１５頁第１５行目に「集積回路１」とある
のを「半導体集積回路１」と補正する。 （６）同書第１６頁第１０行目に「以上のようこの」と
あるのを「以上のようにこの」と補正する。 （７１図面、第１図を別紙のとおり補正する。 以上

Claims (1)

1. 【特許請求の範囲】 　内部メモリまたは外部メモリなどの記憶手段に格納さ
   れた複数の命令語から成るプログラムによって動作する
   回路と、所定周波数の原クロック信号を前記プログラム
   によつて設定された分周値に応じて分周するプログラマ
   ブルクロック分周器とを備え、前記プログラマブルクロ
   ック分周器の分周出力信号を前記回路および前記記憶手
   段の動作タイミング信号として用いる半導体集積回路に
   おいて、 前記プログラマブルクロック分周器を複数個設けると共
   に、前記プログラム内で次に実行する命令語が格納され
   たメモリアドレスを指定するプログラムカウンタと、前
   記複数のプログラマブルクロック分周器のうち１つの分
   周出力信号を前記プログラムカウンタの値に応じて選択
   する選択回路とを備え、該選択回路で選択された分周出
   力信号を前記回路および前記記憶手段の動作タイミング
   信号として用いることを特徴とする半導体集積回路。