DE3740130C1 - Sinusgenerator - Google Patents

Description

Die Erfindung betrifft einen Sinusgenerator laut Oberbegriff des Hauptanspruches.

Ein Sinusgenerator dieser Art ist bekannt (Wireless World, Juni 1981, S. 69, 70, 78, und Wireless World, Nov. 1982, S. 65). Ausgehend von dem Additionstheorem des Sinus, nämlich

sin (ω+Δω) = sin ω · cos Δω + cos ω · sin Δω

bzw. der davon abgeleiteten allgemeinen Beziehung bei Betrachtung einer diskreten Stelle der Sinusfunktion, nämlich

A _(i+1) = A _i · cos z + B _i · sin z,

wobei A _i bzw. B _i der jeweils alte Sinus- bzw. Kosinus-Wert und A _(i+1) der neu errechnete Sinus-Wert ist und z ein zu der gewünschten Frequenz f proportionaler Faktor ist,
liegt diesem bekannten Sinusgenerator die Erkenntnis zugrunde, daß für kleines z cos z gleich 1 und sin z gleich z ist und mit dieser Vereinfachung diese Beziehung sich vereinfacht zu

A _(i+1) = A _i + B _i · z .

Aus dieser Näherungsformel ergibt sich, daß ein neuer Sinus-Wert jeweils durch Addition eines Bruchteiles des Kosinus-Wertes erhalten wird und in gleicher Weise ein neuer Kosinus-Wert durch Substraktion eines Bruchteiles des Sinus-Wertes erhalten werden kann. Nach dieser Näherungsformel wird bei dem bekannten Sinusgenerator in aufeinanderfolgenden Rechenschritten mit jeweils nur einer Multiplikation und einer Addition aus dem jeweils alten Sinus- bzw. Kosinus-Wert A _i bzw. B _i ein neuer Sinus- bzw. Kosinus-Wert A _(i+1) bzw. B _(i+1) errechnet, wobei z ein Bruchteil der Kreisfrequenz des gewünschten Frequenzwertes f ist. Die dem bekannten Sinusgenerator zugrunde liegenden Näherungsformeln sind mathematisch nicht mehr exakt und die mit dem bekannten Generator erzeugbaren Sinussignale besitzen daher prinzipielle Fehler sowohl in der Amplitude als auch in der Frequenz.

Es ist Aufgabe der Erfindung, einen Sinusgenerator zu schaffen, der trotz einfachen und preiswerten Aufbaus mit nur einer Multiplikation und Addition je Rechenschritt die Erzeugung eines Sinussignals mit digital vorgegebenem Frequenzwert exakt ohne Frequenz- oder Amplitudenfehler und mit guter spektraler Reinheit ermöglicht.

Diese Aufgabe wird, ausgehend von einem Sinusgenerator laut Oberbegriff des Hauptanspruches, durch dessen kennzeichnende Merkmale gelöst. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.

Der erfindungsgemäße Sinusgenerator arbeitet nach dem eingangs erwähnten bekannten Prinzip, schrittweise nacheinander nur mit einer Multiplikation und Addition das gewünschte Sinussignal zu errechnen, wobei jedoch nicht wie bei dem bekannten Sinusgenerator der eingangs erwähnten Art unter Inkaufnahme von Amplituden- und Frequenzfehlern eine Näherungsformel dieser Berechnung zugrunde liegt, sondern vielmehr eine exakte Ableitung aus dem Additionstheorem des Sinus bzw. Kosinus. Damit besitzt das mit einem erfindungsgemäßen Sinusgenerator erzeugte Sinussignal exakte Frequenz und exakte Amplitude, außerdem eine hohe Frequenzauflösung und gute spektrale Reinheit, wie sich aus der Differentialgleichung einer harmonischen Schwingung durch mathematische Ableitung beweisen läßt. Der Aufbau eines erfindungsgemäßen Sinusgenerators ist sehr einfach und preiswert, die erreichbare Signalqualität ist nur abhängig von der Rechenbreite N des Multiplizierers, Addierers und der Speicher, die Frequenzauflösung ist nur abhängig von der Breite M des die Frequenz bestimmenden Faktors k. Mit M = N = 24 kann beispielsweise ein Ober- und Nebenwellenabstand größer als 90 dB erreicht werden, die Frequenzauflösung beträgt dann 10^-7. Ein weiterer Vorteil des erfindungsgemäßen Sinusgenerators ist, daß infolge der jeweils um 1/2 p zeitversetzten Berechnung der neuen Sinus- bzw. Kosinus-Werte die Phasenverschiebung der so erzeugten Sinus- und Kosinus-Schwingungen exakt genau 90° ist, so daß bei Verwendung von zwei getrennten D/A-Wandlern exakt um 90° phasenverschobene Sinussignale erzeugt werden können.

Die Erfindung wird im folgenden anhand einer schematischen Zeichnung an einem Ausführungsbeispiel näher erläutert.

Die Figur zeigt das Blockschaltbild einer Anordnung zum Erzeugen eines Sinussignals S mit einem digital vorgegebenen Frequenzwert f. Die Anordnung umfaßt einen Rechner 1, in welchem aus dem vom Benutzer eingegebenen Frequenzwert f nach der Beziehung

k = 2 · sind (π·f/p) (1)

ein Frequenzfaktor k errechnet wird; p ist dabei die Frequenz eines Taktgenerators 2, über welchen die aufeinanderfolgenden Rechenschritte gesteuert und umgeschaltet werden. Der so errechnete Frequenzfaktor k wird in einem Speicher 3 abgespeichert, der mit dem einen Eingang eines Multiplizierers 4 verbunden ist. Dieser Multiplizierer 4 ist vorzugsweise als Parallelmultiplizierer ausgebildet und arbeitet damit sehr schnell, so daß innerhalb der über den Taktgenerator 2 vorgegebenen Rechenschrittdauer vorzugsweise mehrere aufeinanderfolgende Multiplikationen durchgeführt werden können. Der Ausgang dieses Multiplizierers 4 ist mit einem Addierer 5 verbunden, der über den Taktgenerator 2 mit der Frequenz p zwischen Addieren und Subtrahieren umschaltbar ist. Der andere Multiplizier-Eingang des Multiplizierers 4 ist über einen Multiplexer (Umschalter) 6 mit dem Ausgang eines Speichers (Latch) 7 bzw. dem Ausgang eines Speichers (Latch) 8 verbunden. Die Ausgänge der beiden Speicher 7 und 8 sind außerdem über einen zweiten Multiplexer 9 mit dem anderen Eingang des Addierers 5 verbunden. Der Ausgang des Speichers 7 ist außerdem noch mit einem Digital/Analog- Wandler 10 verbunden, an dessen Ausgang das gewünschte analoge Sinussignal S entsteht. Wenn gleichzeitig auch noch ein gegenüber diesem Sinussignal um 90° phasenverschobenes Ausgangssignal gewünscht wird, kann gegebenenfalls auch der Ausgang des Speichers 8 mit einem gesonderten zweiten Digital/Analog-Wandler 11 verbunden sein. Der Ausgang des Speichers 7 ist außerdem noch mit dem einen Eingang eines weiteren Multiplexers 12 verbunden, dessen anderer Eingang mit dem Ausgang des Addierers 5 in Verbindung steht, in gleicher Weise ist der Ausgang des Speichers 8 mit dem Eingang eines Multiplexers 13 verbunden, dessen anderem Eingang ebenfalls das Ausgangssignal des Addierers 5 zugeführt ist. Die Multiplexer 6, 9, 12, 13 sind über den Taktgenerator 2 mit dem Steuersignal p angesteuert. Die beiden Speicher 7 und 8 sind außerdem über ein Clocksignal c des Taktgenerators angesteuert, in einem praktischen Ausführungsbeispiel ist die Frequenz p beispielsweise 80 kHz und das Clocksignal 160 kHz. Dies bedeutet, daß in aufeinanderfolgenden Schritten mit jeweils 6,25 µsec Dauer die Multiplexer und der Addierer 5 umgeschaltet werden. Die Ausgänge der Multiplexer 12 und 13 sind mit den Eingängen der Speicher 7 bzw. 8 verbunden. Die Speicher 7 und 8 sind außerdem noch mit dem Rechner 1 so verknüpft, daß zu Beginn der Speicher 7 auf Null und der Speicher 8 auf seinen Maximalwert einstellbar ist. Zur Amplitudenkorrektur ist es dabei von Vorteil, den Speicher 8 auf einen Wert von

cos (π·f/p) (2)

einzustellen.

Die Funktionsweise der Schaltung ist folgende.

Zu Beginn wird vom Benutzer in den Rechner 1 der Digitalwert der gewünschten Frequenz f eingegeben. Der Rechner errechnet dann nach Beziehung (1) den Frequenzfaktor k und gleichzeitig auch noch den Amplitudenkorrekturfaktor nach Beziehung (2). Der Frequenzfaktor k wird dann in den Speicher 3 eingespeichert und steht dort ständig zur Verfügung. Der Speicher 7 wird gleichzeitig auf Null gesetzt und der Speicher 8 auf den erwähnten Amplitudenkorrekturfaktor nach Beziehung (2). Während dieser Einstellung ist der Taktgenerator 2 abgeschaltet. Wenn der Taktgenerator 2 dann eingeschaltet wird, werden während eines ersten Schrittes I die Multiplexer 6, 9, 12 und 13 auf a geschaltet. Dies bedeutet, daß der im Speicher 8 momentan gespeicherte Wert über den Multiplexer 6 dem Eingang des Multiplizierers 4 zugeführt und dort mit dem Faktor k multipliziert wird. Dieses Produkt wird dem Addierer 5 zugeführt, dem über den Multiplexer 9 gleichzeitig auch das momentane Ausgangssignal des Speichers 7 (in diesem Fall Anfangswert = Null) zugeführt wird. Der Addierer 5 ist durch den Taktgenerator 2 auf "Addieren" geschaltet und die so errechnete Summe wird über den Multiplexer 12 dem Eingang des Speichers 7 zugeführt. Der im Speicher 7 ursprünglich gespeicherte Wert A _i wird damit auf den neuen während des Schrittes I errechneten Wert A _(i+1) geändert. Während dieses Vorgangs wird dem Eingang des Speichers 8 über den Multiplexer 13 nur das eigene Ausgangssignal zugeführt, im Speicher 8 bleibt also der Wert B _i .

In einem zweiten Schritt II werden dann anschließend die Multiplexer auf b umgeschaltet, in diesem Fall wird dann das Ausgangssignal des Speichers 7, also der im vorhergehenden Schritt errechnete neue Wert A _(i+1) dem Multiplizierer 4 zugeführt und dort mit k multipliziert, und im Addierer 5 wird dieses Produkt dann von dem Wert B _i des Speichers 8 subtrahiert, da zwischenzeitlich während des Schrittes II der Addierer 5 über den Taktgenerator 2 auf "Subtrahieren" umgeschaltet ist. Die Differenz am Ausgang des Addierers 5 wird über den Multiplexer 13 dem Eingang des Speichers 8 zugeführt und dort als neuer Faktor B _(i+1) gespeichert. Der Wert des Speichers 7 bleibt unverändert, während der Schrittes II wird der Ausgang des Speichers 7 über den Multiplexer 12 mit dem Eingang des Speichers 7 verbunden. Während eines darauffolgenden dritten Schrittes III werden dann die Multiplexer wieder auf a umgeschaltet und der Rechenvorgang des Schrittes I wird wiederholt, während eines vierten Schrittes IV wird schließlich der Rechenschritt II wiederholt usw. Die Dauer der sich abwechselnd wiederholenden Schritte I und II beträgt 1/2 p, wobei p die vom Taktgenerator 2 erzeugte Steuerfrequenz von beispielsweise 80 kHz ist, was einer Schrittdauer von 6,25 µsec entspricht, d. h. alle 6,25 µsec werden die Multiplexer und die Addierer umgeschaltet und nach jeweils zwei Schritten, also nach 12,5 µsec, steht in jedem der Speicher 7 bzw. 8 jeweils der neu errechnete Faktor A _(i+1) bzw. B _(i+1) zur Verfügung. Der D/A-Wandler 10 erhält also alle 12,5 µsec vom Speicher 7 den jeweils neu errechneten Faktor und erzeugt daraus das gewünschte Sinussignal S; falls ein zusätzlicher zweiter D/A-Wandler 11 vorgesehen ist, erhält dieser ebenfalls alle 12,5 µsec den neuen Faktor aus dem Speicher 8 und erzeugt so das gewünschte analoge zweite entsprechend phasenverschobene Sinussignal. In den Speichern 7 und 8 wird also digital in Schritten von 12,5 µsec das gewünschte Sinussignal der Frequenz f gebildet und dann unmittelbar in das entsprechende Analogsignal umgewandelt. Die Frequenz p des die Schrittdauer bestimmenden Steuersignals geht dabei gemäß Beziehung (1) in den Frequenzfaktor k ein.

Je nach Frequenz p und der Schnelligkeit des verwendeten Multiplizierers 4 besteht während jedes Schrittes meist genügend Zeit, um andere zusätzliche Rechenoperationen über den Multiplizierer 4 auszuführen. So könnte beispielsweise eine zusätzliche Modulation des Sinussignals errechnet und entsprechend umgesetzt werden. Eine andere Möglichkeit besteht darin, während jedes Schrittes nach dem erwähnten Verfahren gleichzeitig nacheinander zwei oder mehrere Sinussignale zu errechnen und zu erzeugen, dazu ist es lediglich erforderlich, zusätzliche Speicher 3 vorzusehen, in welchen die unterschiedlichen Frequenzfaktoren k gespeichert sind und die über entsprechende Multiplexer mit dem Eingang des Addierers 4 verbunden sind. Außerdem müssen zusätzliche Speicher 7, 8 mit zugehörigen Multiplexern vorgesehen sein, in welchen diese jeweils unterschiedlichen Sinuswerte gespeichert werden.

Die gesamte Anordnung kann aus fertigen Bauelementen zusammengestellt sein oder auch als sogenannte "Gate-Array"- Schaltung zusammengestellt sein. Die Speicher 7 und 8 sind einfache bekannte Übernahmespeicher (Latch) und beispielsweise aus D-Flip-Flops aufgebaut. Der D/A-Wandler 10 ist entsprechend der gewünschten Auflösung dimensioniert.

Claims (3)

1. Sinusgenerator, bei dem mit nur einer Multiplikation und Addition gesteuert durch einen Taktgenerator mit einer Taktfrequenz p ein Sinussignal mit einer digital vorgegebenen Frequenz f in aufeinanderfolgenden Schritten erzeugt wird, wobei während eines ersten Schrittes der Wert A _(i+1) = A _i + B _i · kund während eines darauffolgenden zweiten Schrittes daraus der WertB _(i+1) = B _i - A _(i+1) · kermittelt wird und hierbei A _(i+1) bzw. B _(i+1) der jeweils neu errechnete Wert, A _i bzw. B _i der in einem vorhergehenden Schritt errechnete alte Wert und k ein die gewünschte Frequenz f bestimmender Faktor ist,
und bei dem mindestens einer der beiden Faktoren A_(i+1) bzw. B _(i+1) mittels eines Digital/Analog-Wandlers in ein analoges Sinussignal umgewandelt wird, dadurch gekennzeichnet, daß aus dem digital vorgegebenen Frequenzwert f in einem Rechner (1) der Faktor k zuk = 2 · sin (π·f/p)errechnet wird,
die Dauer der aufeinanderfolgenden Schritte (I, II, III . . .) zu 1/2 p gewählt ist
und für den ersten Schritt als AnfangswertA _(o) = 0undB _(o) = cos (π·f/p)gewählt ist.

2. Sinusgenerator nach Anspruch 1, gekennzeichnet durch einen
Multiplizierer (4),
einen mit dem Ausgang dieses Multiplizierers (4) verbundenen, zwischen Addieren und Subtrahieren umschaltbaren Addierer (5),
einen ersten Speicher (7) zum Speichern des Wertes A _(i+1),
einen zweiten Speicher (8) zum Speichern des Wertes B _(i+1),
und
einen mit dem Multiplizierer (4) verbundenen dritten Speicher (3), in welchem der mittels des Rechners (1) errechnete Faktor k gespeichert ist,
wobei diese Einrichtungen derart miteinander verknüpft und durch den Taktgenerator (2) gesteuert sind, daß
vor dem ersten Rechenschritt (I) der erste Speicher (7) auf den Digitalwert Null und der zweite Speicher (8) auf den im Rechner (1) errechneten Anfangswert
B _(o) = cos (π·f/p)
eingestellt wird,
während des darauffolgenden ersten Schrittes (I) im Multiplizierer (4) der Faktor k mit dem Wert des Speichers (8) multipliziert, dieses Produkt im Addierer (5) mit dem Wert des Speichers (7) addiert und diese Summe schließlich im ersten Speicher (7) als neuer Wert gespeichert wird,
während des zweiten Schrittes (II) im Multiplizierer (4) der Faktor k mit dem im vorhergehenden Schritt (I) errechneten neuen Wert des ersten Speichers (7) multipliziert, dieses Produkt im umgeschalteten Addierer (5) vom Wert des zweiten Speichers (8) substrahiert und diese Differenz schließlich im zweiten Speicher (8) als neuer Wert gespeichert wird,
und diese Rechenoperationen während der aufeinanderfolgenden Schritte (I, II, III, IV . . .) gesteuert durch den Taktgenerator (2) fortlaufend wiederholt werden, so daß am Ausgang eines mit dem ersten und/oder zweiten Speichers (7 bzw. 8) verbundenen Digital/Analog-Wandlers (10 bzw. 11) das analoge Sinussignal mit der gewünschten Frequenz f entsteht.

3. Sinusgenerator nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgänge des ersten und zweiten Speichers (7, 8) über einen ersten Multiplexer (6) mit dem Multiplizierer (4) und über einen zweiten Multiplexer (9) mit dem Addierer (5) verbunden sind und der Ausgang des Addierers (5) jeweils über Multiplexer (12, 13) mit dem Eingng des ersten und zweiten Speichers (7, 8) verbunden ist.