DE102005015311B4

DE102005015311B4 - Testvorrichtung und Testverfahren für Mixed-Signal Halbleiterbauteile sowie elektrische Schaltung zur Erzeugung von Zahlenwerten zur Nachbildung eines sinusförmigen Signals

Info

Publication number: DE102005015311B4
Application number: DE102005015311A
Authority: DE
Inventors: Sebastian Sattler; Heinz Mattes
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-04-01
Filing date: 2005-04-01
Publication date: 2008-06-12
Anticipated expiration: 2025-04-02
Also published as: DE102005015311A1; US20060238392A1; US7206712B2

Abstract

Testvorrichtung zum Testen eines Halbleiterbauteils (104), wobei die Testvorrichtung folgende Merkmale enthält:
– ein Loadboard (103), das eine Auswertevorrichtung (105), einen Funktionsgenerator (100) und Anschlüsse zur Verbindung mit dem zu testenden Halbleiterbauteil (104) aufweist,
– wobei ein Eingang der Auswertevorrichtung (105) mit einem Anschluss zur Verbindung mit einem Ausgang des zu testenden Halbleiterbauteils verbunden ist
– und wobei ein Ausgang des Funktionsgenerators (100) mit einem Eingang der Auswertevorrichtung (105) oder mit einem Anschluss zur Verbindung mit einem Eingang des zu testenden integrierten Halbleiterbauteils (104) oder mit einem internen Knoten des Halbleiterbauteils (104) verbunden ist,
– und wobei der Funktionsgenerator (100)
– einen ersten Addierblock (2) enthält, der einen Sinuseingang, einen Kosinuseingang und einen Ausgang aufweist und der so ausgebildet ist, dass er den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet, wobei h eine festgelegte Schrittweite und i eine natürliche Zahl ist,...

Description

Die vorliegende Erfindung betrifft eine Testvorrichtung und ein Testverfahren für Mixed-Signal Halbleiterbauteile. Die Erfindung betrifft weiterhin einen Funktionsgenerator.
Mixed-Signal Halbleiterbauteile sind integrierte elektrische Schaltungen, die sowohl digitale als auch analoge Signale verarbeiten. Eine typische Testvorrichtung für Mixed-Signal Halbleiterbauteile enthält ein Loadboard zur Aufnahme des zu testenden Halbleiterbauteils. Über elektrische Leitungen auf dem Loadboard ist das zu testende Halbleiterbauteil mit einem Tester verbunden. Der Tester steuert das Halbleiterbauteil an, um seine Funktionalität zu überprüfen. Ferner weist die Testvorrichtung eine Messvorrichtung auf, die die Ausgangssignale des Halbleiterbauteils auswertet. Eine solche Testvorrichtung ist beispielsweise aus den deutschen Patentanmeldungen DE 103 41 836 und DE 103 35 164 bekannt.
Beim Test von Mixed-Signal Halbleiterbauteilen werden häufig Funktionsgeneratoren verwendet, um Referenzsignale zu erzeugen. Funktionsgeneratoren sind elektrische Schaltungen, die an ihrem Ausgang Spannungen oder Ströme bereitstellen, deren zeitlicher Verlauf eine gewünschte Form hat und somit eine Funktion nachbildet. Typische Funktionen, die von Funktionsgeneratoren nachgebildet werden, sind Rechteckfunktionen, Sägezahnfunktionen, Rauschen und harmonische Funktionen wie Sinus- oder Kosinusfunktionen.
Die von Funktionsgeneratoren in Testvorrichtungen zur Verfügung gestellten Referenzsignale werden entweder an die zu testenden Halbleiterbauteile angelegt oder dienen als Referenzeingangssignale für Messvorrichtungen.
An diese Referenzsignale werden beim Test von Mixed-Signal Halbleiterbauteilen besondere Anforderungen gestellt. Durch die Messtechnik und Messmethoden werden Effekte wie Aliasing-Effekte oder Phasenrauschen bedingt, die Fehler in den Messergebnissen erzeugen. Um die genannten Effekte zu eliminieren, werden die Messergebnisse gemittelt.
Deshalb darf ein sinusförmiges Referenzsignal nicht durch solche Funktionsgeneratoren erzeugt werden, die nur eine Periode des Signals erzeugen und anschließend diese eine Periode zyklisch auslesen. Dabei würden sich die Messergebnisse lediglich wiederholen und eine Mittlung würde die genannten Messfehler nicht beseitigen. Vielmehr muss der Funktionsgenerator für mehrere Perioden Signale, die sich nicht durch die bloße Wiederholung nur einer Periode ergeben, generieren. Unter sinusförmigen Funktionen werden Sinus-, Kosinus- und Linearkombinationen von Sinus- und Kosinusfunktionen verstanden.
In den Testvorrichtungen verlaufen lange Leitungen von den verwendeten Funktionsgeneratoren zu den zu testenden Halbleiterbauteilen oder zu den Messvorrichtungen. Diese langen Leitungen beeinträchtigen die Signalqualität, was die Messergebnisse verfälscht. Dabei sind mögliche Fehlerquellen Spannungsabfälle auf den Leitungen und Störungen durch hochfrequente Einkopplungen.
Die DE 37 40 130 C1 zeigt einen Sinusgenerator zum Erzeugen eines analogen Sinussignals, bei dem der Sinuswert rekursiv aus dem Sinuswert für den vorherigen Zeitpunkt und dem Kosinuswert für den vorherigen Zeitpunkt und einem Frequenzfaktor berechnet wird.
In der US 6,587,862 B1 wird ein sinusförmiges Signal berechnet, wobei ausgenutzt wird, dass Sinuswellen und Kosinuswellen symmetrisch sind.
Es ist daher Aufgabe der Erfindung, eine Testvorrichtung und ein Verfahren zur Verfügung zu stellen, bei denen die Messergebnisse nicht durch Störungen auf langen Leitungen verfälscht werden. Es ist auch Aufgabe der Erfindung, einen Funktionsgenerator bereitzustellen, der besonders für die Verwendung in Testvorrichtungen geeignet ist.
Diese Aufgabe wird durch den Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen.
Gemäß der Erfindung wird eine Testvorrichtung zum Testen eines Halbleiterbauteils bereitgestellt. Die Testvorrichtung enthält ein Loadboard, das eine Auswertevorrichtung, einen Funktionsgenerator und Anschlüsse zur Verbindung mit dem zu testenden Halbleiterbauteil aufweist.
Ein in der Testvorrichtung vorgesehener Tester steuert die Auswertevorrichtung, den Funktionsgenerator und das zu testende Halbleiterbauteil. Die Auswertevorrichtung enthält einen Eingang, der mit einem Anschluss zur Verbindung mit einem Ausgang des zu testenden Halbleiterbauteils verbunden ist. Ein Ausgang des Funktionsgenerators ist mit einem Eingang der Auswertevorrichtung, mit einem Anschluss zur Verbindung mit einem Eingang des zu testenden Halbleiterbauteils oder mit einem internen Knoten des zu testenden Halbleiterbauteils verbunden.
Beispielsweise im Fall, dass das Referenzsignal zu einem Eingang des zu testenden Halbleiterbauteils und nicht zu der Auswertevorrichtung geführt wird, genügt es, dass die Auswertevorrichtung nur aus einem Ausgangsanschluss auf dem Loadbo ard besteht und weitere Auswertevorrichtungen außerhalb des Loadboards angebracht sind.
Die Auswertevorrichtung und der Funktionsgenerator können auch zusammen in einem Halbleiterbauteil, z.B. einem FPGA, integriert sein, was den Platzbedarf für die gesamte Testvorrichtung verringert. Die Auswertevorrichtung kann auch als Teil des zu testende Halbleiterbauteil ausbildet sein.
Das Referenzsignal wird an einen internen Knoten des zu testenden Halbleiterbauteils angeschlossen, falls der Funktionsgenerator in dem zu testenden Halbleiterbauteils integriert ist.
Der Funktionsgenerator enthält einen ersten und einen zweiten Addierblock. Der erste Addierblock weist einen Sinuseingang, einen Kosinuseingang und einen Ausgang auf. Der Addierblock ist so ausgebildet, dass er den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet. h ist eine festgelegte Schrittweite und i eine natürliche Zahl.
Der zweite Addierblock weist einen Sinuseingang, einen Kosinuseingang und einen Ausgang auf. Er ist so ausgebildet, dass er den Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet. An den Sinuseingängen des ersten Addierblocks und des zweiten Addierblocks liegt der Sinuswert y_i für den gegenwärtigen Zeitpunkt i·h und an den Kosinuseingängen des ersten Addierblocks und des zweiten Addierblocks liegt der Kosinuswert x_i für den gegenwärtigen Zeitpunkt i·h an.
Die Anzahl der auszugebenden Perioden des Funktionsgenerators und die Schrittweite sind über Eingangssignale des Funktionsgenerators einstellbar.
Durch das Vorsehen des Funktionsgenerators auf dem Loadboard brauchen die durch den Funktionsgenerator erzeugten Referenzsignale nur über Leitungen auf dem Loadboard geführt zu werden. Lange Leitungen vom Tester oder zu einer extern vorgesehenen Messvorrichtung sind somit nicht notwendig.
Die kurzen Leitungen des Referenzsignals verhindern, dass Spannungsabfälle auf den Leitungen oder Einkopplungen von hochfrequenten Signalen die Referenzsignale und somit die Messergebnisse stören.
Das Vorsehen der rekursiven Berechnungsmethode ermöglicht es, flächen- und gatteroptimiert das Sinus- und das Kosinussignal zu erzeugen. Da der Funktionsgenerator wenig Platz benötigt, kann er auf dem Loadboard oder in dem Halbleiterbauteil untergebracht werden.
In einer Ausführungsform der Erfindung weisen der erste Addierblock und der zweite Addierblock jeweils Korrektureingänge auf. An diesen Korrektureingängen sind jeweils Datenspeicher angeschlossen, die Korrekturwerte für mehrere Zeitpunkte enthalten. Dabei brauchen die Datenspeicher nicht Korrekturwerte für alle Zeitpunkte zu enthalten, sondern es genügt, wenn einige berechnete Werte korrigiert werden. Die Korrekturwerte können bspw. in einem ROM abgelegt werden. Die Sinus- und Kosinuswerte werden zu diskreten Zeitpunkten h·i exakt berechnet. Allerdings führt die begrenzte Rechengenauigkeit in den Addierblöcken zu Abweichungen bei der Berechnung der Werte der Winkelfunktion. Diese Abweichungen sind von Zeitpunkt zu Zeitpunkt unterschiedlich. Fehler bei der Berechnung eines Wertes sind auch bei der Berechnung der Werte für spätere Zeitpunkte noch vorhanden, da die Berechnung rekursiv erfolgt.
Ein Runden der Ergebniswerte würde nur die Lage, aber nicht die Größe des Berechnungsfehlers verändern. Zudem erfordert Runden einen zweifachen Aufwand. Es muss zunächst entschieden werden, ob Rundungsstellen addiert werden, danach muss die Additionsoperation durchgeführt werden. Dies vergrößert insgesamt die Laufzeit der Berechnung.
Falls die Frequenz und die Amplitudenauflösung des Funktionsgenerators über Eingangssignale des Funktionsgenerators programmiert werden können, können die Messungen in Abhängigkeit dieser Parameter durchgeführt werden. Eine solche Parametervariation ist eine häufige Anwendung für Testvorrichtungen.
Vorteilhaft ist es, wenn der Wert für den Kosinuswert im ersten Addierblock nach x_i+1 = a·x_i + b·y_i + e_i und im zweiten Addierblock der Sinuswert y_i+1 nach y_i+1 = c·x_i + d·y_i + f_i. a, b, c und d sind dabei Konstanten, die für alle Zeitpunkte gelten. e_i und f_i sind Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt i·h. Die rekursive Berechnung der Sinus- und Kosinuswerte erspart, dass die Werte für jeden Zeitpunkt vollständig neu berechnet werden müssen. Vielmehr werden aus den ermittelten Kosinus- und Sinuswerten die Werte für den folgenden Zeitpunkt berechnet. Der rekursive Funktionsgenerator braucht demzufolge auch weniger Gatter als ein Funktionsgenerator, der die Werte für jeden Zeitpunkt getrennt berechnet.
Durch die Linearisierung des Kosinuswertes und des Sinuswertes wird die Berechnung der digitalen Signalverarbeitung zugänglich. Welche Werte für die verschiedenen Zeitpunkte be rechnet werden, ist dadurch vorhersehbar. Funktionsgeneratoren mit gleichen Baukomponententypen würden bei gleicher Programmierung jeweils das gleiche Ausgangssignal ergeben. Der Funktionsgenerator kann zudem in rein digitaler Logik synthetisiert werden, was den Entwicklungsaufwand verringert.
Mit der Direktberechnung von Sinus und Kosinus wird der neue Wert (x_i+1, y_i+1) aus den Sinus- und Kosinuswerten des Vorgängers (x_i, y_i) berechnet. Entsprechend der Definition von Polarkoordinaten gilt für jeden Punkt P(x_i, y_i) auf dem Einheitskreis xi = cos(α) yi = sin(α).
Für die Werte des Nachfolgers (x_i+1, y_i+1) gilt entsprechend den Additionstheoremen xi+1 = cos(α + h) = cos(α)cos(h) – sin(α)sin(h) = xicos(h) – yisin(h) yi+1 = sin(α + h) = cos(α)sin(h) + sin(α)cos(h) = xisin(h) + yicos(h).
Durch Umstellung erhält man xi+1 = xi – xi(1 – cos(h)) – yisin(h) Yi+1 = yi – yi(1 – cos(h)) + xisin(h).
Der neue Kosinuswert x_i+1 und der neue Sinuswert y_i+1 werden aus den Vorgängerwerten x_i und y_i durch Subtraktion und/oder Addition berechnet. Mit 1 – cos(h) = 1 – (1 – sin²(h))^0,5, und der Anzahl der Schritte N für eine Halbwelle, h = 180°/N folgt sin(h) = sin(π/N) = Σsj2–j, für sj ϵ [0, 1] 1 – cos(h) = 1 – cos(π/N) = Σrj2–j für cj ϵ [0, 1].
sin(h) und 1-cos(h) sind somit feste Größen. Die obigen Gleichungen werden implementiert, indem für jede "1" der Binärdarstellung von sin(h) bzw. von 1-cos(h) ein Summand bzw. Subtrahend addiert bzw. subtrahiert wird. Die Summanden werden dabei durch Rechtsverschieben aus x_i oder y_i gewonnen. Die Anzahl der Stellen hängt von der Rechengenauigkeit p ab. Die Exponentialdarstellungen ergeben xi+1 = xi – xiΣrj2–j – yiΣsj2–j yi+1 = yi – yiΣrj2–j + xiΣsj2–j.
Dabei sind r_j und s_j ϵ [0, 1] und j ϵ [0, 1, 2, ..., p]. Wegen 2^j – 2^k = 2^j-1 + 2^j-2 + ... + 2^k+12^k für j > k + 1 lassen sich aufeinander folgende Einsen zusammenfassen. Für p-Stellen werden somit nur höchstens p/2 + 1 Summanden gebraucht.
Jedes von Null verschiedene r_j und s_j lässt sich als Rechtsverschiebung um j-Stellen des damit verbundenen x_i bzw. y_i interpretieren. Damit können die Gleichungen durch Additionen und Subtraktionen implementiert werden.
Stellen, die in Folge der Rechtsverschiebung einen geringeren Stellenwert als die Rechengenauigkeit besitzen, entfallen. Dadurch wird die Implementierung ohne große Einbußen an Genauigkeit vereinfacht.
Bspw. ist die Anzahl der Schritte N > 804 und sin(h) < 0,01_H und 1 – cos(h) < 0,00008_H. Bei einer Rechengenauigkeit p von 20 Stellen haben sin(h) 12 gültige Stellen und 1 – cos(h) drei gültige Stellen. Mithin werden x_i+1 und y_i+1 aus höchstens 1 + 7 + 2 = 10 Summanden gebildet. Wird dagegen die Rechengenauig keit p auf 24 Stellen erhöht, braucht man maximal 14 Summanden.
Die Addierblöcke weisen Addierer, Subtrahierer und Verschiebeglieder auf. Die Multiplikationsoperationen werden mittels dieser Addierer, Subtrahierer und Verschiebeglieder durchgeführt. Dadurch werden die Multiplikationsoperationen gatteroptimiert durchgeführt. Wie oben gezeigt, ist eine weitere Minimierung der erforderlichen Rechenoperatoren durch Zusammenfassung von Summanden möglich.
Die Summenbildung kann durch rekursive Addition in nur einem Addierer erfolgen. Dabei gibt es eine zweite Rekursionsschleife, bei der die einzelnen Summanden nacheinander in dem Addierer zu einem Zwischenergebnis addiert werden. Die Implementation mit nur einem Addierer ist flächenminimal, auch wenn zur Heranführung der verschiedenen Summanden noch weitere Logik benötigt wird.
Alternativ kann die Berechnung in einer Baumstruktur von parallel und hintereinander geschalteten Addierern und Subtrahierern erfolgen. Dabei wird zwar für die Vielzahl von Addierern und Subtrahierern mehr Fläche benötigt, doch die Berechnung erfolgt wesentlich schneller. Es bedarf dabei keiner aufwendigen Ablaufsteuerung, um die einzelnen Summanden nacheinander dem Addierer zuzuführen.
Vorzugsweise wird im ersten Addierblock hinter die Baumstruktur der Addierer bzw. Subtrahierer ein Register für den Kosinuswert x_i+1 geschaltet. Im zweiten Addierblock wird ebenfalls hinter die Baumstruktur der Addierer und Subtrahierer ein Register für den Sinuswert y_i+1 geschaltet. Eine Ablaufsteuerung wird mit einem Takt gespeist und schaltet die Ausgänge der Register der Addierblöcke in einem nächsten Zeitzyklus auf die Kosinuseingänge und die Sinuseingänge der Addierblöcke. Dabei wird der Ausgang des Registers des ersten Addierblocks auf die Kosinuseingänge und der Ausgang des Registers des zweiten Addierblocks auf die Sinuseingänge geschaltet. Durch das Vorsehen der Register in den Addierblöcken stehen die Werte für den gegenwärtigen Zeitpunkt in den Addierblöcken selbst zur Verfügung und können über kurze Leitungen an die Kosinuseingänge und die Sinuseingänge geführt werden.
Die Testvorrichtung kann für eine Vielzahl von Halbleiterbauteilen, wie digitalen Halbleiterbauteilen, analogen Halbleiterbauteilen und Speicherbauteilen verwendet werden, eignet sich aber besonders für den Test von Mixed-Signal Halbleiterbauteilen. Bei diesen ist es besonders wichtig, dass die Anzahl der auszugebenden Perioden und die Schrittweiten programmierbar ist. Dadurch kann vermieden werden, dass die Referenzsignale durch bloße Wiederholung einer Periode des Referenzsignals erzeugt werden. Nur so ist es möglich, Messfehler, die etwa durch Aliasing-Defekte und Phasenrauschen hervorgerufen werden, durch Mittlung der Messergebnisse zu vermeiden.
Die Erfindung betrifft auch eine elektrische Schaltung zur Erzeugung eines sinusförmigen Signals. Sie enthält einen ersten Addierblock, der den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet. Dabei ist h eine festgelegte Schrittweite und i eine natürliche Zahl. Ein zweiter Addierblock berechnet den Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h. Der erste und der zweite Addierblock weisen jeweils einen Sinuseingang, einen Kosinuseingang, einen Korrektureingang und einen Ausgang auf. An den Sinuseingängen der Addierblöcke ist dabei der Sinuswert y_i für den gegenwärtigen Zeit punkt i·h und an den Kosinuseingängen der Addierblöcke der Kosinuswert x_i für den gegenwärtigen Zeitpunkt angeschlossen.
An den Korrektureingängen der Addierblöcke sind jeweils Datenspeicher mit Korrekturwerten für mehrere Zeitpunkte angeschlossen. Diese Datenspeicher sind z.B. ROMs oder RAMs. Es müssen nicht für alle Zeitpunkte Korrekturwerte vorliegen. Es muss aber zumindestens ein Korrekturwert, der ungleich Null ist für mindestens einen Zeitpunkt vorliegen, der ungleich dem Initialisierungszeitpunkt bei i = 0 ist.
In einer Ausführungsform wird der Kosinuswert x_i+1 im ersten Addierblock gemäß der Formel x_i+1 = a·x_i + b·y_i + e_i und im zweiten Addierblock der Sinuswert nach y_i+1 = d·y_i + c·x_i + f_i berechnet. a, b, c und d sind dabei Konstanten, die für alle Zeitpunkte gleich sind. e_i und f_i sind Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt i·h. Die linearisierten Terme können mittels digitaler Signalverarbeitung berechnet werden, weil mit ihr Multiplikations- und Additionsoperationen durchgeführt werden können. Digitale Signalverarbeitung zeichnet sich durch Langzeit- und Temperaturstabilität und große Zuverlässigkeit aus. Falls die Anzahl der auszugebenden Perioden des sinusförmigen Signals und die Schrittweite h mittels Eingangssignale der elektrischen Schaltung einstellbar sind, kann eine Vielzahl von auszugebenden Perioden erzeugt werden, bei der die einzelnen Perioden nicht bloße Wiederholungen von vorhergegangenen Perioden sind. Dies ist besonders bei Mixed-Signal Halbleiterbauteilen erforderlich, damit Messfehler durch Mitteln der Messergebnisse eliminiert werden können.
In einer Ausführungsform der Erfindung wird in einem ersten Addierblock der Wert für den Kosinus x_i+1 gemäß der Formel xi+1 = xi – xi·Σrj·2–j – yi·Σsj·2–j + ei und im zweiten Addierblock der Sinuswert y_i+1 gemäß der Formel yi+1 = yi – yi·Σrj·2–j + xi·Σsj·2–j + fi berechnet. Dabei sind Σr_j·2^–j und Σs_j·2^–j Exponentialdarstellungen für Konstanten. Dabei ist r_j und s_j eines der Elemente "Null" und "Eins" und j eine natürliche Zahl zwischen 0 und p. Dabei ist p die Rechengenauigkeit, d.h. die Anzahl der Stellen hinter dem Komma. Die Summen Σ laufen dabei immer von 0 bis p.
Die Addierblöcke enthalten in dieser Ausführungsform Addierer, Subtrahierer und Verschiebeglieder, mit denen die Multiplikationsoperationen durchgeführt werden. Dadurch ergibt sich ein geringer Bedarf an Gattern, um die elektrische Schaltung zu realisieren. Dies ist besonders wichtig, wenn die elektrische Schaltung auf einem Loadboard, auf dem nur begrenzter Platz vorhanden ist, aufgebracht wird.
Die Frequenz und die Amplitudenauflösung des auszugebenden sinusförmigen Signals ist bei der elektrischen Schaltung in einer weiteren Ausführungsform in vorteilhafter Weise über Eingangssignale programmierbar. Damit kann die elektrische Schaltung für mehrere geforderte Frequenzen und Amplitudenauflösungen verwendet werden.
Falls die Multiplikationsoperation mittels rekursiver Addition in nur einem Addierer durchgeführt wird, ergibt sich ein besonders flächenminimaler Funktionsgenerator. Die Summanden werden von einer Ablaufsteuerung dem Addierer einzeln zugeführt, der sie nacheinander einzeln addiert oder subtrahiert. Trotz des Aufwandes für die Ablaufsteuerung braucht der Addierblock nur wenig Platz, weil er nur einen Addierer enthält.
Wird dagegen die Multiplikationsoperation in einer Baumstruktur von parallelen und hintereinander geschalteten Addierern und Subtrahierern durchgeführt, erfolgt die Berechnung der Funktionswerte für Sinus und Kosinus schnell, da viele Additionen und Subtraktionen parallel durchgeführt werden. In einer Ausführungsform der Erfindung bestehen die Addierer und Subtrahierer aus kanonischen Elementen, die je nach benötigter Schrittweite h eingestellt werden. Kanonische Elemente sind dabei Funktionsblöcke, die je nach Programmierung eine Vielzahl von Funktionen durchführen können. Im vorliegenden Fall können die kanonischen Elemente die Addition für sämtliche Schrittweiten und Anzahl an Perioden, die innerhalb eines definierten Bereichs spezifiziert sind, durchführen.
Die elektrische Schaltung enthält gemäß einer weiteren Ausführungsform in einem ersten Addierblock hinter der Baumstruktur der Addierer und Subtrahierer ein Register für den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h. Im zweiten Addierblock befindet sich hinter der Baumstruktur der Addierer und Subtrahierer ein Register für den Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h. Eine Ablaufsteuerung wird von einem Takt gespeist und steuert die Ausgänge der Register in einem nächsten Taktzyklus auf die Kosinuseingänge und die Sinuseingänge der Addierblöcke. Dabei wird das Register des ersten Addierblocks auf die Kosinuseingänge und der Ausgang des Registers des zweiten Addierblocks auf die Sinuseingänge geschaltet.
Durch das Vorsehen der Register in den Addierblöcken brauchen die Kosinus- und Sinuswerte nicht extern gespeichert zu werden und können über kurze Leitungen den Kosinus- und Sinuseingängen der Addierblöcke wieder zugeführt werden.
Die Erfindung betrifft auch ein Verfahren zum Testen eines elektrischen Halbleiterbauteils, wobei das verfahren mit einem ersten Schritt, in dem ein Tester, ein Loadboard und eine Auswertevorrichtung bereitgestellt werden, beginnt. Das Loadboard wird mit einem elektrischen Halbleiterbauteil bestückt und anschließend wird ein Referenzsignal erzeugt.
Dazu wird zunächst eine Anzahl n von Perioden, wobei n eine natürliche Zahl größer Eins ist, festgelegt. Für diese Anzahl von Perioden sollen die Signalwerte erzeugt werden. Zusätzlich wird eine Anzahl m von Abtastwerten festgelegt, wobei n und m teilerfremd sind. Außerdem wird die Schrittweite h gemäß der Gleichung n·360°/m festgelegt. Der Anfangswert, d.h. der Wert beim Zeitpunkt Null, für den Kosinus x₀ und der Anfangswert für den Sinus y₀ werden bestimmt. Bspw. ist x₀ = 1 und y₀ = 0, aber es können auch andere Anfangswerte bestimmt werden. Anschließend wird eine Schleife durchlaufen, bei der eine Laufvariable i von 0 bis m hochgezählt wird.
Innerhalb dieser Schleife werden in jedem Schritt der Kosinuswert x_i+1 und der Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h aus dem Sinuswert y_i und dem Kosinuswert x_i berechnet. Dabei ist x_i der Kosinuswert und y_i der Sinuswert für den gegenwärtigen Zeitpunkt i·h. Die Berechnung erfolgt in einer elektrischen Schaltung, die sich auf dem Loadboard oder in dem zu testenden elektrischen Halbleiterbauteil befindet.
Parallel zum Erzeugen des Referenzsignals wird das elektrische Bauteil betrieben, indem an ihm eine Testsequenz angelegt wird. Das Referenzsignal wird entweder an das elektrische Bauteil oder an die Auswertevorrichtung angeschlossen.
Dadurch, dass das Referenzsignal auf dem Loadboard oder auf dem zu testenden Halbleiterbauteil vorgesehen ist, sind die Leitungen, über die das Referenzsignal übertragen wird, kurz. Es kommt zu nur geringen Spannungsabfällen über den elektrischen Leitungen und die Gefahr, dass hochfrequente Störungen eingekoppelt werden, verringert sich.
Dadurch, dass n und m teilerfremd sind, wird gewährleistet, dass keine der n-Perioden eine bloße Kopie einer anderen Periode ist. Die Abtastwerte haben bei den verschiedenen Perioden unterschiedliche Phasen. Gibt es bspw. in der ersten Periode einen Abtastwert bei 10°, so hat die zweite Periode keinen Abtastwert bei 10°. Gemäß dem Verfahren wird eine Sequenz von n sich nicht wiederholenden Perioden bereitgestellt. Es gibt aber durchaus Ausführungsformen, bei denen die Sequenz von n Perioden in ihrer Gesamtheit wiederholt werden. Diese Wiederholung kann auch mehrmals erfolgen. Übliche Werte für die Anzahl n von Perioden sind Werte zwischen 1 und 20. Die Anzahl m der Abtastwerte liegt bspw. zwischen 512 und 4096.
In einer Ausführungsform der Erfindung werden der Kosinuswert x_i+1 und der Sinuswert y_i+1 vorteilhafterweise nach den Formeln xi+1 = a·xi + b·yi + ei und yi+1 = d·yi + c·xi + fi berechnet. a, b, c und d sind dabei Konstanten, die für alle Zeitpunkte gleich sind. Die Fehlerkorrekturterme e_i und f_i gelten nur für den gegenwärtigen Zeitpunkt.
Durch das Vorsehen der Fehlerkorrekturterme werden die Sinus- und Kosinuswerte so korrigiert, dass die bisher aufgetretenen Berechnungsfehler wieder beseitigt werden. Da das Berech nungsverfahren deterministisch ist, d.h. man weiß zu jedem Zeitpunkt, welcher Wert berechnet wird, können durch die Fehlerkorrekturterme die Fehler vollständig beseitigt werden.
Der Kosinuswert x_i+1 und der Sinuswert y_i+1 werden in einer Ausführungsform der Erfindung gemäß den Formeln xi+1 = xi – xi·Σrj·2–j – yi·Σsj·2–j + ei und yi+1 = yi – yi·Σrj·2–j + xi·Σsj·2–j + fi berechnet.
Σr_j·2^–j und Σs_j·2^–j sind Exponentialdarstellungen für Konstanten mit r_j, s_j ϵ {0, 1} und j ϵ [0, 1, 2, ..., p]. p ist dabei die Rechengenauigkeit, d.h. die Stellen hinter dem Komma für den Sinuswert und den Kosinuswert. Die Multiplikationsoperationen werden dabei durch Additionen, Subtraktionen und Verschieben ersetzt. Dadurch können die Berechnungen der Multiplikationen vereinfacht werden, weil Operanden, wie oben gezeigt, zusammengefasst werden können, was den Rechenaufwand verringert.
Falls die Multiplikationsoperationen dabei in mehreren rekursiven Additionen in nur einem Addierer durchgeführt werden, ist die verwendete elektrische Schaltung besonders klein und kann auch bei begrenzten Platzverhältnissen auf dem Loadboard und in dem Halbleiterbauteil verwendet werden.
Falls die Multiplikationsoperationen in einer Baumstruktur von parallelen und hintereinander geschalteten Additionen und Subtraktionen durchgeführt werden, erfolgt die Multiplikation besonders schnell. Dies ist besonders notwendig bei hohen Frequenzen und bei einer großen Anzahl von Abtastwerten.
Die Erfindung ist in den Zeichnungen anhand von Ausführungsbeispielen näher veranschaulicht.
1 zeigt schematisch ein Ausführungsbeispiel einer erfindungsgemäßen Testvorrichtung.
2 zeigt die Funktionsblöcke einer elektrischen Schaltung zur Erzeugung eines sinusförmigen und eines kosinusförmigen Signals.
3 veranschaulicht die Rechenoperationen, die in einer elektrischen Schaltung nach 2 durchgeführt werden.
4 zeigt ein Ausführungsbeispiel eines Funktionsblocks aus 2 zur Berechnung eines kosinusförmigen Signals.
5 zeigt ein Ausführungsbeispiel eines Funktionsblocks aus 2 zur Berechnung eines sinusförmigen Signals.
6 zeigt ein weiteres Ausführungsbeispiel eines Funktionsblocks zur Berechnung eines kosinusförmigen Signals.
7 zeigt ein weiteres Ausführungsbeispiel eines Funktionsblocks zur Berechnung eines sinusförmigen Signals.
8 zeigt in einem weiteren Ausführungsbeispiel eine elektrische Schaltung zur Berechnung eines sinusförmigen und eines kosinusförmigen Signals.
9 zeigt Einzelheiten eines in 8 gezeigten Funktionsblocks.
10 zeigt Einzelheiten der in 9 verwendeten Elemente.
1 zeigt schematisch eine erfindungsgemäße Testvorrichtung 101 mit einem Tester 102 und einem Loadboard 103. Das Loadboard 103 enthält ein zu testendes Halbleiterbauteil 104, eine Auswertevorrichtung 105 und einen Funktionsgenerator 100. Der Tester steuert über elektrische Leitungen sowohl das zu testende Halbleiterbauteil 104, als auch den Funktionsgenerator 100 und die Auswerteschaltung 105. Das zu testende elektrische Bauteil wird in einem Testmodus betrieben und gibt ein Ausgangssignal an die Auswertevorrichtung 105 aus. Die Auswertevorrichtung 105 vergleicht das Ausgabesignal des zu testenden Halbleiterbauteils 104 mit einem Ausgabesignal des Funktionsgenerators 100. Das Ergebnis dieses Vergleichs wird an den Tester gesendet.
2 ist eine funktionale Darstellung einer erfindungsgemäßen elektrischen Schaltung zur Erzeugung eines sinusförmigen Signals. Die elektrische Schaltung 1 enthält als Eingangssignal das Taktsignal clock, das Kontrollsignal control, das Einstellsignal set₃, das Kosinussignal für den gegenwärtigen Zeitpunkt x_i und das Sinussignal für den gegenwärtigen Zeitpunkt y_i. Die Ausgangssignale der elektrischen Schaltung 1 sind der Kosinuswert für den folgenden Zeitpunkt x_i+1 und der Sinuswert für den folgenden Zeitpunkt y_i+1.
Die elektrische Schaltung 1 enthält einen ersten Addierblock 2, einen zweiten Addierblock 3, einen ersten Multiplexer 4 und einen zweiten Multiplexer 5. Die Addierblöcke 2 und 3 enthalten jeweils einen ersten Multiplizierer 6, einen zweiten Multiplizierer 7 und einen Addierer 8.
Der Multiplizierer 6 des ersten Addierblocks 2 empfängt an seinen Eingängen zum einen den konstanten Wert a und zum anderen das Ausgangssignal des Multiplexers 4. Der Multiplizierer 7 des Addierblocks 2 ist mit seinen Eingängen an den Wert b und den Signalausgang des Multiplexers 5 angeschlossen. Der Addierer 8 empfängt an seinen Eingängen das Ausgangssignal des Multiplizierers 6, das Ausgangssignal des Multiplizierers 7 und das Fehlerkorrektursignal mit dem Wert e. Der Addierblock 2 ist auch mit dem Einstellsignal set₁ verbunden, das die Werte für a und b einstellt. Der Ausgang des Addierers 8 des Addierblocks 2 ist mit einem ersten Eingang des Multiplexers 4 verbunden. An dem anderen Eingang des Multiplexers 4 ist der Kosinuswert für den gegenwärtigen Zeitpunkt x_i angeschlossen. Der Ausgang des Addierers 8 des Addierblocks 2 stellt den Kosinuswert x_i+1 an seinem Ausgang bereit und kann von außen gelesen werden.
Der Multiplizierer 6 des Addierblocks 3 empfängt an seinen Eingängen den Wert d sowie das Ausgangssignal des Multiplexers 5. Die Eingänge des Multiplizierers 7 sind mit dem Signalwert c und dem Ausgangssignal des Multiplexers 4 verbunden. Der Addierer 8 des Addierblocks 3 empfängt an seinen Eingängen den Ausgang des Multiplizierers 6 des Addierblocks 3, den Ausgang des Multiplizierers 7 des Addierblocks 3 sowie das Fehlerkorrektursignal f.
An dem Addierblock 3 ist zudem das Einstellsignal set₂ angeschlossen, das die Werte für c und d einstellt. Der Ausgang des Addierers 8 des Addierblocks 3 stellt den Sinuswert für den folgenden Zeitpunkt y_i+1 bereit. An den Eingängen des Multiplexers 5 sind die Sinuswerte für den gegenwärtigen Zeitpunkt y_i und den folgenden Zeitpunkt y_i+1 angeschlossen.
Das Taktsignal clock sorgt für die Ablaufsteuerung und im Besonderen für das Umschalten der Multiplexer 4 und 5. Mit dem Einstellsignal set₃ werden die Einstellsignale set₁ und set₂ programmiert. Das Kontrollsignal control initialisiert die elektrische Schaltung 1 und schaltet sie ein und aus.
Die elektrische Schaltung 1 berechnet den Kosinuswert für den folgenden Zeitpunkt x_i ₊₁ und den Sinuswert für den folgenden Zeitpunkt y_i+1 nach der Formel xi+1 = a·xi + b·yi + eund yi+1 = d·yi + c·xi + f.
Dabei sorgen die Korrekturterme e und f dafür, dass sich Fehler, die sich aus der begrenzten Genauigkeit ergeben, ausgeglichen werden.
3 veranschaulicht die Rechenoperationen, die in der elektrischen Schaltung durchgeführt werden. In dem gezeigten Beispiel sind die Koeffizienten a = 0,FFFFBCH = 20 – 2–18 – 222, b = –0,00C908H = –2–9 – 2–10– 2–13 – 2–16 – 2–21, c = 0,00C91H = –2–9 – 2–10 – 2–13 – 2–16 – 2–20 und d = 0,FFFFBEH = 20 – 2–18 – 2–23 gewählt. Die Ausgabengenauigkeit sei q = 20, die Rechengenauigkeit p = 24. Dies bedeutet, dass eine Zahl inklusive ihres Vorzeichens 26 Stellen aufweist, von denen 24 sich hinter dem ausgeschriebenen Komma befinden.
Für jedes von 0 verschiedene a_j, b_j, c_j und d_j wird ein Summand mit p-j plus zwei Stellen gebildet, dessen Vorzeichen dem von a_j, b_j, c_j bzw. d_j entspricht. 3 zeigt die nach dieser Regel aufgestellten Operanden. Da Sinus und Kosinus positiv und negativ sein können, wird mit dem 2^er-Kompliment gerechnet. x_v und y_v entsprechen in diesem Zusammenhang der Vorzeichenstelle.
Dabei zeigt der obere Teil der 3 die Berechnung des Kosinuswertes für den folgenden Zeitpunkt x_i+1 und der untere Teil die Berechnung des Sinuswertes für den folgenden Zeitpunkt y_i+1.
4 zeigt ein Ausführungsbeispiel des Addierblocks 2 der elektrischen Schaltung 1, mit der der Kosinuswert für den folgenden Zeitpunkt berechnet wird. Der Addierblock 2 enthält eine Baumstruktur von Subtrahierern und Addierern der ersten Stufe 10, einer zweiten Stufe 11 und einer dritten Stufe 12, sowie ein Register 13. Die Stufe 10 enthält einen 26 Bit breiten Subtrahierer, einen 16 Bit breiten Addierer, einen 10 Bit breiten Addierer und einen 5 Bit breiten Addierer. Die vier Addierer bzw. Subtrahierer addieren die in 3 angegebenen acht Operanden zur Berechnung des Kosinuswertes für den folgenden Zeitpunkt jeweils paarweise.
Dabei wurden die Summanden der Bitbreite nach geordnet. Beginnend mit dem längsten, werden jeweils zwei Summanden bei gleichem Vorzeichen einem Addierer und bei ungleichem Vorzeichen einem Subtrahierer zugeführt. Die Breite des Addierers bzw. Subtrahierers und das Vorzeichen des Ergebnisses werden von dem längeren Summanden bestimmt, die fehlenden Stellen des kürzeren Summanden werden mit der Vorzeichenstelle ausgeführt. Übrig gebliebene Operanden werden in der folgenden Stufe berücksichtigt.
Die berechnete Summe oder Differenz wird durch den Übertrag ergänzt und ist damit 1 Bit breiter, falls die Breite w des Addierers bzw. Subtrahierers kleiner als p + 2 ist. Dabei ist p die Rechengenauigkeit und in diesem Beispiel 24 Bit. Falls die Breite w größer ist, braucht kein Übertrag berücksichtigt zu werden, denn die Additionen und Subtraktionen ergeben nie einen Wert außerhalb des Funktionsbereichs [–1, 1] für Kosinus und Sinus. Das Ausgangssignal des 26 Bit breiten Subtrahierers ist somit ebenfalls 26 Bit breit. Bei den Addierern der Stufe 10 des Addierblocks 2 ist das Ausgangssignal jeweils 1 Bit breiter als das breiteste Eingangssignal. Die Ergebnisse und eventuell übrig gebliebene Operanden werden wieder paarweise von rechts beginnend durch Addierer oder Subtrahierer verknüpft.
Die Ausgangssignale der ersten Stufe 10 werden auf den 26 Bit breiten Subtrahierer und den 11 Bit breiten Addierer der zweiten Stufe 11 geschaltet. Die beiden Ergebnisse der zweiten Stufe 11 werden in der dritten Stufe 12 im 26 Bit breiten Subtrahierer verknüpft. Das Ausgangssignal der dritten Stufe 12 wird in dem Register 13 gespeichert. Das Register 13 ist 26 Bit breit, von denen nur 22 Bit ausgegeben werden. Für die Berechnung des Kosinuswertes x_i+1 für den folgenden Zeitpunkt werden allerdings sämtliche 26 Bit verwendet.
Um den richtigen Zeitpunkt für das Schalten des Registerinhalts auf den Eingang des Addierblocks 2 zu gewährleisten, befindet sich zwischen dem Register und dem Eingang der Multiplexer 4. Die erste Stufe 10 erhält als Eingangssignale die Kosinuswerte x_i sowie die Sinuswerte y_i jeweils als 26 Bit breite Daten. Zu den Addierern werden jeweils nur die benötigten Datenbits geführt.
5 zeigt Einzelheiten des Addierblocks 3, mit dem der Sinuswert gemäß dem Beispiel aus 3 berechnet wird. Kom ponenten mit Funktionen wie in den vorangegangenen Figuren werden mit den gleichen Bezugszeichen versehen und nicht extra erläutert.
Der Addierblock 3 enthält eine Baumstruktur von Addierern und Subtrahierern, bestehend aus einer ersten Stufe 14, einer zweiten Stufe 15 und einer dritten Stufe 16, sowie ein Register 17. Die Addierer und Subtrahierer sind gemäß den gleichen Regeln wie die Addierer und Subtrahierer des Addierblocks 2 angeordnet. Sie berechnen den Sinuswert y_i+1, der in dem 26 Bit breiten Register 17 gespeichert wird.
Als Eingangssignal für die erste Stufe stehen die Werte für den Kosinuswert x_i und für den Sinuswert y_i zur Verfügung. Dabei werden die Werte für den Kosinuswert x_i aus dem Addierblock 2, wie er in 4 dargestellt ist, gewonnen. Die Fehlerkorrektur erfolgt in diesem Ausführungsbeispiel dadurch, dass zu bestimmten Zeitpunkten die Registerwerte überschrieben werden. Dabei werden bisher entstandene Fehler, die sich durch die endliche Rechengenauigkeit ergeben, überschrieben. Werte, die überschrieben werden können, sind z.B. die minimalen und maximalen Werte für den Sinuswert. Aber auch dazwischen liegende beliebige Werte können mittels des Korrektursignals f_i gesetzt werden. Dabei können die Werte für das Sinussignal und das Kosinussignal zu unterschiedlichen Zeitpunkten gesetzt werden. Die zu setzenden Werte werden direkt aus einem Korrektur-ROM ausgegeben und gesteuert.
Eine andere Möglichkeit der Korrektur des Rechenergebnisses ist, dass zusätzliche Korrekturterme während der Berechnungen des Kosinuswertes und des Sinuswertes hinzuaddiert werden.
6 zeigt ein Ausführungsbeispiel eines solchen Addierblocks 2, der den Kosinuswert x_i+1 unter Berücksichtigung der Korrekturterme berechnet. Hierbei sind die Ausgabegenauigkeit q und die Rechengenauigkeit p gleich groß und haben den Wert 20. Ein weiterer Korrekturterm e_ve₀e₁ wird in der ersten Stufe 10 des Addierblocks 2 subtrahiert. Der Korrekturterm e_ve₀e₁ wird aus einem Korrektur-ROM gespeist. Für m = 4096, n = 7 ergeben sich die Koeffizienten a, b, c und d zu a = d = 0,FFFC4_H und –b = c = 0,02BFC_H. Die Werte für den Kosinuswert x_i+1 und den Sinuswert y_i+1 werden zu xi+1 = xi – xi2–14 + xi2–18 + yi2–6 – yi2–8 – yi2–10 – yi2–18 + ei und xi+1 = yi – yi2–14 + xi2–18 + xi2–6 – xi2–8 – xi2–10 – xi2–18 + fi.
Bei den Summanden werden unterhalb der Rechengenauigkeit p, d. h. nach 20 Stellen hinter dem Komma, die Stellen abgeschnitten. Entsprechend den Regeln zur Aufstellung der Baumstruktur erhält man die gezeigte Struktur von Addierern und Subtrahierern. Die Addierer und Subtrahierer sind in dem gezeigten Ausführungsbeispiel maximal 22 Bit breit. Dies gilt auch für das Register 13. Die geringere Rechengenauigkeit wird durch die Korrekturterme ausgeglichen. Dies dient dazu, ein Optimum von hoher Rechengenauigkeit und gleichzeitig geringem Flächenverbrauch zu erreichen.
7 zeigt ein Ausführungsbeispiel des Addierblocks 3 zur Berechnung des Sinuswertes y_i+1. Mit dem gezeigten Addierblock 2 wird der Sinuswert y_i+1 für das gleiche Beispiel, wie in 5, berechnet. Dabei werden die Korrekturterme f_vf₀f₁ aus einem Korrektur-ROM der ersten Stufe 14 des Addierblocks 3 zur Verfügung gestellt.
Ein weiteres Ausführungsbeispiel der elektrischen Schaltung zur Erzeugung eines sinusförmigen Signals und eines kosinusförmigen Signals wird in 8 gezeigt. Die elektrische Schaltung 1 erhält als Eingangssignale das Taktsignal clock, das Kontrollsignal control, das Einstellsignal set₈, den Korrekturterm e_i, den Korrekturterm f_i, den Sinuswert für den gegenwärtigen Zeitpunkt y_i und den Kosinuswert für den gegenwärtigen Zeitpunkt x_i.
Die elektrische Schaltung 1 gibt den Kosinuswert für den folgenden Zeitpunkt x_i+1 und den Sinuswert für den folgenden Zeitpunkt y_i+1 aus. Die elektrische Schaltung 1 enthält einen ersten Addierblock 20 und einen zweiten Addierblock 21, die baugleich sind. Beide Addierblöcke 20 und 21 empfangen den Kosinuswert x_i und den Sinuswert y_i, das Ausgangssignal des Multiplexers 5. Der erste Addierblock 20 empfängt zusätzlich den Korrekturterm e_i und das Einstellsignal set₄. Der zweite Addierblock 21 hat als Eingangssignale zusätzlich den Korrekturterm f_i und das Einstellsignal set₅.
Der erste Addierblock 20 gibt den Kosinuswert x_i+1 für den folgenden Zeitpunkt und der Addierblock 21 gibt den Sinuswert Y_i+1 für den folgenden Zeitpunkt aus. Die unterschiedliche Funktionalität der ansonsten baugleichen Addierblöcke 20 und 21 ergibt sich durch unterschiedliche Programmierung mit den Einstellsignalen set₄ bzw. set₅. Die Multiplexer 4 und 5 schalten abhängig von dem Taktsignal clock und dem Kontrollsignal control entweder x_i und y_i oder die Ausgabewerte x_i+1 und y_i+1 durch. Für die Generierung der Kosinuswerte x_i+1 und Sinuswerte Y_i+1 für den folgenden Zeitpunkt werden nach Eingabe der Startwerte x_i=0 = 1 und Y_i=0 = 0 die Folgen der digitalisierten Amplitudenwerte zeitdiskret pro Taktzyklus berechnet und ausgegeben.
Die für die Addierblöcke 20 und 21 verwendeten Strukturen werden in 9 gezeigt. Der Addierblock 20 empfängt als Eingangssignal den Kosinuswert x_i und den Sinuswert y_i für den gegenwärtigen Zeitpunkt i, sowie den Fehlerkorrekturterm e_i und das Einstellsignal set₄.
Der Addierblock 20 enthält ein Verteilungsnetzwerke V, ein Schaltnetzwerk S und umschaltbare Addier- und Subtrahiernetzwerke A/S. Die Verteilungsnetzwerke V und das Schaltnetzwerk S empfangen an ihren vier Eingängen jeweils 2 Bit aus dem Sinussignal y_i und dem Kosinussignal x_i. Die zwei Ausgänge der Verteilungsnetzwerke V und der Schaltnetzwerke S sind mit zwei Eingängen der Addier- und Subtrahiernetzwerke A/S verbunden. Jedes Addier- und Subtrahiernetzwerk A/S hat einen Ausgang. Die Ausgänge von jeweils zwei Addier- und Subtrahiernetzwerken A/S sind an die Eingänge eines in einer nächsten Stufe folgenden Addier- und Subtrahiernetzwerkes A/S verbunden. Somit halbiert sich die Anzahl der Addier- und Subtrahiernetzwerke A/S, von Stufe zu Stufe. In der letzten Stufe gibt es nur noch ein Addier- und Subtrahiernetzwerk A/S. Dieses gibt den Kosinuswert x_i+1 für den folgenden Zeitpunkt aus. Die Addier- und Subtrahiernetzwerke A/S sind in mehreren aufeinander folgenden Stufen angeordnet.
Die Verteilungsnetzwerke V, die Schaltnetzwerke S und die umschaltbaren Addier- und Subtrahiernetzwerke A/S werden individuell initialisiert. Alle Initialisierungen werden mit dem Einstellsignal set₄ zusammengefasst. Die Generierung des Kosinuswertes x_i+1 für den folgenden Zeitpunkt erfolgt als Funktion des Kosinuswertes x_i und des Sinuswertes y_i sowie des Korrekturwertes e_i.
Details der Verteilungsnetzwerke V, der Schaltnetzwerke S und der Addier- und Subtrahiernetzwerke A/S des Addierblocks 20 werden in 10 gezeigt. Das Verteilungsnetzwerk V hat vier Eingänge E₁, E₂, E₃ und E₄. Es wird durch das Einstellungssignal set₅ initialisiert und gibt an seinem Ausgang die Signale A₁ und A₂ aus. Das Einstellungssignal set₅ stellt bspw. die folgende Funktion ein. (A1 = (E1 ∪ E2)) ∩ (A2 = (E3 ∪ E4))
Das Schaltnetzwerk empfängt die Eingangssignale E₅, E₆, E₇ und E₈, das Einstellsignal set₆ und das Korrektursignal e_i. Es gibt Signale A₃ und A₄ aus. Das Schaltnetzwerk S erfüllt die Funktion, die Eingabewerte E₅, E₆, E₇, E₈ und e_i auf die Ausgänge A₃ und A₄ zu verschalten. Die digitale Funktion wird bspw. einmalig in der Initialisierungsphase durch das Einstellsignal set₆ eingestellt. ((A3 = (E5 ∪ E6)) ∩ (A4 = (E7 ∪ E7 ∪ ei))) ∪ (A3 = (E5 ∪ E6 ∪ ei)) ∩ (A4 = (E7 ∪ E8)))
Das Addier- und Subtrahiernetzwerk A/S empfängt an seinem Eingang die Signale E₉ und E₀ und gibt in Abhängigkeit vom Einstellungssignal set₇ das Ausgangssignal A₅ aus. Ein Addier- und Subtrahiernetzwerk A/S erfüllt die Funktion, die Eingabewerte E₉ und E₀ auf den Ausgang A₅ zu verschalten. Die folgende digitale Funktion wird durch das Einstellsignal set₇ eingestellt. (A5 = E9 – E0) ∪ (A5 = E9 + E0)
Zusätzlich wird die Anzahl der zu verarbeitenden binären Stelle über das Einstellsignal set₇ in der Initialisierungs phase so eingestellt, dass auch das ständige Festklemmen von definierten beliebigen binären Stellen auf "0" oder "1" im umschaltbaren Addier- und Subtrahiernetzwerk damit einstellbar ist.
Zusammenfassend lässt sich sagen, dass durch eine numerisch geeignete Linearisierung der Sinus- und Kosinusfunktionen eine flächen- und gatteroptimierte Signalerzeugung auf Grundlager reiner Addier- und Substrahiernetzwerke bereitgestellt wird. Die Implementierung kann auf alle gewünschte Parametersätze hin eingestellt und optimiert werden und kann in rein digitaler Logik synthetisiert werden.

Claims

Testvorrichtung zum Testen eines Halbleiterbauteils (104), wobei die Testvorrichtung folgende Merkmale enthält: – ein Loadboard (103), das eine Auswertevorrichtung (105), einen Funktionsgenerator (100) und Anschlüsse zur Verbindung mit dem zu testenden Halbleiterbauteil (104) aufweist, – wobei ein Eingang der Auswertevorrichtung (105) mit einem Anschluss zur Verbindung mit einem Ausgang des zu testenden Halbleiterbauteils verbunden ist – und wobei ein Ausgang des Funktionsgenerators (100) mit einem Eingang der Auswertevorrichtung (105) oder mit einem Anschluss zur Verbindung mit einem Eingang des zu testenden integrierten Halbleiterbauteils (104) oder mit einem internen Knoten des Halbleiterbauteils (104) verbunden ist, – und wobei der Funktionsgenerator (100) – einen ersten Addierblock (2) enthält, der einen Sinuseingang, einen Kosinuseingang und einen Ausgang aufweist und der so ausgebildet ist, dass er den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet, wobei h eine festgelegte Schrittweite und i eine natürliche Zahl ist, – und einen zweiten Addierblock (3) enthält, der einen Sinuseingang, einen Kosinuseingang und einen Ausgang aufweist und der so ausgebildet ist, dass er den Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet, wobei an den Sinuseingängen der Addierblöcke (2, 3) der Sinuswert y_i für den gegenwärtigen Zeitpunkt i·h und an den Kosinuseingängen der Addierblöcke (2, 3) der Kosinuswert x_i für den gegenwärtigen Zeitpunkt i·h anliegt, wobei die Anzahl der auszugebenden Perioden und die Schrittweite h über Eingangssignale des Funktionsgenerators (100) einstellbar sind, – einen Tester (102), der die Auswertevorrichtung (105), den Funktionsgenerator (100) und das zu testende Halbleiterbauteil (104) steuert, wobei im ersten Additionsblock (2) der Wert für den Kosinuswert x_i+1 gemäß der Formel xi+1 = a·xi + b·yi + ei und im zweiten Addierblock (3) der Sinuswert y_i+1 gemäß der Formel y_i+1 = d·y_i + c·x_i + f_i berechnet wird, wobei a, b, c und d Konstanten und wobei e_i und f_i Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt i·h sind.
Testvorrichtung nach Anspruch 1, bei der der erste Addierblock (2) und der zweite Addierblock (3) jeweils einen Korrektureingang aufweisen, wobei an den Korrektureingängen jeweils Datenspeicher, die Korrekturwerte für mehrere Zeitpunkte enthalten, angeschlossen sind.
Testvorrichtung nach Anspruch 1 oder Anspruch 2, bei der die Frequenz und die Amplitudenauflösung des Funktionsgenerators (100) über Eingangssignale des Funktionsgenerators (100) programmiert werden.
Testvorrichtung nach einem der Ansprüche 1 bis 3, bei der im ersten Addierblock der Kosinuswert x_i+1 gemäß der Formel xi+1 = xi – xi·Σrj·2–j – yi·Σsj·2–j + ei und im zweiten Addierblock der Sinuswert y_i+1 gemäß der Formel yi+1 = yi – yi·Σrj·2–j + xi·Σsj·2–j + fi berechnet wird, wobei Σr_j·2^–j und Σs_j·2^–j Exponentialdarstellungen für Konstanten mit r_j, s_j ϵ {0, 1} und j ϵ [0, 1, 2, ..., p] sind und p die Rechengenauigkeit ist, und wobei die Addierblöcke (2, 3) Addierer, Subtrahierer und Verschiebeglieder aufweisen und die Multiplikationsoperationen mittels der Addierer, Subtrahierer und Verschiebegliedern durchgeführt werden.
Testvorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Multiplikationsoperation mittels rekursiver Addition in nur einem Addierer durchgeführt wird.
Testvorrichtung nach einem der Ansprüche 1 bis 4, bei der eine Multiplikationsoperation in einer Baumstruktur von parallelen und hintereinander geschalteten Addierern und Subtrahierern durchgeführt wird.
Testvorrichtung nach Anspruch 6, bei der – im ersten Addierblock (2) hinter die Baumstruktur der Addierer bzw. Subtrahierer (10, 11, 12) ein Register (13) für den Kosinuswert x_i+1 geschaltet ist, – im zweiten Addierblock (3) hinter die Baumstruktur der Addierer bzw. der Subtrahierer (14, 15, 16) ein Register (17) für den Sinuswert y_i+1 geschaltet ist, – eine von einem Takt (clock) gespeiste Ablaufsteuerung die Ausgänge der Register (13, 17) der Addierblöcke (2, 3) in einem nächsten Taktzyklus auf die Kosinuseingänge und die Sinuseingänge der Addierblöcke (2, 3) schaltet, wobei der Ausgang des Registers (13) des ersten Addierblocks (2) auf den Kosinuseingängen und der Ausgang des Registers (17) des zweiten Addierblocks (3) auf die Sinuseingänge geschaltet werden.
Testvorrichtung nach einem der Ansprüche 1 bis 7, bei der es sich um eine Testvorrichtung für Mixed-Signal Halbleiterbauteile handelt.
Elektrische Schaltung (1) zur Erzeugung von Zahlenwerten zur Nachbildung eines sinusförmigen Signals, wobei die elektrische Schaltung folgende Merkmale enthält: – einen ersten Addierblock (2), der so ausgebildet ist, dass er den Kosinuswert x_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet, wobei der erste Addierblock (2) einen Sinuseingang, einen Kosinuseingang, einen Korrektureingang und einen Ausgang aufweist, und wobei h eine festgelegte Schrittweite und i eine natürliche Zahl ist, – einen zweiten Addierblock (3), der so ausgebildet ist, dass er den Sinuswert y_i+1 für den folgenden Zeitpunkt (i + 1)·h berechnet, wobei der zweite Addierblock (3) einen Sinuseingang, einen Kosinuseingang, einen Korrektureingang und einen Ausgang aufweist, wobei an den Sinuseingängen der Addierblöcke (2, 3) der Sinuswert y_i für den gegenwärtigen Zeitpunkt i·h und an den Kosinuseingängen der Addierblöcke (2, 3) der Kosinuswert x_i für den gegenwärtigen Zeitpunkt i·h anliegt, und wobei an den Korrektureingängen der Addierblöcke (2, 3) jeweils Datenspeicher, die Korrekturwerte für mehrere Zeitpunkte enthalten, angeschlossen sind.
Elektrische Schaltung nach Anspruch 9, bei der im ersten Addierblock (2) der Kosinuswert x_i+1 gemäß der Formel xi+1 = a·xi + b·yi + ei und im zweiten Addierblock (3) der Sinuswert y_i+1 gemäß der Formel yi+1 = d·yi + c·xi + fi berechnet wird, wobei a, b, c und d Konstanten und wobei e_i und f_i Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt i·h sind.
Elektrische Schaltung nach Anspruch 9 oder Anspruch 10, bei der die Anzahl der auszugebenden Perioden n und die Schrittweite h über die Eingangssignale der elektrischen Schaltung (1) einstellbar sind.
Elektrische Schaltung nach einem der Ansprüche 9 bis 11, bei der die Frequenz und die Amplitudenauflösung des ausgegebenen sinusförmigen Signals über Eingangssignale der elektrischen Schaltung programmiert werden.
Elektrische Schaltung nach einem der Ansprüche 10 bis 12, bei der im ersten Addierblock (2) der Kosinuswert x_i+1 gemäß der Formel xi+1 = xi – xi·Σrj·2–j – yi·Σsj·2–j + ei und im zweiten Addierblock (3) der Sinuswert y_i+1 gemäß der Formel yi+1 = yi – yi·Σrj·2–j + xi·Σsj·2–j + fi berechnet wird, wobei Σr_j·2^–j und Σs_j·2^–j Exponentialdarstellungen für Konstanten mit (r_j, s_j ϵ {0, 1} und j ϵ [0, 1, 2, ..., p] sind und p die Rechengenauigkeit ist, und wobei die Addierblöcke (2, 3) Addierer, Subtrahierer, Multiplexer und Verschiebeglieder aufweisen und die Multiplikationsoperationen mittels der Addierer, Subtrahierer, Multiplexer und Verschieber durchgeführt werden.
Elektrische Schaltung nach einem der Ansprüche 10 bis 13, bei der eine Multiplikationsoperation mittels rekursiver Addition in nur einem Addierer durchgeführt wird.
Elektrische Schaltung nach einem der Ansprüche 10 bis 13, bei der eine Multiplikationsoperation in einer Baumstruktur (10-12, 14-16) von parallelen und hintereinander geschalteten Addierern und Subtrahierern durchgeführt wird.
Elektrische Schaltung nach Anspruch 15, bei der die Addierer und Subtrahierer aus kanonischen Elementen bestehen, die je nach benötigter Schrittweite h eingestellt werden.
Elektrische Schaltung nach einem der Ansprüche 15 oder 16, bei der – im ersten Addierblobk hinter die Baumstruktur der Addierer bzw. Subtrahierer (10-12) ein Register (13) für den Kosinuswert x_i+1 geschaltet ist, – und im zweiten Addierblock (3) hinter die Baumstruktur der Addierer bzw. der Subtrahierer (14-16) ein Register (17) für den Sinuswert y_i+1 geschaltet ist, – eine von einem Takt gespeiste Ablaufsteuerung die Ausgänge der Register (13, 17) der Addierblöcke (2, 3) in einem nächsten Taktzyklus auf die Kosinuseingänge und die Sinuseingänge der Addierblöcke (2, 3) schaltet, wobei der Ausgang des Registers (13) des ersten Ad dierblocks (2) auf die Kosinuseingänge und der Ausgang des Registers (17) des zweiten Addierblocks (3) auf die Sinuseingänge geschaltet werden.
Verfahren zum Testen eines Halbleiterbauteils mit den folgenden Schritten I) bis IV): I) Bereitstellen eines Testers (102), eines Loadboards (103) und einer Auswertevorrichtung (105), II) Bestücken eines Loadbords (103) mit dem Halbleiterbauteil (104), III) Erzeugen eines Referenzsignals mit den Schritten a) bis f) a) Festlegen einer Anzahl n von Perioden, für die die Signalwerte erzeugt werden, wobei n eine natürliche Zahl größer 1 ist, b) Festlegen einer Anzahl m von Abtastwerten, wobei n und m teilerfremd sind, c) Festlegen der Schrittweite h gemäß der Gleichung h = n·360°/m, d) Festlegen des Anfangswerts für den Kosinus x₀ und für den Sinus y₀, e) schleifenförmiges Wiederholen mit einer Laufvariablen i, die von 0 bis m läuft, des Schritts f): f) Berechnen des Kosinuswertes x_i+1 und des Sinuswertes y_i+1 für den folgenden Zeitpunkt (i + 1)·h aus dem Sinuswert y_i und dem Kosinuswert x_i für den gegenwärtigen Zeitpunkt i·h, wobei die Berechnung in einer elektrischen Schaltung (1), die sich auf dem Loadboard (103) oder in dem zu testenden Halbleiterbauteil (104) befindet, erfolgt, IV) Betreiben des Halbleiterbauteils (104) mit einer Testsequenz, wobei das Referenzsignal an das Halbleiter bauteil (104) oder die Auswertevorrichtung (105) angelegt wird.
Verfahren nach Anspruch 18, bei dem im Schritt III f) der Kosinuswert x_i+1 gemäß der Formel xi+1 = a·xi + b·yi + ei und der Sinuswert y_i+1 gemäß der Formel yi+1 = d·yi + c·xi + fi berechnet werden, wobei a, b, c und d Konstanten und wobei e_i und f_i Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt i·h sind.
Verfahren nach Anspruch 19, bei dem der Wert für den Kosinuswert x_i+1 gemäß der Formel xi+1 = xi – xi·Σrj·2–j – yi·Σsj·2–j + ei und der Sinuswert y_i+1 gemäß der Formel yi+1 = yi – yi·Σrj·2–j + xi·Σsj·2–j + fi berechnet wird, wobei Σr_j·2^–j und Σs_j·2^–j Exponentialdarstellungen für Konstanten mit r_j, s_j ϵ {0, 1} und j ϵ [0, 1, 2, ..., p] sind, e_i und f_i Fehlerkorrekturterme für den gegenwärtigen Zeitpunkt und p die Rechengenauigkeit ist, und wobei die Multiplikationsoperationen durch Additionen, Subtraktionen und Verschieben ersetzt werden.
Verfahren nach Anspruch 20, bei dem eine Multiplikationsoperation in mehreren, rekursiven Additionen in nur einem Addierer durchgeführt wird.
Verfahren nach Anspruch 20, bei dem eine Multiplikationsoperation mittels einer Baumstruktur von parallelen und hintereinander geschalteten Addierern und Subtrahierern durchgeführt wird.