DE3801993C2

DE3801993C2 - Zeitgebersystem

Info

Publication number: DE3801993C2
Application number: DE3801993A
Authority: DE
Inventors: Paul D Magliocco; Steven R Bristow
Original assignee: Megatest Corp
Current assignee: Megatest Corp
Priority date: 1987-01-28
Filing date: 1988-01-23
Publication date: 1994-03-17
Anticipated expiration: 2008-01-24
Also published as: DE3801993A1; JPS63271625A; KR940001682B1; FR2610154B1; KR880011640A; US4779221A; FR2610154A1; IN170088B

Description

Die Erfindung betrifft ein Zeitgebersystem zum Erzeugen von Signalen zur zeitlichen Steuerung, insbesondere zur Verwendung von einem computergestützten Testsystem, wie es etwa zum Prüfen von integrierten Schaltkreisen verwendet wird.

Mittel zum Prüfen von integrierten Schaltkreisen sind bekannt. Moderne Systeme verwenden einen Digitalrechner, der so programmiert ist, daß er bestimmte Zeitgebersignale zum Anlegen an eine zu testende Einheit (DUT) erzeugt und eine Versorgungsspannung, eine Masse und andere Spannungen liefert, die erforderlich sind, um das tatsächliche Umfeld der DUT zu simulieren. Da integrierte Schaltkreise zunehmend größer werden, besteht ein Bedarf an genaueren, schnelleren, billigeren und wiederholbaren Testverfahren, einschließlich Mitteln zum Erzeugen der geeigneten Signale zur zeitlichen Steuerung. Um schnelle, genaue und wiederholbare Zeitgebersignale zu schaffen, wurden Verfahren entwickelt, die sehr teuer sind. Viele dieser Techniken sind - obwohl teuer - nicht so genau und wiederholbar, wie dies gewünscht wird.

Ein solches bekanntes Verfahren zum Erzeugen von Signalen zur zeitlichen Steuerung wird in der US-PS 4 231 104 vom 28. Oktober 1982 beschrieben. Hier wird vorgeschlagen, einen Oszillator, wie einen Quarzoszillator, zu verwenden, um ein Taktsignal zu liefern. Dieses Taktsignal wird an einen Periodengeneratorschaltkreis angelegt, über den eine Periode von einer gewünschten Länge von dem Quarzoszillator erzeugt werden kann. Dabei wird ein Zähler zur Zählung der ganzzahligen Anzahl der Takte des Quarzoszillators und eine Verzögerungsleitung zur Interpolation zwischen den Taktzyklen verwendet, damit die erzeugte Periode nicht notwendigerweise eine Periode hat, die ein ganzzahliges Vielfaches der Taktzyklen des Quarzoszillators ist. Weiterhin erfordert dieser Vorschlag wegen der Art und Weise, in der die Zeitgebersignalflanken erzeugt werden, daß der Funktionsgenerator zwei Ausgangssignale bereitstellt: T_syn, das eine verzögerte Version eines Quarzoszillator-Taktsignals ist, und T_Ausgang, das das tatsächliche Periodensignal angibt. Dabei ist die Verwendung einer Verzögerungsleitung erforderlich, um diese Signale T_syn und T_Ausgang zu liefern, so daß diese interpoliert werden und daher nicht notwendigerweise mit den Taktschlägen des Quarzoszillators ausgerichtet sind. Solche Verzögerungsleitungen umfassen typischerweise relativ lange Bahnen auf den gedruckten Schaltkreisen, wodurch eine recht große Fläche auf dem Schaltkreis benötigt wird, was teuer ist. Andere Arten von Verzögerungsleitungen, die verwendet werden können, sind punktförmige Induktionsspulen/Kondensator-Leiter oder Netzwerke, die wiederum teuer sind. Unabhängig von der Art der verwendeten Verzögerungsleitung muß diese sorgfältig geeicht werden, was einen zusätzlichen Eichkreis erfordert, der teuer und selbst schwierig zu erhalten ist. Auch ist, selbst wenn eine Verzögerungsleitung geeicht ist, diese weiterhin anfällig für Fehler, die abhängig von dem Arbeitszyklus sind und nicht durch weitere Eichung beseitigt werden können. Der Verzögerungsleitungsschalt kreis kann leicht aus der Eichung herauswandern, was eine teuere Ausbildung zur Stabilisierung des Schaltkreises erforderlich macht. Fehler können ferner induziert werden aufgrund eines "Zitterns", das durch die Dämpfung des Zeitgebersignals mit einem begleitenden Wechsel der Anstiegs- und Abfallzeiten und durch Übersprechen zwischen dem Zeitgebersignal, das durch die Verzögerungsleitung wandert, und umgebenden Signalen des Systems verursacht wird. Ein anderes Problem bei dem Stand der Technik entsteht durch die Notwendigkeit des "Aussendens" von T_syn- Signalen variabler Länge an viele Orte in einem typischen, großen System mit einer entsprechenden, dem System eigenen Verschlechterung der Zeitgenauigkeit aufgrund von Leitungsübertragungseffekten und Veränderungen zwischen den verschiedenen Übertragungsleitungen, die zum "Aussenden" der Signale an verschiedenen Orten des Systems verwendet werden.

In der genannten Druckschrift wird ein Wellenformgenerator vorgeschlagen, der als Eingangssignale die T_syn- und T_Ausgang- Signale von dem Periodengenerator empfängt. Der Wellenformgenerator nach Fig. 2 der genannten Druckschrift weist zwei Flankengeneratorschaltkreise und einen Wellenformer 60 auf. Die Flankengeneratoren weisen gemäß dem Vorschlag nach der genannten Druckschrift jeweils einen Speicher auf, der die Anordnung der Flanken in einer Periode basierend auf der Koinzidenz mit einem Zähler in dem Wellenformgenerator festlegt. Weiterhin wird bei dem Stand der Technik für jeden Flankengenerator eine zusätzliche Verzögerungsleitung bereitgestellt, um die Flanken an einem Ort zu plazieren, der zwischen durch den Periodengenerator bereitgestellten Punkten interpoliert ist. Wie voranstehend erwähnt, haben diese Verzögerungsleitungsschaltkreise erhebliche Nachteile. Bei dem vorbekannten Aufbau können die Verzögerungsleitungen in dem Wellenformgenerator außerdem das Signal bis zum Zweifachen der Periode des Quarzoszillators verzögern. Dies führt zu einem weiteren Fehler.

Ein zusätzlicher Nachteil des bekannten Wellenformgenerators ist die Tatsache, daß jeder Flankengenerator innerhalb des Wellenformgenerators lediglich eine Flanke während einer gegebenen Periode erzeugen kann.

Außerdem werden die Zeitgebersignale innerhalb eines Schaltkreises bei der Verwendung von verschiedenen Verzögerungsleitungen nicht mit dem Quarzoszillator synchronisiert, was die Ausbildung, Eichung und Fehlersuche bei einem solchen Zeitgebersystem komplex und schwierig macht.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Zeitgebersystem zu schaffen, das dem Verwender ermöglicht, Zeitereignisse mit verschiedenen Perioden über einen Taktgeber mit fester Frequenz zu programmieren, deren Auflösung größer als die der festen Bezugsfrequenz ist. Dabei soll die Anzahl und das räumliche Ausmaß von Verzögerungselementen, die naturgemäß teuer und ungenau sind und eine wiederholte Eichung benötigen, minimiert werden.

Erfindungsgemäß wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst. Die Unteransprüche geben vorteilhafte Ausgestaltungen der Erfindung an.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der Beschreibung, in der Ausführungsbeispiele der Erfindung anhand einer schematischen Zeichnung erläutert werden. Dabei zeigt:

Fig. 1 ein Schaltdiagramm eines erfindungsgemäßen Ausführungsbeispieles eines Periodengenerators;

Fig. 2 ein Schaltdiagramm eines Ausführungsbeispieles eines Flankengenerators nach der Erfindung;

Fig. 3 ein Zeitdiagramm, das exemplarisch den Betrieb der in Fig. 1 und Fig. 2 gezeigten Ausführungsbeispiele darstellt; und

Fig. 4 eine Fig. 2 entsprechende Darstellung eines anderen Ausführungsbeispieles gemäß der Erfindung.

Fig. 1 ist ein Blockdiagramm eines Ausführungsbeispieles eines Periodengenerators nach der Erfindung. Obwohl bezüglich der Anordnung nach Fig. 1 von einem "Periodengenerator" gesprochen wird, versteht es sich, daß der Periodengenerator nach Fig. 1 - anders als die vorbekannten Periodengeneratoren - nicht Ausgangssignale liefert, die eine tatsächlich Periode darstellen, sondern eine digitale Information, die diese Periode definiert, bereitstellt. Diese digitale Information wird von einem (später beschriebenen) in Fig. 2 gezeigten Flankengenerator verwendet, um die sich für den Flankengenerator ergebenen Ausgangssignale zu liefern.

Der in Fig. 1 gezeigte Oszillator 1 kann jeder geeignete Oszillator beispielsweise ein Quarzoszillator, sein. Für die Zwecke der Beschreibung werden bestimmte Zeitperioden beschrieben, obwohl es sich versteht daß die Erfindung mit beliebigen Zeitperioden verwendet werden kann. Der Oszillator 1 ist ein bekannter Quarzoszillator, der eine sehr stabile Periode von 16 ns liefert. Der Periodengenerator 100 weist weiterhin eine Zentralrecheneinheit 18 auf, die dem Laden von Speichern 2, 3 mit geeigneter Information dient, wobei die Information die zu erzeugende Periode definiert. Um geeignete Daten in den Speichern 2 und 3 zu speichern, teilt die Zentralrecheneinheit 18 die gewünschte Periode durch die Periode des Oszillators 1 und bestimmt einen C- Quotienten der die ganzzahlige Anzahl von Taktperioden des Oszillators 1 angibt, die in die gewünschte Periode paßt und den C-Rest, der der Interpolation entspricht, die zwischen den Taktzyklen des Oszillators erforderlich ist. C-Quotient wird in dem Speicher 2 und c-Rest in dem Speicher 3 gespeichert, die, beispielsweise, emittergekoppelte Logik-RAMS sind. Die in dem Speicher 2 tatsächlich gespeicherte Zahl ist eine Zahl, die einen Zähler 5 dazu veranlaßt, pro Periode C-Quotienten- Taktschläge zu zählen.

Der Zähler 5 weist eine Eingangsleitung auf, die das Oszillatorsignal von dem Oszillator 1 empfängt. Der Zähler 5 enthält auch einen Datenbus zum Empfangen der in dem Speicher 2 gespeicherten Zahl und eine Ladeeingangs leitung, die den Zähler 5 dazu veranlaßt, die von dem Speicher 2 gelieferten Daten auf den Empfang eines T_Laden Signals zu laden, wobei T_Laden erzeugt wird, wenn der Zähler C-Quotienten-Taktsignale während dieser Periode gezählt hat. Der Zähler 5 liefert zwei Ausgangssignale, ein Abschlußzählsignal TC und ein entsprechendes Anschlußzählsignal TC+1. Das Signal TC wird aktiv, wenn der Zähler 5 C-Quotienten-Taktsignale von dem Oszillator 1 empfangen hat, und das Ausgangssignal TC+1 wird aktiv, wenn der Zähler 5 (C-Quotienten+1)-Taktsignale von dem Oszillator 1 nach dem gerade vorangehenden T_Lade-Signal empfangen hat. Es ist erforderlich, sowohl das Ausgangssignal TC als auch das Ausgangssignal TC+1 zu erzeugen, wobei das eine der beiden Signale als eine Funktion von C-Rest, wie unten beschrieben, ausgewählt wird.

Ein Addierer 4 dient dem Aufsummieren der C-Restwerte, die erforderlich sind, um eine richtige Interpolation von Periode zu Periode zu liefern. Beispielsweise muß für eine unveränderte Periode bei einem C-Rest von 2 ns die Interpolation während der ersten Periode 2 ns, während der zweiten Periode 4 ns, während der dritten Periode 6 ns usw. sein, bis die Interpolation gleich oder größer als die Periode des Oszillators 1 wird, in dem Beispiel nach Fig. 3 16 ns. In diesem Fall wird ein T_Übergang-Signal aktiv, was einen Multiplexer 7 dazu veranlaßt, das TC+1- Ausgangssignal von dem Zähler 5 als T_Lade zu wählen. Wenn die Periode des Oszillators 1 16 ns und die gewünschte Auflösung der Periode 1 ns ist, ist der Addierer 4 ein 4-Bit-Addierer und C-Rest eine 4-Bit-Zahl. Diese Zahl steigt um 1 Bit für jede Verdopplung der Periode des Oszillators 1 bzw. für jede Halbierung der Auflösung der Periode. Der Addierer 4 stellt ein Übertrags- und ein Summenausgangssignal für ein Register 6 bereit. Das Register 6 speichert die von dem Addierer 4 empfangene Summe, die den für diese Periode erforderlichen Interpolationsfaktor anzeigt. Der Interpolationsfaktor wird auf dem Datenbus 6-1 als Datenwort T_Offset bereitgestellt. Das T_Übertrag-Signal ist auch in dem Register 6 gespeichert und über die Ausgangsleitung 6-2 an den Auswahleingangsanschluß des Multiplexers 7 angelegt, was den Multiplexer 7 dazu veranlaßt, entweder das TC- oder das TC+1-Signal von dem Zähler 5 zu wählen, wie erforderlich. Die T_Offset-Daten werden an eine Eingangsleitung des Addierers 4 angelegt, was den Addierer 4 dazu veranlaßt, den T_Offset-Wert auf den C-Restwert zu addieren, um ein neues Übertrags- und Summenergebnis für die nächste Periode zu liefern.

Der Periodengenerator 100 liefert daher als Ausgangssignale T_osc, das Taktsignal von dem Oszillator 1, und T_Laden, ein Signal, das den Flankengeneratorzähler für jede Periode, obwohl nicht zwangsläufig genau bei dem Beginn der Periode, neu startet, wie dies weiter unten unter Bezugnahme auf den in Fig. 2 dargestellten Flankengenerator beschrieben ist. Die Beziehung zwischen dem Signal T_Laden und dem Zeitpunkt, zu dem eine neue Periode gestartet wird, wird durch die T_Offset-Daten bestimmt. In Übereinstimmung mit der Erfindung werden ein Takt mit fester Frequenz und ein digitales Datenwort verwenden, um die Periode und die Zeitlängen- Bezugsinformation an eine Vielzahl von Orten "auszusenden", wobei der Güteverlust des Taktsignals zum Ändern der Periodenlänge vermieden wird, da die Übertragungsleitungsfehler für Taktsignale mit fester Frequenz, wie bekannt, leicht kompensiert werden können.

Nach einem Ausführungsbeispiel der Erfindung ist C- Quotient der tatsächlich von der Zentralrecheneinheit CPU bestimmte Quotient. In diesem Fall zählt der Zähler 5 von 1 bis C-Quotient in Antwort auf das Ausgangssignal vom Oszillator 1. Das TC-Signal wird aktiv, wenn der Zähler 5 den Wert C-Quotient erreicht, und das TC+1 Signal wird aktiv, wenn der Zähler C-Quotient+1 erreicht. In einem alternativen Ausführungsbeispiel der Erfindung speichert der Speicher 2 C-Quotient-1 und der Zähler 5 dekrementiert nachfolgend auf jedes Ladesignal von C-Quotient-1 bis 0. In diesem Fall wird das Ausgangssignal TC aktiv, wenn der Zähler 5 0 erreicht, und das TC+1-Signal wird aktiv, wenn der Zähler 5 1 unterhalb von 0 zählt, daß heißt wird alles auf Einsen hin gewendet. Dies ist eine besonders günstige Eigenschaft, da es recht einfach ist, eine Binärzahl zu erkennen, die entweder nur aus Nullen (TC aktiv) oder nur aus Binsen (TC+1 aktiv) besteht.

Fig. 2 zeigt ein Ausführungsbeispiel eines nach der Lehre der Erfindung ausgebildeten Flankengenerators. Dem Fachmann wird aus der folgenden Erläuterung deutlich, daß der Flankengenerator 2 geeignet ist, eine Vielzahl von Flanken während einer Signalperiode unter Verwendung eines einzigen Hardware-Schaltkreises und einer einzigen Verzögerungsleitung zu liefern. Ein Speicher 10 wird von der Zentralrecheneinheit 18 vor dem Testen einer zu testenden Einheit DUT mit Werten geladen, die unter der Annahme berechnet worden sind, daß T_Offset gleich Null ist. Der Flankengenerator 200 dient dem Justieren der Plazierung der Flanken, wenn T_Offset nicht gleich Null ist. Der Speicher 10 kann eine Vielzahl von Datenworten beinhalten, die eine Vielzahl von Flanken innerhalb einer Periode definieren. Der Speicher 10 kann auch eine Mehrzahl von solchen Datensätzen beinhalten, um eine Mehrzahl von solchen Datensätzen beinhalten, um eine solche Vielzahl von Flankenbestimmungen für eine Mehrzahl von unterschiedlichen Periodenarten verfügbar zu haben. Ein Zähler 8 dient dem Adressieren des Speichers 10, um die gewünschten Datenworte aus dem Speicher 10 auszuwählen. Der Zähler 8 empfängt von der Zentralrecheneinheit 18 die Basisadresse (d. h. die erste Adresse innerhalb eines Satzes von Adressen). Alternativerweise empfängt der Zähler 8 diese Information von einem herkömmlichen Hochgeschwindigkeits- Mustergenerator. Der Zähler 8 empfängt auch das T_asc- Signal, das dem Zähler 8 erlaubt, seinen Ausgangszustand zu ändern, wenn er dazu durch aktive Laden- oder Inkrementieren-Signale freigegeben ist. Wenn das Laden- Signal, das eine neue Periode anzeigt, aktiv ist, werden neue Daten von der Zentralrecheneinheit 18 (alternativerweise von einem - nicht gezeigten - Mustergenerator) in den Zähler 8 geladen, um eine neue Seite des Speichers 10 zu adressieren. Entsprechend inkrementiert der Zähler 8 seine Zahl wenn das Inkrementieren-Signal aktiv ist, um auf das nächste Wort der gewählten Seite innerhalb des Speichers 10 zurückzugreifen, was den Speicher 10 dazu veranlaßt ein Datenausgabewort zu liefern, das die nächste Flanke definiert, die in der Periode erforderlicherweise zu erzeugen ist.

Das Datenausgabewort von dem Speicher 10 kann bestimmen, daß eine zu erzeugende Flanke innerhalb einer ganzzahligen Zahl von T_osc-Zyklen aus dem T_Laden- und einem Interpolationsfaktor, der eine Erzeugung der Flanke zwischen zwei banachbarten T_osc-Signalen erlaubt, erzeugt wird. Da T_Laden tatsächlich der Offset von der Periode beginnend bei T_Offset ist, werden ein E_Zeit-Datensignal von dem Speicher 10 und der T_Offset-Wert, der von dem Periodengenerator 100 von Fig. 1 empfangen worden ist, durch einen Addierer 12 addiert, um Ausgangssignale E_Quotient und E_Rest zu liefern, die genau definieren, wo die Flanke in Bezug auf das T_osc-Ausgangssignal, das über T_Laden freigegeben wird, zu plazieren ist. Um dies zu bewirken, speichert ein Register 11 T_Offset in Antwort auf das T_Laden- Signal, wenn es durch das T_osc-Signal getackt wird, damit der T_Offset-Wert dem Addierer 12 rechtzeitig zur Verfügung steht. Die signifikantesten Bits von dem Addierer 12 liefern den E_Quotient-Wert des Addierers 12 und die am wenigsten signifikanten Bits liefern den E_Rest-Wert des Addierers 12. In dem Beispiel, in welchem der Oszillator 1 eine 16 ns Periode hat und die benötigte Flankenplazierungsauflösung 1 ns ist, wird E_Quotient durch die längste, zu erzeugende Periode bestimmt, und E_Rest ist 4 Bits lang. E_Quotient definiert somit eine Anzahl von T_osc- Signalen, die vor der Erzeugung der Flanke gezählt werden müssen, und E_Rest definiert das Verzögerungsausmaß, das durch ein Verzögerungsmittel 14 vor der Erzeugung der Flanke bereitgestellt werden muß. Ein Zähler 9 zählt T_osc- Signale nachdem durch ein T_Laden-Signal gelöscht worden ist. Der Zähler 9 liefert ein T_Zählen-Ausgangssignal, das an einen Koinzidenzdetektor 13 angelegt wird. Der Koinzidenzdetektor 13 liefert einen Ausgangsimpuls an das Verzögerungsmittel 14, wenn T_Zählen gleich E_Quotient ist. Der Betrag, um den der Impuls durch das Verzögerungsmittel 14 verzögert wird, wird durch den E_Rest-Wert bestimmt. Dies liefert das gewünschte T_Ausgang-Singal, das beispielsweise, einem (nicht gezeigten) Wellenformer zugeführt wird, um die gewünschte Wellenform zu erzeugen. Derartige Wellenformer sind bekannt und werden daher hier nicht beschrieben. Der Ausgangsimpuls von dem Koinzidenzdetektor 13 wird auch über eine Leitung 15 an den Inkrementieren ermöglicht, zu inkrementieren und das nächste Wort der gewählten Seite des Speichers 10 zu adressieren, wie dies vorangehend beschrieben worden ist.

Fig. 3 zeigt verschiedene Zeitsignale für die Ausführungsformen nach den Fig. 1 und 2, wobei T_osc 16 ns und die Periodenlänge 52 ns ist und T_Ausgang-Impulse bei 0 ns und 24 ns bezüglich eines Periodenstartes erzeugt werden. In Fig. 3 ist eine Zyklusmarkierung lediglich zur Bezugnahme gezeigt und tritt nicht irgendwo als ein Ausgangssignal auf.

Fig. 4 zeigt eine weitere Ausführungsform eines Flankengenerators 400. Der Aufbau von Fig. 4 dient der Minimierung der Breite des verwendeten Addierers, wodurch der Schaltkreis vereinfacht und die Geschwindigkeit erhöht wird. Der Aufbau von Fig. 4 trennt die Ausgangsbits von einem Speicher 10 zur Schaffung von E_Zeit-MSB und E_Zeit-LSB wobei das E_Zeit-LSB die am wenigsten signifikanten Bits und E_Zeit-MSB die signifikantesten Bits beinhaltet. E_Zeit-LSB ist ein Interpolationsfaktor, der in dem Speicher 10 gespeichert ist, wie durch die Zentralrecheneinheit 18 geladen. Die Zentralrecheneinheit 18 berechnet E_Zeit-LSB und E_Zeit-MSB unter der Annahme, daß T_Offset Null ist. Der Flankengenerator 400 dient dem Justieren der Anordnung der Flanken, wenn T_Offset nicht gleich Null ist. E_Zeit-LSB und T_Offset werden durch einen Addierer 12A addiert, was ein E_Rest-Ausgangssignal und ein Übertragungssignal liefert. E_Zeit-MSB wird an einen Koinzidenzdetektor 13A angelegt, der so arbeitet, daß er erkennt, wann die Anzahl von T_osc- Taktsignalen, die von dem Zähler 9 gezählt werden, gleich E_Zeit-MSB ist. Zu diesem Zeitpunkt liefert der Koinzidenzdetektor 13A ein Ausgangssignal, das anzeigt, daß eine Flanke zu erzeugen ist. Das Übertragungssignal von dem Addierer 12A dient dem Anzeigen, wann ein Ausgangssignal um eine einzige T_osc-Zählung verzögert werden soll. Wenn erforderlich, wird diese Signalzählerverzögerung durch ein bekanntes digitales Verzögerungsmittel 98 bereitgestellt, das in einem Ausführungsbeispiel einen 1-Bit-Schieberegister und einen Multiplexer umfaßt, der entweder das Eingangssignal oder das Ausgangssignal von dem 1-Bit-Schieberegister auswählt. Auf diese Weise verzögert das digitale Verzögerungsmittel 98 das Ausgangssignal von dem Koinzidenzdetektor 13a um eine einzige T_osc-Zählung und legt das E_Rest-Signal an das Verzögerungsmittel 14 nach dieser digitalen Verzögerung an.

Die in der vorstehenden Beschreibung, in der Zeichnung und den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein.

Bezugszeichenliste

1 Oszillator
2 Speicher
3 Speicher
4 Addierer
5 Zähler
6 Register
6-1 Leitung
6-2 Leitung
7 Multiplexer
8 Zähler
9 Zähler
10 Speicher
11 Register
12 Addierer
12A Addierer
13 Koinzidenzdetektor
13A Koinzidenzdetektor
14 Verzögerungsmittel
15 Leitung
18 Zentralrecheneinheit
98 Verzögerungsmittel
100 Periodengenerator
200 Flankengenerator
400 Flankengenerator

Claims

1. Zeitgebersystem, gekennzeichnet, durch

- ein Mittel zum Empfangen eines Taktsignals mit fester Frequenz;
- einen ersten Speicher (2) zum Speichern eines Wertes, der die Anzahl der Taktsignale innerhalb einer zu erzeugenden Periode festlegt;
- einen zweiten Speicher (3) zum Speichern eines Wertes, der den Bruchteil einer Periode des Taktsignals festlegt, der zu der Anzahl der Taktsignale innerhalb einer Ausgangsperiode addiert werden muß, um die zu erzeugende Ausgangsperiode zu liefern;
- Mittel zum Schreiben in und Lesen aus besagtem ersten Speicher (2) und besagten zweiten Speicher (3);
- einen Zähler (5), mit einem ersten Eingangsanschluß zum Empfangen des Taktsignals, einem zweiten Eingangsanschluß zum Empfangen eines Laden-Signals, das den Zähler (5) dazu veranlaßt, damit anzufangen, die Taktsignale für eine neue Periode zu zählen, einem dritten Eingangsanschluß zum Empfangen besagten Wertes von besagtem ersten Speicher (2), einer ersten Ausgangsleitung zum Ausgeben eines ersten Ausgangssignals des Zählers (5), wenn besagte Anzahl der Taktsignale gezählt worden ist, und einer zweiten Ausgangsleitung zur Ausgabe eines zweiten Ausgangssignals des Zählers (5) , wenn ein weiteres Taktsignal gezählt worden ist im Anschluß an das erste Ausgangssignal des Zählers (5);
- ein Selektionsmittel (7) zum Auswählen des ersten Ausgangssignals oder des zweiten Ausgangssignals des Zählers (5) als das Laden-Signal;
- einen Addierer (4), der mit dem zweiten Speicher (3) verbunden ist, um ein erstes Ausgangssignal des Addierers (4), das besagten Bruchteil einer Periode des Taktsignals bestimmt, der erforderlich zum Erzeugen der zu erzeugenden Periode ist, bereitzustellen, besagten Wert in dem zweiten Speicher (3) zu dem ersten Ausgangssignal des Addierers (4) für den vorangehenden Addiervorgang zu addieren und dabei ein zweites Ausgangssignal des Addierers (4) zu erzeugen, das angibt, wann die Summe aus dem Wert in dem zweiten Speicher (3) und dem ersten Ausgangssignal des Addierers (4) für den vorangehenden Addiervorgang größer als die oder gleich der Periode des Taktsignals ist;
- ein Mittel (6) zum Anlegen des zweiten Ausgangssignals des Addierers (4) an das Selektionsmittel (7), so daß dann, wenn das zweite Ausgangssignal des Addierers (4) angibt, daß die Summe größer als die oder gleich der Periode des Taktsignals ist, das Selektionsmittel (7) das zweite Ausgangssignal des Zählers (5) als Laden-Signal auswählt, und wenn das zweite Ausgangssignal des Addierers (4) anzeigt, daß die Summe kleiner als die Periode des Taktsignals ist, das Selektionsmittel (7) das erste Ausgangssignal des Zählers (5) als Laden-Signal auswählt;
- wobei das Laden-Signal den Start einer neuen Periode festlegt, die synchronisiert mit dem gerade vorangehenden Taktsignal ist, und das erste Ausgangssignal des Addierers (4) die Beziehung zwischen dem Laden-Signal und dem tatsächlichem Start der zu erzeugenden Periode festlegt.

2. Zeitgebersystem nach Anspruch 1, dadurch gekennzeichnet, daß der erste Speicher (2) und der zweite Speicher (3) von einer Zentralrecheneinheit (18) geladen werden.

3. Zeitgebersystem nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß der erste Speicher (2) und der zweite Speicher (3) jeweils eine Mehrzahl von Werten beinhalten, die jeweils eine unterschiedliche, zu erzeugende Periode bestimmen.

4. Zeitgebersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Adressierung des ersten Speichers (2) und des zweiten Speichers (3) durch einen Zähler gesteuert wird.

5. Zeitgebersystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Adressierung des ersten Speichers (2) und des zweiten Speichers (3) durch eine Zentralrecheneinheit (18) erfolgt.

6. Zeitgebersystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der erste Speicher (2) und der zweite Speicher (3) durch einen Hochgeschwindigkeits- Mustergenerator gesteuert werden.

7. Zeitgebersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das erste Ausgangssignal des Addierers (4) eine Summe und das zweite Ausgangssignal des Addierers (4) ein Übertrag ist.

8. Zeitgebersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Mittel zum Anlegen des zweiten Ausgangssignals des Addierers (4) an das Selektionsmittel (7) ein Register (6) ist.

9. Zeitgebersystem nach Anspruch 8, dadurch gekennzeichnet, daß das Register (6) durch das Laden-Signal zur Ladung freigegeben wird.

10. Zeitgebersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Laden-Signal mit dem Taktsignal synchron ist.

11. Zeitgebersystem nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Befehlsabfolge mit dem Taktsignal synchron ist.

12. Zeitgebersystem insbesondere nach einem der vorangehenden Ansprüche, gekennzeichnet durch

- ein Mittel zum Empfangen eines Taktsignals mit fester Frequenz;
- einen ersten Eingangsanschluß zum Empfangen eines Laden- Signals, das den Start einer neuen Periode synchron mit dem gerade vorangehenden Taktsignal bestimmt;
- einen zweiten Eingangsanschluß zum Empfangen eines Offset- Wertes, der die Beziehung zwischen dem Laden-Signal und dem tatsächlichen Start der zu erzeugenden Periode bestimmt;
- einen Speicher (10) zum Speichern eines Wertes, der angibt, wann eine Flanke bezüglich des Startes einer Periode zu erzeugen ist;
- einen Zähler (9) zum Zählen der Taktimpulse folgend auf den Empfang des Laden-Signals und zum Bereitstellen eines Ausgangssignals, das die Anzahl der Taktsignale angibt, die seit dem Start der durch das Laden-Signal bestimmten, laufenden Periode empfangen wurden;
- einen Addierer (12, 12A) zum Addieren von besagtem in dem Speicher (10) gespeicherten Wert und dem Offset-Wert und zum Bereitstellen eines Quotienten-Ausgangswertes, der die ganzzahlige Anzahl der Taktsignale angibt, nach denen die Flanke auftreten soll, und eines Rest-Wertes, der den auf den Quotienten-Wert folgenden Bruchteil einer Periode des Taktsignals angibt, um zu bestimmen, wann die Flanke auftreten soll;
- einen Koinzidenzdetektor (13, 13A) zum Erzeugen eines Ausgangssignals, wenn das Ausgangssignals von dem Zähler (9) gleich dem Quotienten-Wert ist; und
- ein programmierbares Verzögerungsmittel (14, 98) mit einer Eingangsleitung zum Empfangen des Ausgangssignals von dem Koinzidenzdetektor (13, 13A) und mit einer Ausgangsleitung zur Ausgabe einer verzögerten Version des Ausgangssignals des Koinzidenzdetektors (13, 13A), wobei das programmierbare Verzögerungsmittel (14, 98) eine durch das Rest-Signal programmierte Verzögerung hat.

13. Zeitgebersystem nach Anspruch 12, wobei der Speicher (10) von einer Zentralrecheneinheit (18) geladen wird.

14. Zeitgebersystem nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß der Speicher (10) eine Vielzahl von Werten beinhaltet, wobei jeder Wert eine unterschiedliche, innerhalb einer einzigen Zeitperiode zu erzeugende Flanke bestimmt.

15. Zeitgebersystem nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß der Speicher (10) von einem Zähler (8) gesteuert wird.

16. Zeitgebersystem nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, daß die Adressierung des Speichers (10) durch eine Zentralrecheneinheit (18) gesteuert wird.

17. Zeitgebersystem nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß der Speicher (10) durch einen Hochgeschwindigkeits-Mustergenerator gesteuert wird.

18. Zeitgebersystem nach einem der Ansprüche 12 bis 17, dadurch gekennzeichnet, daß das Laden-Signal synchron mit dem Taktsignal ist.

19. Zeitgebersystem nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, daß der Betrieb des Zeitgebersystems mit Ausnahme des programmierbaren Verzögerungsmittels (14) mit dem Taktsignal synchron verläuft.

20. Zeitgebersystem nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, daß die durch das programmierbare Verzögerungsmittel (14) vorzusehende, erforderliche Verzögerungszeit kleiner als die oder gleich der Periode des Taktsignals mit fester Frequenz ist.

21. Zeitgebersystem nach Anspruch 12, dadurch gekennzeichnet, daß der Speicher (10) einen ersten Speicher zum Speichern eines ersten Wertes, der die Anzahl der Taktsignale nach dem Start einer Periode angibt, nach denen eine Flanke zu erzeugen ist, und einen zweiten Speicher zum Speichern eines zweiten Wertes, der den Bruchteil einer Periode des Taktsignals angibt, der auf die Anzahl der Taktsignale aufzuaddieren ist, um die zu erzeugende Flanke zu erzeugen, umfaßt, wobei der Addierer (12A) zu dem in dem zweiten Speicher gespeicherten Wert den Offset-Wert addiert und ein erstes Ausgangssignal des Addierers (12A), das die ganzzahlige Anzahl der Taktsignale angibt, nach denen die Flanke auftreten soll, und ein zweites Ausgangssignal des Addierers (12A) liefert, das den Bruchteil einer Periode des Taktsignals nach dem ersten Ausgangssignal des Addierers (12A) angibt, um zu bestimmen, wann die Flanke auftreten soll, und die Verzögerung des programmierbaren Verzögerungsmittels (14, 98) durch das erste Ausgangssignal und das zweite Ausgangssignal des Addierers (12A) programmiert wird.

22. Zeitgebersystem nach Anspruch 21, dadurch gekennzeichnet, daß das programmierbare Verzögerungsmittel ein erstes Verzögerungsmittel (98), das eine Verzögerung entsprechend der Periode des Taktsignals bereitstellen kann, und ein zweites Verzögerungsmittel (14), das eine durch den zweiten Ausgangssignalwert des Addierers (12A) gesteuerte Verzögerung bereitstellen kann, enthält.

23. Zeitgebersystem nach Anspruch 22, dadurch gekennzeichnet, daß das erste Verzögerungsmittel (98) ein digitales Verzögerungsmittel ist.

24. Zeitgebersystem nach einem der Ansprüche 21 bis 23, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speicher des Speichers (10) von einer Zentralrecheneinheit (18) geladen werden.

25. Zeitgebersystem nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speicher des Speichers (10) jeweils eine Vielzahl von Werten beinhalten, die jeweils eine andere, während einer einzigen Periode zu erzeugende Flanke bestimmen.

26. Zeitgebersystem nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speicher des Speichers (10) durch einen Zähler (8) adressiert werden.

27. Zeitgebersystem nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speicher des Speichers (10) von einer Zentralrecheneinheit (18) adressiert werden.

28. Zeitgebersystem nach einem der Ansprüche 21 bis 25, dadurch gekennzeichnet, daß der erste Speicher und der zweite Speicher des Speichers (10) durch einen Hochgeschwindigkeits-Mustergenerator adressiert werden.

29. Zeitgebersystem nach einem der Ansprüche 21 bis 28, dadurch gekennzeichnet, daß das erste Ausgangssignal des Addierers (12A) eine Summe und das zweite Ausgangssignal des Addierers (12A) ein Übertrag ist.

30. Zeitgebersystem nach einem der Ansprüche 21 bis 29, dadurch gekennzeichnet, daß das Laden-Signal mit dem Taktsignal synchron ist.

31. Zeitgebersystem nach einem der Ansprüche 21 bis 30, dadurch gekennzeichnet, daß die Befehlsabfolge mit dem Taktsignal synchron ist.

32. Zeitgebersystem nach einem der Ansprüche 21 bis 31, dadurch gekennzeichnet, daß die gesamte, erforderliche, von dem programmierbaren Verzögerungsmittel (14, 98) bereitzustellende Verzögerung kleiner als die oder gleich der Periode des Taktsignals mit fester Frequenz ist.