KR880011640A - 타이밍 신호 발생기 - Google Patents

타이밍 신호 발생기 Download PDF

Info

Publication number
KR880011640A
KR880011640A KR1019880000417A KR880000417A KR880011640A KR 880011640 A KR880011640 A KR 880011640A KR 1019880000417 A KR1019880000417 A KR 1019880000417A KR 880000417 A KR880000417 A KR 880000417A KR 880011640 A KR880011640 A KR 880011640A
Authority
KR
South Korea
Prior art keywords
signal
output
period
signal generator
timing signal
Prior art date
Application number
KR1019880000417A
Other languages
English (en)
Other versions
KR940001682B1 (ko
Inventor
디.매글리오코 폴
알. 브리스토우 스티븐
Original Assignee
원본미기재
메가테스트 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 메가테스트 코오퍼레이션 filed Critical 원본미기재
Publication of KR880011640A publication Critical patent/KR880011640A/ko
Application granted granted Critical
Publication of KR940001682B1 publication Critical patent/KR940001682B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

타이밍 신호 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 주기발생기의 불록다이어그램.
제4도는 본 발명의 다른 실시예에 의한 발생기의 불록 다이어그램.

Claims (32)

  1. 타이밍 신호 발생기에 있어서, 고정된 주파수 클럭신호를 수신하는 수단을 포함하고, 이것을 발생된 출력주기내에 상기한 클럭신호의 수를 한정하는 값을 저장하는 제1기억장치와 출력주기내에 상기한 클럭신호의 수를 가산하는데 필요한 클럭신호주기의 일부를 한정하는 값을 저장하는 제2기억장치를 포함라고 상기한 클럭신호를 수신하기 위한 제1입력단말기와 계수기로 하여금 새로운 주기의 클럭신호를 계수토록 하는 LOAD신호를 수신하기 위한 제2입력 단말기를 포함하고, 상기한 계수기가 새로운 주기의 클럭시호를 계수할 때 제1출력신호를 공급하는 제1출력단자와 제1출력신호 다음의 제2출력신호를 계수할 때 제2출력 신호를 공급하는 제2출력단자를 포함하고, LOAD 신호에 따라 상기한 계수기의 제1 또는 제2출력신호를 선택하기 위한 수단을 포함하고, 상기한 가산기의 제1출력신호가 클럭신호의 주기와 같거나 크고, 가산기의 합이 제2기억장치에 적재되고, 제2기억장치에 적재된 값과 제1출력신호값을 가산하고, 요구되어지는 신호의 주기에서 일부를 한정하는 제1출력신호를 공급하는 가산기를 포함하고, LOAD신호에 따라 상기한 계수기의 제2출력신호를 선택하기 위한 수단의 클럭신호보다 크거나 같을 경우 및 상기한 가산기의 제1출력신호가 LOAD 신호에 따라 상기한 계수기의 제1출력신호를 선택하기 위한 수단의 클럭신호보다 작을 경우를 상기한 가산기의 제2출력신호가 가르킬 때 상기한 선택수단에 가산기의 제2출력신호를 입력하기 위한 수단을 포함하고, 상기한 LOAD 신호는 상기한 가장 인접한 클럭신호레 동기되는 새로운 주기의 시작점을 한저아고 상기한 가상지의 제1출력신호가 LOAD 신호와 발생된 주기의 실제 시작점 사이의 관계를 한정하는 것을 특징으로 하는 타이밍 신호 발생기.
  2. 제1항에 있어서, 중앙처리장치가 제1 및 제2기억장치에 값을 적재하는 것을 특징으로 하는 타이밍 신호 발생기.
  3. 제1항에 있어서, 상기한 제1 및 제2기억장치에 각각 다수의 값이 포함되고 이 값들은 서로 다른 주기를 한정하는 것을 특징으로 하는 타이밍 신호 발생기.
  4. 제1항에 있어서, 상기한 제1 및 제2기억장치의 주소가 계수기의 의해 제어되는 것을 특징으로 하는 타이밍 신호 발생기.
  5. 제3항에 있어서, 상기한 제1, 제2기억장치를 중앙처리장치로 제어하는 것을 특징으로 하는 타이밍 신호 발생기.
  6. 제3항에 있어서, 상기한 제1, 제2기억장치를 고속패턴발생기로 제어하는 것을 특징으로 하는 타이밍 신호 발생기.
  7. 제1항에 있어서, 상기한 가산기의 제1출력신호가 합산값이고, 제2출력신호는 캐리인 것을 특징으로 하는 타이밍 신호 발생기.
  8. 제1항에 있어서, 신호 입력수단이 레지스터인 것을 특징으로 하는 타이밍 신호 발생기.
  9. 제8항에 있어서, 상기한 레지스터가 LOAD 신호에 의해 적재되는 것을 특징으로 하는 타이밍 신호 발생기.
  10. 제8항에 있어서, LOAD 신호가 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호 발생기.
  11. 제1항에 있어서, 상기한 가산동작이 상기한 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호 발생기.
  12. 제1항에 있어서, 고정된 주파수 클럭신호를 수신하는 수단을 포함하고, LOAD 신호를 수신하기 위한 제1입력단자를 포함하고, LOAD 신호는 새로운 주기의 시작점을 한정하고, 직전 클럭신호와 동기되며, LOAD 신호와 주기의 실제 시작점 사이의 관계를 한정하는 오프세트 값을 수신하기 위한 제2입력단자를 포함하며, 상기한 주기의 시작점에서 에지가 발생하도록 하는 신호를 저장할 기억장치를 포함하고, 상기한 LOAD 신호의 수신에 따라 클럭신호를 계수하고, 현재 주기의 시작점이 LOAD 신호에 의해 한정되므로써 수신된 클럭신호들을 가르키는 출력신호를 공급하는 계수기를 포함하고, 사기한 기억장치에 저장된 값과 오프세트 값을 가산하고, 에지가 발생한 후, 상기한 클럭신호의 총수를 한정하는 몫 출력값을 제공하고 에지가 발생한 후 상기 몫 출력값 이후에 클럭시호의 일부를 한정하는 나머지 값을 제공하는 가산기를 포함하고 상기한 계수기의 출력신호가 상기한 몫 출력값과 같아질 때 출력신호를 발생하는 일티검툴기를 포함하고, 상기한 일치검출기의 출력신호를 수신하기 위한 입력단자와 일치검출기의 지연된 출력신호를 제공하기 위한 출력단자를 갖는 프로그램 가능한 지연수단을 포함하고 상기한 나머지 출력값(신호)에 따라 프로그램 되어지는 것을 특징으로 하는 타이밍 신호 발생기.
  13. 제12항에 있어서, 중앙처리장치가 제1 및 제2기억장치에 값을 적재하는 것을 특징으로 하는 타이밍 신호 발생기.
  14. 제12항에 있어서, 상기한 기억장치에는 다수의 데이터가 저장되고 각 데이터 단일주기내에서 서로 다른 에지를 발생토록 하는 것을 특징으로 하는 타이밍 신호 발생기.
  15. 제12항에 있어서, 상기한 기억장치의 주소가 계수기에 의해 제어되는 것을 특징으로 하는 타이밍 신호 발생기.
  16. 제14항에 있어서, 상기한 기억장치를 주소가 계수기에 의해 제어되는 것을 특징으로 하는 타이밍 신호 발생기.
  17. 제14항에 있어서, 상기한 기억장치를 고속패턴발생기로 제어하는 것을 특징으로 하는 타이밍 신호 발생기.
  18. 제12항에 있어서, LOAD 신호가 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호 발생기.
  19. 제12항에 있어서, 프로그램 가능한 지연수단의 한 기능으로서 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호 발생기.
  20. 제12항에 있어서, 프로그램 가능한 지연수단으로 제공되는 총 지연시간이 상기한 고정주파클럭신호의 주기보다 작거나 같은 것을 특징으로 하는 타이밍 신호 발생기.
  21. 타이밍 신호발생기에 있어서, 고정된 주파수클럭신호를 수신하는 수단을 포함하고, LOAD 신호를 수신하기 위한 제1입력단자를 포함하고, LOAD 신호는 새로운 주기의 시작점을 한정하고, 직전 클럭신호와 동기되며, LOAD 신호와 주기의 실제 시작점 사이의 관계를 한정하는 오프세트값을 수신하기 위한 제2입력단자를 포함하며, 상기한 주기의 시작점에서 에지가 발생할 때 주기가 시작된 후 클럭신호를 한정하는 제1값을 저장할 제1기억장치를 포함하고, 에지를 공급하는데 필요한 클럭신호주기의 일부를 한정하는 제2값을 저장할 제2기억장치를 포함하고 상기한 LOAD 신호의 주기에 따라 클럭신호를 계수하고, 현재 주기의 시작점이 LOAD 신호에 의해 한정되므로써 수신된 클럭신호들을 가르키는 출력신호를 공급하는 계수기를 포함하고 상기한 기록장치에 저장된 값과 오프세트값을 가산하고, 에지가 발생한 후 상기한 클럭신호의 총수를 한정하는 제1출력값을 제공하고 에지가 발생한 후 상기 제1출력값 이후에 클럭신호의 일부를한정하는 제 2 값을 제공하는 가산기를 포함하고 상기한 계수기의 출력신호가 상기한 제1 출력값과 같아질때 출력신호를 발생하는 일치검출기를 포함하고, 상기한 일치검출기의 출력신호를 수신하기 위한 입력단자와 일치검출기의 지연된 출력신호를 제공하기 위한 출력단자를 갖는 프로그램 가능한 지연수단을 포함하고, 상기한 제2출력값(신호)에 따라 프로그램 되어지는 것을 특징으로 하는 타이밍 신호 발생기.
  22. 제21항에 있어서, 상기한 클럭신호의 주기와 같은 지연을 제공하는 제1지연수단과 상기한 가산기의 제2출력값에 의해 프로그램 가능한 제2지연수단을 포함하는 것을 특징으로 하는 타이밍 신호 발생기.
  23. 제22항에 있어서, 상기한 제1지연수단이 디지털 지연수단인 것을 특징으로 하는 타이밍 신호 발생기.
  24. 제21항에 있어서, 중앙처이장치가 제1 및 제2기억장치에 값을 적재하는 것을 특징으로 하는 타이밍 신호 발생기.
  25. 제21항에 있어서, 제1 및 제2기억장치에는 각각 다수의 값들이 저장되고 각 값들은 단일주기 동안 발생되는 서로 다른 에지를 한정하는 것을 특징으로 하는 타이밍 신호 발생기.
  26. 제21항에 있어서, 상기한 기억장치의 주소가 계수기에 의해 제어되는 것을 특징으로 하는 타이밍 신호 발생기.
  27. 제25항에 있어서, 상기한 기억장치를 중앙처리장치로 제어하는 것을 특징으로 하는 타이밍 신호 발생기.
  28. 제26항에 있어서, 상기한 기억장치를 고속패턴발생기로 제어하는 것을 특징으로 하는 타이밍 신호 발생기.
  29. 제21항에 있어서, 상기한 가산기의 제1출력신호가 합산값이고, 제2출력신호는 캐리인 것을 특징으로 하는 타이밍 신호 발생기.
  30. 제21항에 있어서, LOAD 신호가 상기한 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호 발생기.
  31. 제21항에 있어서, 상기한 가산동작이 상기한 클럭신호와 동기되는 것을 특징으로 하는 타이밍 신호발생기.
  32. 제21항에 있어서, 프로그램 가능한 지연수단으로 제공되는 총 지연시간이 상기한 고정주파클럭신호의 주기보다 작거나 같은 것을 특징으로 하는 타이밍 신호 발생기.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880000417A 1987-01-28 1988-01-21 타이밍신호 발생기 KR940001682B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/008,212 1987-01-28
US07/008212 1987-01-28
US07/008,212 US4779221A (en) 1987-01-28 1987-01-28 Timing signal generator

Publications (2)

Publication Number Publication Date
KR880011640A true KR880011640A (ko) 1988-10-29
KR940001682B1 KR940001682B1 (ko) 1994-03-05

Family

ID=21730380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000417A KR940001682B1 (ko) 1987-01-28 1988-01-21 타이밍신호 발생기

Country Status (6)

Country Link
US (1) US4779221A (ko)
JP (1) JPS63271625A (ko)
KR (1) KR940001682B1 (ko)
DE (1) DE3801993C2 (ko)
FR (1) FR2610154B1 (ko)
IN (1) IN170088B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274796A (en) * 1987-02-09 1993-12-28 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
USRE36063E (en) * 1987-02-09 1999-01-26 Teradyne, Inc. Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal
US5185880A (en) * 1989-06-05 1993-02-09 Matsushita Electric Industrial Co., Ltd. Stored instructions executing type timing signal generating system
US5212443A (en) * 1990-09-05 1993-05-18 Schlumberger Technologies, Inc. Event sequencer for automatic test equipment
US5225772A (en) * 1990-09-05 1993-07-06 Schlumberger Technologies, Inc. Automatic test equipment system using pin slice architecture
FR2684208B1 (fr) * 1990-10-30 1995-01-27 Teradyne Inc Circuit destine a fournir une information de periode.
CA2127192C (en) * 1993-07-01 1999-09-07 Alan Brent Hussey Shaping ate bursts, particularly in gallium arsenide
WO1996028745A2 (en) * 1995-03-16 1996-09-19 Teradyne, Inc. Timing generator with multiple coherent synchronized clocks
US5566188A (en) * 1995-03-29 1996-10-15 Teradyne, Inc. Low cost timing generator for automatic test equipment operating at high data rates
US7366966B2 (en) * 2005-10-11 2008-04-29 Micron Technology, Inc. System and method for varying test signal durations and assert times for testing memory devices
US8295182B2 (en) * 2007-07-03 2012-10-23 Credence Systems Corporation Routed event test system and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3478325A (en) * 1967-01-16 1969-11-11 Ibm Delay line data transfer apparatus
US3633113A (en) * 1969-12-22 1972-01-04 Ibm Timed pulse train generating system
US4063308A (en) * 1975-06-27 1977-12-13 International Business Machines Corporation Automatic clock tuning and measuring system for LSI computers
US4231104A (en) * 1978-04-26 1980-10-28 Teradyne, Inc. Generating timing signals
US4482983A (en) * 1980-06-23 1984-11-13 Sperry Corporation Variable speed cycle time for synchronous machines
JPS6089775A (ja) * 1983-08-01 1985-05-20 フエアチアイルド　カメラ　アンド　インストルメント　コ−ポレ−シヨン 自動テスト装置用のテスト期間発生器
JP2539600B2 (ja) * 1985-07-10 1996-10-02 株式会社アドバンテスト タイミング発生装置

Also Published As

Publication number Publication date
US4779221A (en) 1988-10-18
DE3801993A1 (de) 1988-08-11
IN170088B (ko) 1992-02-08
JPS63271625A (ja) 1988-11-09
KR940001682B1 (ko) 1994-03-05
FR2610154A1 (fr) 1988-07-29
FR2610154B1 (fr) 1990-08-17
DE3801993C2 (de) 1994-03-17

Similar Documents

Publication Publication Date Title
KR880011640A (ko) 타이밍 신호 발생기
JPS5454536A (en) Data processor
EP0234038A3 (en) Apparatus for identifying the lru storage unit in a memory
JPS5541578A (en) Memory unit
US4775954A (en) Apparatus for generating timing signals used for testing ICs having two enable input terminals
US4758983A (en) Method and circuit arrangement for content controlled addressing of a memory
US4285047A (en) Digital adder circuit with a plurality of 1-bit adders and improved carry means
US4570056A (en) Automatically adaptable radix conversion system for use with variable length input numbers
JPH0483425A (ja) パルス発生回路
KR980700575A (ko) 주기발생장치
JPS55154663A (en) Convolution operating system
JPH01265609A (ja) 擬似乱数発生装置
JPS564928A (en) Pulse repetitive frequency discrimination system
JPS567146A (en) Process time reducing method for microcomputer
KR890006240Y1 (ko) 디지탈 주파수 체배기
JP2831031B2 (ja) 周期発生器
JPS5616388A (en) Generating circuit of time-division multifrequency signal
JPS5758206A (en) Address circuit of memory
JPH0635561A (ja) 任意波形発生器
JPS5642844A (en) Bus system input reader
JPS61138337A (ja) 計数回路
JPS5771046A (en) Random-number generator
JPS5635536A (en) Digital phase synchronous circuit
JPH0555832A (ja) デジタル信号発生器
JPS54157056A (en) Memory check system in cash register

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080305

Year of fee payment: 15

EXPY Expiration of term