KR890006240Y1 - 디지탈 주파수 체배기 - Google Patents
디지탈 주파수 체배기 Download PDFInfo
- Publication number
- KR890006240Y1 KR890006240Y1 KR2019860012841U KR860012841U KR890006240Y1 KR 890006240 Y1 KR890006240 Y1 KR 890006240Y1 KR 2019860012841 U KR2019860012841 U KR 2019860012841U KR 860012841 U KR860012841 U KR 860012841U KR 890006240 Y1 KR890006240 Y1 KR 890006240Y1
- Authority
- KR
- South Korea
- Prior art keywords
- counter
- output
- pulse
- signal
- pulse generator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Abstract
내용 없음.
Description
제1도는 본 고안의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 영점 판별부 2,6 : 펄스 발생부
3,5,8 : 카운터 4 : 데어터 입력부
7 : 노아게이트
본 고안은 입력신호를 사용자 임의로 체배할 수 있는 디지탈 주파수 체배기에 관한 것이다.
일반적인 아날로그 방식의 체배기는 체배하는 속도가 늦기 때문에 이를 이용한 시스템의 처리 동작이 늦게되며, 입력신호에 대해서 어느 특정한 수로 체배하는 가닭에 여러 시스템에서는 이용될 수가 없는 단점이 있었다.
따라서 본 고안은 상기와 같은 제반 결점을 해소코자 안출한 것으로써, 입력신호를 사용자가 소망하는 주파수로 체배하는 디지탈 주파수 체배기를 제공하는데 그 목적이 있다.
이하, 첨부된 도면에 의거하여 상기와 같은 본 고안의 목적을 달성할 수 있는 실시예를 상세히 기술하면 다음과 같다.
첨부된 도면은 본 고안의 회로도로써, 입력신호(FS)의 1주기 동안 영점, 즉 제로점을 통과하는 수를 판별하는 영점 판별부(1)와 입력신호(FS)의 1주기에 해당되는 펄스를 출력하는 펄스 발생부(2)와 펄스발생부(2)에서 출력되는 펄스를 인네이블 신호로 하고 리세트 신호(RE)를 받아 리세트되며 로우드신호(LD)를 받아 로딩하는 카운터(3)와 상기 카운터(3)에 임의의 데이터를 입력하여 주파수를 체배하도록 사용자가 데이터를 입력시키는 데이터 입력부(4)와 상기한 카운터(3)에 인가된 클럭신호를 클럭단자(CK)에 인가되도록 하는 한편 카운터(3)에서 출력되는 캐리(Carry)신호를 인네이블 신호, 리세트신호(RE)를 리세트 신호로하여 카운트하는 카운터(5)와 펄스발생부(2)에서 출력되는 펄스에서 하강 펄스일때 순간 하나의 펄스를 발생하는 펄스발생부(6)아 펄스 발생부(6)에서 발생하는 펄스 및 후술하는 카운터(8)에서 출력되는 캐리(Carry)신호를 각각 입력으로 하여 배타적 논리합하는 노아게이트(7)와 카운터(5)에서 카운트되어 출력된 데이타를 받아 노아게이트(7)의 출력을 로우드 신호로 하여 카운트하는 카운터(8)등으로 본 고안의 회로가 구성된다.
상기한 바와 같은 구성을 가진 본 고안의 회로 동작을 상세히 설명한다.
입력신호(FS)의 1주기에 해당되는 펄스가 펄스 발생부(2)로부터 출력되어 카운터(2)의 인네이블단자(EN)에 인가된 상태에서 사용자가 데이터 입력부(4)를 통하여 임의의 데이터, 즉 입력신호(FS)를 분주하고자하는 데이터(N)를 입력시키고 로우드시키면 카운트(3)는 다운카운트 동작을 한다.
카운트(3)이 다운카운트하는 동안 캐리(Carry)신호가 출력되어 카운터(5)의 인네이블 단자(EN)에 인가되면 카운트(5)에서 카운트되어 출력되는 데이터(A)는 아래와 같다.
FC : 클럭주파수 FS : 입력신호 N : 데이터 입력부에 입력된 데이터
카운터(5)에서 출력된 데이터(A)가 카운터(8)에 입력되면 카운터(5)는 펄스발생부(2)에서 발생하는 펄스가 하강 펄스일때 입력된 펄스를 2분주하는 펄스 발생부(6)의 출력이 배타적 오아게이트(7)를 통하여 인가되는 신호를 로우드 신호로 하여 다운하기 시작한다.
이와같이 카운터(8)이 다운 카운트하는 동안 출력되는 캐리(Carry)가 입력신호(FS)를 데이터 입력부(4)에서 입력되는 데이터(N)만큼 분주된 신호이다.
여기서 카운터(8)의 캐리단자(CA)에서 출력되는 신호, 즉 주파수 체배를 FO라하면, F0=N.FS이다.
그리고 FO는 클럭주파수 FO를 카운터(5)에서 A를 다운카운트되므로 이를 식으로 나타내면이다.
결국값이 된다.
따라서 입력신호(FS)는 데이터 입력부(4)에서 입력된 임의의 데이터(N)에 의해서 체배되어 출력된다.
상술한 바와 같이 동작하는 본 고안의 작용효과는 입력신호를 사용자가 원하는 임의의 주파수로 체배시킬 수 있는 이점이 있다.
Claims (1)
- 입력신홈(FS)의 1주기에 해당되는 펄스를 출력하는 펄스 발생부(2)의 출력을 받아 데이터 입력부(4)에서 입력된 데이터에 다운 카운트하는 카운터(3)와, 펄스 발생부(2)에서 출력되는 펄스의 하강에서 입력펄스를 반주하는 펄스발생부(6)와, 펄스발생부(6)의 출력과 카운터(8)의 캐리신호를 각각 입력으로 하는 노아게이트(7)와, 상기한 카운터(3)의 캐리신호를 인네이블 신호로하여 다운 카운트하는 카운터(5)와, 카운터(5)에서 다운 카운트에서 출력되는 데이터를 입력하는 한편 노아게이트(7)의 출력을 로우드신호로 하여 카운트하는 카운터(8)등을 구비하여 이루어진 것을 특징으로 하는 디지탈 주파수 체배기.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860012841U KR890006240Y1 (ko) | 1986-08-23 | 1986-08-23 | 디지탈 주파수 체배기 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860012841U KR890006240Y1 (ko) | 1986-08-23 | 1986-08-23 | 디지탈 주파수 체배기 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880005394U KR880005394U (ko) | 1988-05-12 |
KR890006240Y1 true KR890006240Y1 (ko) | 1989-09-18 |
Family
ID=19255169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860012841U KR890006240Y1 (ko) | 1986-08-23 | 1986-08-23 | 디지탈 주파수 체배기 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890006240Y1 (ko) |
-
1986
- 1986-08-23 KR KR2019860012841U patent/KR890006240Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880005394U (ko) | 1988-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880003238A (ko) | 클럭 재생 장치 | |
US3548328A (en) | Digital fm discriminator | |
GB1415342A (en) | Speed measurement and indication apparatus | |
CA1040725A (en) | Rotational movement transducer output modifying circuit | |
KR890006240Y1 (ko) | 디지탈 주파수 체배기 | |
US3590231A (en) | Digital signal generator using digital differential analyzer techniques | |
JP2908080B2 (ja) | 可変分周回路 | |
JPH06188872A (ja) | 同期保護回路 | |
RU2227920C1 (ru) | Устройство для измерения ускорений | |
ES485422A1 (es) | Perfeccionamientos en sistemas de tratamiento de senales di-gitales | |
GB942219A (en) | Improvements in or relating to digital electrical calculating apparatus | |
SU1153326A1 (ru) | Устройство дл умножени | |
SU966847A1 (ru) | Умножитель частоты импульсов | |
SU1751749A1 (ru) | Устройство дл подсчета количества единиц в двоичном числе | |
SU748270A1 (ru) | Цифровой измеритель отклонени измер емой частоты от номинальной | |
SU928345A2 (ru) | Дискретный умножитель частоты следовани импульсов | |
JPS5953505B2 (ja) | 回転速度検出方式 | |
SU842810A1 (ru) | Двоичный делитель частоты | |
SU834823A1 (ru) | Цифровой умножитель частоты сле-дОВАНи иМпульСОВ | |
SU402874A1 (ru) | Устройство для обработки статистической информации | |
SU798833A1 (ru) | Делительно-множительное устройство | |
JPS6419826A (en) | Digital pll circuit | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
SU517152A1 (ru) | Умножитель частоты периодических импульсов | |
SU1160405A1 (ru) | Цифровой логарифмический функциональный преобразователь |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |