SU834823A1 - Цифровой умножитель частоты сле-дОВАНи иМпульСОВ - Google Patents
Цифровой умножитель частоты сле-дОВАНи иМпульСОВ Download PDFInfo
- Publication number
- SU834823A1 SU834823A1 SU792809629A SU2809629A SU834823A1 SU 834823 A1 SU834823 A1 SU 834823A1 SU 792809629 A SU792809629 A SU 792809629A SU 2809629 A SU2809629 A SU 2809629A SU 834823 A1 SU834823 A1 SU 834823A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- frequency
- additional
- divider
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
1
Изобретение относитс к цифровой измерительной и вычислительной технике и мОжрт быть использовано в качеству масштабирующего устройства, систем измерени , вычислени и автоматической обработки данных, а также в качестве цифрового синтезатора частоты.
Известно устройство дискретного умножени частоты, содержащее цепь последовательно соединенных удвоителей частоты и преобразователь частота- напр жение, вход которого объединен со входом первого из удвоителей частоты и подключен к клемме источника входного сигнала, а выход - к управл ющим входам удвоителей частоты 1.
Недостатком устройства вл етс невозможность получени дробных коэффициентов умножени больщих единицы.
Наиболее близким по технической сущности к изобретению вл етс устройство, содержащее счетчиковый делитель частоты, установочный блок, элементы И, блок фазовой автоподстройки, первый вход которого соединен с выходом элемента ИЛИ, а второй - с выходом блока фазовой автоподстройки , вход которого соединен с выходом установочного блока, разр дные выходы которого соединены с первыми входами элементов И, вторые входы которых соединены с разр дными выходами счетчикового делител частоты, а выходы - с входами элемента ИЛИ 2.
Недостатком известного устройства вл етс отсутствие возможности получени дробного коэффициента умножени больше единицы.
Цель изобретени - обеспечение возможности получени коэффициента умножени , выраженного неправильной дробью.
Claims (2)
- Указанна цель достигаетс тем, что в цифровой умножитель частоты, содержащий делитель частоты, вход которого подключен к входной шине, а разр дные выходы - к первым входам соответствующих элементов И, вторые входы которых соединены с соответствующими разр дными выходами установочного блока, а выходы - со входами элемента ИЛИ, выход которого соединен со входом блока фазовой автоподстройки частоты, ко второму входу которого подключен выход цифроаналогового преобразовател , вход которого соединен с выходом установочного блока, введены дополнительный элемент И, элемент НЕ. и дополнительный разр д установочного блока, выход которого подключен k первому входу дополнительного элемента И, второй вход которого соединен с выходом элемента НЕ, вход которого подключен к входу делител частоты, а выход - с дополнительным входом элемента ИЛИ. На чертеже представлена структурна схема предлагаемого устройства. Устройство содержит делитель I частоты , выполненный в виде счетчика, элементы 2-1,.. 2-пИ , блок 3 установочный, элемент 4 ИЛИ, элемент 5 НЕ, блок 6 фазовой автоподстройки частоты, цифроаналоговый преобразователь 7, дополнительный элемент 8 И. Устройство работает следующим образом . Поступающие на вход устройства импульсы , будучи сн тыми с одноименных плечтриггеров делител 1, вл ютс несовпадающими во времени по какому-то из одноименных фронтов импульсов и разнесены на период входной частоты, что позвол ет осуществл ть селективное пропускание импульсов на выход через элементы 2 в зависимости от положени блока 3 через элемент 4. Импульсы со входа устройства через элемент 5, обеспечивающий сдвиг на Т/2 по отнршению к импульсам, попускаемым с плеч триггеров, также могут быть селективно пропущены на выход через элемент 8 в зависимости от положени дополнительно введениого разр да блока 3, дл чего в элементе 4 также введен дополнительный вход. На выходе элемента 4;импульсы представл ют собой комбинацию входной астоты и ее.субгармонических составл ющих с выходов делител 1. При осуществлении отбора только с разр дов делител 1 коэффициент умножени меньше единицы, при отборе импульсов только с элемента 5 коэффициент умножени равен единице. При совместном отборе коэффициент умножени больше единицы и может быть равен двум. Дискретность установки коэффициента определ етс числом разр дов делител 1, так, например, при выполнении счетчика в двоичном коде с 10-ю разр дами дискретность установки составит 1/1024 или, в общем случае, 1/2. Следует отметить, что на выходе элемента 4 частота сформирована по числу импульсов за период цикла работы делител 1, при этом она содержит пропуски и вставки субгармоник частоты. Дл получени равномерной частоты на выходе устройства импульсы с выхода, элемента 4 поступают на вход блока 6, который выполн етс в виде инерционной системы автоматического регулировани ,, причем дл обеспечени захвата и режима синхронизма в нем с блока 3 через цифроаналоговый преобразователь 7 к блоку 6 подводитс напр жение, при кото- . ром частота щ выходе устройства уже приближенно равна заданной частоте, определ емой коэффициентом умножени . Ввиду астатизма блока 6 по частоте погрешность при этом практически не вноситс , Преимущество предлагаемого устройства заключаетс в получении спектрально чистого сигнала на выходе, в возможности получени частоты, умноженной на дробный коэффициент больше единицы, что позвол ет использовать устройство в системах измерени , вычислени автоматического управлени и обработки данных. Формула изобретени Цифровой умножитель частоты следовани импульсов, содержащий делитель частоты , вход которого подключен к входной щине, а разр дные выходы - к первым входам соответствующих элементов И, вторые входы которых соединены с соответствующими разр дными выхрдами установочного блока, а выходы - со входами элемента ИЛИ, выход которого соединен со входом блока фазовой автоподстройки частоты, ко второму входу которого подключен выход цифроаналогового преобразовател , вход которого соединен с выходом установочного блока, отличающийс тем, что, с целью обеспечени возможности получени коэффициента умножени , выраженного неправильной дробью, в него введены дополнительный элемент И, элемент НЕ и дополнительный разр д установочного блока, выход которого подключен к первому входу дополнительного элемента И, второй вход которого соединен с выходо.м элемента НЕ, вход которого подключен к входу делител частоты, а выход - с дополнительным входом элемента ИЛИ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 311391, кл. Н 03 К 3/72, 27.03.70.
- 2.Патент Великобритании № 1264903, кл. Н 03 В 3/08, 23.02.72.7i/y 99W ч
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792809629A SU834823A1 (ru) | 1979-08-17 | 1979-08-17 | Цифровой умножитель частоты сле-дОВАНи иМпульСОВ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792809629A SU834823A1 (ru) | 1979-08-17 | 1979-08-17 | Цифровой умножитель частоты сле-дОВАНи иМпульСОВ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU834823A1 true SU834823A1 (ru) | 1981-05-30 |
Family
ID=20846286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792809629A SU834823A1 (ru) | 1979-08-17 | 1979-08-17 | Цифровой умножитель частоты сле-дОВАНи иМпульСОВ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU834823A1 (ru) |
-
1979
- 1979-08-17 SU SU792809629A patent/SU834823A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4339722A (en) | Digital frequency multiplier | |
US3696235A (en) | Digital filter using weighting | |
JPS5920988B2 (ja) | 信号処理装置 | |
US3835396A (en) | Device for changing frequency of constant amplitude square waves | |
SU834823A1 (ru) | Цифровой умножитель частоты сле-дОВАНи иМпульСОВ | |
CA1281385C (en) | Timing generator | |
GB2052815A (en) | Digital frequency multiplier | |
SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU577527A1 (ru) | Устройство дл умножени частот | |
SU938196A1 (ru) | Фазосдвигающее устройство | |
US4432065A (en) | Method and apparatus for generating a pulse train with variable frequency | |
SU826343A1 (ru) | Умножитель частоты следования периодических импульсов | |
SU817996A1 (ru) | Умножитель частоты следовани импуль-COB | |
SU849468A1 (ru) | Пересчетное устройство | |
SU642704A1 (ru) | Устройство дл вычислени зависимости вида | |
SU1005293A1 (ru) | Умножитель частоты следовани импульсов | |
SU369672A1 (ru) | Цифровой умножитель частоты | |
SU789883A1 (ru) | Анализатор спектра фурье-уолша | |
SU786009A2 (ru) | Управл емый делитель частоты | |
SU815862A1 (ru) | Частотный дискриминатор | |
SU930219A2 (ru) | Цифровой измеритель задержки | |
SU928610A1 (ru) | Умножитель частоты | |
SU817891A1 (ru) | Устройство дл делени частоты пов-ТОРЕНи иМпульСОВ | |
SU771563A1 (ru) | Цифровой измеритель периода | |
SU777824A1 (ru) | Перестраиваемый делитель частоты следовани импульсов |