SU777824A1 - Перестраиваемый делитель частоты следовани импульсов - Google Patents

Description

Изобретение относитс  к цифровым делител м частоты следовани  импульсов и может быть использовано в ЦИ|фровых синтезаторах частоты и устройствах .синхронизации цифровых систем.

Известно устройство дл  делени  частоты импульсов, содержащее счетчик, триггеры , вентили, инвертор и генератор эталонного сигнала 1.

Недостатком данного устройства  вл етс  не.достаточио высока  скорость измерени  .коэффициента .делени .

Известно также устройство, со..держащее двои-чный счетчик импульсов, включающий в себ  буферный и информационный регистры и сумматор, формирователь синхроимпульсов, еыходы которого соединены со входами Синхронизации счетчика импульсов, первый - неп-осредственло, а гвторой - через элемент И, инверторы, элементы И - ИЛИ, триггер, элемент ИЛИ и два элемента еравнени , .первые входы первого из которых соединены с разр дными выходами счетчика импульсов, первые входы второго - с выходами элементов И - ИЛИ, а вторые входы обоих элементов сравнени  - с шиной управлени  2.

Недостатком данного устройства  вл етс  сложность.

Целью изобретени   вл етс  упрощение устройства.

Поставленна  цель .достигаетс  тем, что :в перестраиваемый делитель частоты следовани  импульсов, содержащий двоичный счетчиж импульсо в, формирователь си«хроИ1млульсо1в , первый выход которого соедине.н с первым входом синхронизацией двоичного счетчика импульсов, а второй выход - не10 посредственно с Первым .ВХО.ДОМ первого элемента И, второй вход которого подключен ко входу инвертора и выходу элемента сравнени , а через второй элемент И, .второй вход которого подключен к выходу инвертора,- со вторым Входом синхролизации двоичного счетчика импульсов, разр дные выходы которого сое.динены с первыми входами элемента сраВнени , вторые вхо.ды которо.го подключены к кодовой шине, элемент ИЛИ .и триггер, введены дополнительный элемент И и дополнительные триггеры, первый вхо.д .первого из которых соединен с шиной управлени , второй вход - с ВЫХО.ДОМ первого элемента И, пер25 вый выхо.д - с первым установочным входом двоичного счетчи1ка импульсов и первым ВХО.ДОМ триггера и второй выход - со вторым установочным входом счетчика имлульсов и первым входом элемента ИЛИ,

30 второй вход которого соединен с выхо.дом

дополнительного элемента И, первый вход которого соединен с первым выходом формировател  синхроимпульсов, второй .вход- с выходом триггера, второй вход которого соединен со вторым .входом синхронизации двоичного счетчика импульсов, а выход элемента ИЛИ подключен ,ко входу второго дополнительного триггера.

На чертеже представлена структурна  электрическа  схема устройства.

Оно содержит формирователь 1 синхроимпульсо;Б , Счетчик 2 двоичных импульсов; регистр 3 информационный двоичного счетчика импульсов, регистр 4 буферный двоичного счетчика импульсов, сумматор 5 двоичного счетчика импзльсов, элемент 6 сравнени , элементы И 7-9, инвертор 10. триггеры -11-.13, элемент ИЛИ 14. Триггеры 11, 13 .выполнены со счетным входом.

Перестраиваемый делитель частоты следовани  импульсов работает следующим образом.

Частота /ох поступает на формирователь 1, на первом выходе .которого фор ируетс  импульсна  последовательность (С) с частотой и фазой, равными частоте и фазе .входного сигнала /вх а на втором выходе- импульсна  последовательность (С2) с частотой /сх отстающа  по фазе на Г80° (сдвинута  на величину Т-х/З). В зависимости от формы входн|ого сигнала, конкретна  реализаци  формировател  1 может быть различной.

В исходном состо нии на выходе элемента 6 присутствует «пулевой Потенциал, запрещающий прохождение синхроимпульсов С1 через элемент 7 и через инверто,р W разрещающий прохо кдение С/ через э.лемент 8 на синхровход (С) регистра 4.

С поступлением .каждого импульса С1 содержимое регистра 3 переписываетс  з регистр 4, при этом па вы.ходе сумматора 5 формируетс  число, равное сумме содержимого (п-1)-го старщих разр дов регистра 4 и значени  первого разр да регистра 4 (все разр ды - ).

Таким образом, с приходом каждого импульса серии С2 содержимое регистра 3 увеличиваетс  на единицу по -сравнению с предыдущим значением.

При достижении содержимым регистра 3 величины ./Уц {цела  часть .коэффициента делени  относительно или старщие (п-1) разр ды коэффициента делени , относительно /вых), срабатывает элемент 6, и «единичный сигнал с его выхода запрещает прохождение С1 па С-вход регистра 4 и разрещает прохождение С1 на счетный вход триггера //. Реакци  триггера /7 на воздействие сигнала С1 зависит от значени  Л/л (дробна  часть - 0,5 - коэффициента делени , относительно или пер.вый разр д коэффициента делени  относительно /вых.). Если Лд 0, то триггер 11 заблокирован по входу R, и на его первом выходе формируетс  импульс, поступающий на R-вход, регистра 4 и обнул ющий его. Если Nji, то триггер JJ разблокирован , и при каждом срабатывании элемента 6 .импульс С.1, поступа  на счетный вход триггера 11, переключает его в противоположное состо ние и формирует на его вы.ходах импульсы переноса. При этом пмЛульс переноса с первого выхода, поступа  на вход R регистра 4, обнул ет его и ставит в .«единичное состо ние триггер 12, разреща  при этом прохождение импульса С2 через элемент 9, элемент 14 на выход (Гвы.х) и выход триггера 13, формирующего

выходной сигнал / „ых-Импульс со второго выхода триггера // устанавливает «I в пэрвом разр де регистра 4 и через элемент 14 формирует сигнал , а поступа  на триггер ,13, формирует на его выхо.де симматричный сигнал /выл-- Таким образо л, перестраиваемый делитель частоты формирует сигнал / /BxWynp,  вл ющийс  симметричным 1«меапдр.ом при лю-бом целом

Nyu,,H импульсный сигнал / / вх Л упрЗ.

Таким образом, предлагаема  реализаци  перестраиваемого делител  частоты позвол ет исключить элемент сравнени  и элементы И- ИЛИ, объем которых пр мо

пропорционален числу разр дов счетчикаделител  импульсов, -что, в свою очередь, сокращает объем оборудовани  устройства в целом и .ведет к упрощению устройства.

Фор (М у л а и 3 о б .р е т е II и  

Перестраиваемый делитель частоты следовани  импульсов, содержащий двоичный счетчик импульсов, фор.мирователь

синхроимпульсов, парвый ВЫХОД которого соединен с первым входом синхронизации двоичного счетчика импульсов, а второй выход - непосредственпо с первым входом .первого элемента П, второй вход которого

подключен ко входу инвертора и выходу элемента сравнени , а через второй элемент И, второй вход которого подключен к выходу ипвертора,- со вторым входом синхронизации двоичного счетчика импульсов,

разр дные выхо.ды которого соединены с первыми входами элемента сравнени , вто-рые входы .которого подключены к кодовой щине, элемент ИЛИ и триггер, отличающийс  тем, что, с целью упрощени  устройства , в него введены дополнительный, элемент И и дополнительные триггеры, первый вход первого из которых соединен с щиной управлени , -второй вход - с выходом -первого элемента П, .первый выход - с

пе.рвым установочным входом .двоичного счетчика импульсов и первым входом триггера и второй выход, - со вторым установочным входом счетчика импульсов и первым входом элемента ИЛИ, второй вход

которого соединен с выходом дополнительного элемента И, первый вход которого соеди-нен с первым выходом формировател  синхроимпульсов, второй вход - .с выходом триггера, второй вход которого соединен со вторым входом синхронизации двоичного счетчика импульсов, а выход элемента ИЛИ подключен ко входу второго дололнительного триггера.

Источники информации,

прин тые во внима.ние при экспертизе:

1.Авторское свидетельство СССР № 527826, кл. Н 03 К 23/34, 04.05.75.

2.Авторское -свидетельство СССР по за вке № 2702759/18-21, кл. Н 03 К 23/00, 26.12.78 (прототип).

/

i i/ t

Пых

Пш

Claims (1)

1. Перестраиваемый делитель частоты следования импульсов, содержащий двоичный счетчик импульсов, формирователь синхроимпульсов, первый выход которого соединен с первым входом синхронизации двоичного счетчика импульсов, а второй .выход — непосредственно с первым входом первого элемента И, второй вход которого подключен ко входу инвертора и выходу элемента сравнения, а через второй элемент И, второй вход которого подключен к выходу инвертора,— со вторым входом синхронизации двоичного счетчика импульсов, разрядные выходы которого соединены с первыми входами элемента сравнения, вторые входы которого подключены к кодовой шине, элемент ИЛИ и триггер, отличающийся тем, что, с целью упрощения устройства, в него введены дополнительный элемент И и дополнительные триггеры, первый вход первого из которых соединен с шиной управления, второй вход — с выходом первого элемента И, .первый выход — с первым установочным входом двоичного счетчика импульсов и первым .входом триггера и второй выход — со вторым установочным входом счетчика импульсов и первым входом элемента ИЛИ, второй вход которого соединен с выходом дополнитель777824 ного элемента И, первый вход которого соединен с первым выходом формирователя синхроимпульсов, второй .вход — с выходом триггера, второй вход которого соединен со вторым входом синхронизации двоичного счетчика импульсов, а -выход элемента ИЛИ подключен ко входу второго дополнительного триггера.