SU866748A1

SU866748A1 - Делитель частоты следовани импульсов

Info

Publication number: SU866748A1
Application number: SU792859450A
Authority: SU
Inventors: Игорь Семенович Захарьев; Алексей Георгиевич Резников; Марина Ивановна Смилянская
Original assignee: Предприятие П/Я М-5068
Priority date: 1979-12-25
Filing date: 1979-12-25
Publication date: 1981-09-23

Description

Изобретение относитс к импульсной радиотехнике и может быть исполь зовано в частности, в системах фазовой автоподстройки систем формировани дискретных частот цифровых синте заторов частот:. Известен делитель частоты с переменным коэффициентом делени , содержащий два поочередно работающих.делител с переменным коэффициентом делени , выходы которых подключены ко входам элемента ИЛИ и триггера, выходы которого соединены с управл ю щими входами устройства записи обрат ного кода и входами элементов И, дру гие входы которых соединены с входной шиной,а выходы соединены со счет ными входами делителей, информационные входы которых соединены с выхода ми схем записи обратного кода, информационные входы которых подключены к шине обратного кода, при этом выходна шина соединена с выходом элемента ИЛИ l. Однако в известном делителе частоты при отличии кодов управлени на единицу младшего разр да коэффициенты делени не могут отличатьс более, чем на единицу, то есть не может быть обеспечен разрыв в диапазоне коэффициентов делени . Разр дность кода управлени известного делител частоты определ етс не количеством коэффициентов делени , а его максимальным значением. Наиболее близким техническим решением к данному изобретению вл етс делитель частоты с переменным коэффициентом делени , содержащий два поочередно работающих делител с посто нным и переменным коэффициентом , выходы которых соединены со входами триггера,выходы которого соединены с первыми входами двух элементов И,вторые входы которых соединены с источником сигнала, а выходы подключены , к счетным входам делителей, причем информационные входы делител с посто нным коэффициентом делени соединены с выходами блока переписи, управл ющий вход которого соединен с пр мым выходом триггера, а остальные входы подключены к выходам распределител команд управ.лени , установочный вход которого соединен с клеммой команды установки начального коэффициента делени , а управл ющий вход подключен к одному из выходов блока ус.тановки коэффициентов делени , информационный входкоторого соединен

с клеммой внешнего управлени , а выходы соединены с установочными входами делител с переменным коэффициентом делени , выход которого подключен к управл ющему входу блока установки коэффициентов делени 2.

Недостатком известного делител вл ютс ограниченные функциональные возможности, так как он не обеспечивает возможности разрыва в диапазоне коэффициента делени , не допускает произвольной последовательности их изменени . Кроме того, дл обеспечени его работы требуютс избыточные разр ды кода управлени , так как их число определ етс значением максимал ного коэффициента делени , а не количеством коэффициентов делени .

Цель изобретени - расширение фунциональных возможностей путем обеспечени произвольной последовательност коэффициентов делени при одновременном уменьшении разр дности кода управлени .

С этой целью в делитель частоты следовани импульсов содержащий первый и второй элементы И, первые вход которых объединены, вторые входы соединены соответственно с инверсным и пр мым выходами триггера, а выходы - со счетными входами соответственно делител частоты с посто нным коэффициентом делени и делител частоты с переменным коэффициентом делени , информационные входы которого соединены с выходами блока установки коэффициента делени , входы которого соединены с первой группой входных шин, введены дополнительный делитель частоты с переменным коэффициентом делени , дополнительный блок установки коэффициента делени , корректирук дий блок, дешифратор кода, сеЛектор коэффициентов делени и два блока сравнени , первые входы первого из которых соединены с выходами делител частоты с посто нным коэффициентом делени , установочные входы которого подключены к пр мому выходу триггера, вторые входы соединены с второй группой входных шин, а выход - с первьви входом триггера, второй вход которого соединен с выходом дешифратора кода, а инверсный выход - с управл кнаим входом блока установки коэффициента делени , выходы которого соединены с первыми входами селектора коэффициента делени , вторые входы которого подключены к трет: ей группе входных шин, а выход к управл ющему входу дополнительного блока установки коэффициента делени , входы которого соединены с четвертой группой входных шин, а выходы - с входами дополнительного делител частоты с переменным коэффициентом делени , счетный вход которого подключен к выходу делител частоты, с nepeMeiiHtjiM коэффициентом

делени , а выходы - к первым входам дешифратора кода и второго блока сравнени , вторые входы которых соединены с выходами делител частоты с переменным коэффи1диентом делени , разрешающие входы которого соединены с выходами корректирующего блока, входы которого подключены к п той группе входных шин, а управл ющий вход - к выходу второго блока сравнени , третьи входы которого соединены с шестой группой входных шин.

на чертеже представлена структурна схема устройства.

Схема содержит элементы И 1 и 2, блоки 3 и 4 сравнени , делитель 5 частоты с посто нным коэффициентом делени , делители 6 и 7 частоты с переменным коэффициентом делени , селектор 8 коэффициентов делени ,блоки 9 и 10 установки коэффициентов делени , дешифратор 11 кода конца счта , триггер 12, корретирующий блок 13 коэффициентов делени , входную шину 14, группы входных шин 15 - 20.

Устройство работает следующим образом .

Пусть триггер 12 по выходному сигналу с дешифратора 11 устанавливаетс в нулевое состо ние, при котором на элемент И 2 подаетс сигнал запрета, а на элемент и 1 и блок 9 сигнал разрешени , по которому устанавливаетс начальное состо ние делител б в соответствии с поступающим по первой группе входных шин 15 кодом точной установки коэффициента делени . Если этот код превышает поступающий по третьей группе входных шин 17 код разрыва коэффициента делени , то по сигналу с селектора 8, подаваемому на вход разрешени блока 10, устанавливаетс начальное состо ние делител 7 в соответствии с поступающим по четвертой группе входных шин 18 кодом грубой установки рызрыва.

Это состо ние триггера 12 сохранитс до момента, когда выходной код делител 5, на счетный вход которого подаютс поступающие по входной шине 14 импульсы входного сигнала, не станет равным поступающему по второй группе входных шин 16 коду грубой установки коэффициента делени . В этот момент по выходному сигналу блока 3 триггера 12 устанавливаетс в единичное состо ние, при котором на элемент 1 и блок 9 поступает сигнал запрета , на делитель 5 - сигнал установки , а на элемент 2 - сигнал разрешени . После этого начинает считать делители 6 и 7 с переменным коэффициентом делени . Когда результирующи выходной код делителей 6 и 7 становис равным поступающему по шестой групе входных шин 20 коду момента коррекции , выходной сигнал блока 4 сравнени поступает на разрешающий вход блока 13 и обеспечивает скачкообразное изменение состо ни делител 6 за счет запрета переключени его разр дов в соответствии с поступающим по п той группе входных шин 19 кодом точной установки разрыва. Далее работа делителей 6 и 7 с переменным коэффициентом делени продолжаетс до момента срабатывани дешифратора 11 и переключени триггера 12, после чего весь цикл работы делителей с переменным коэффициентом делени повтор етс .

Если код точной установки коэффициента делени меньше кода разрыва коэффициента делени , то делитель 7 с переменным коэффициентом делени в счете не участвует, так как он не устанавливаетс в начальное состо ние кодом грубой установки разрыва. Поэтому делители 6 и 7 с переменным коэффициентом делени не проход т через состо ние, соответствующее коду момента коррекции, блок 4 сравнени не вырабатывает сигнал разрешени на блок 13 и коррекци счета делител б с переменным коэффициентом делени не осуществл етс . При этом устройство работает как обычный делитель с переменным коэффициентом делени , без разрыва в диапазоне коэффициентов делени .

Данный делитель частоты следовани импульсов выгодно отличаетс от известных тем, что обеспечивает произвольную последовательность коэффициентов делени и получение разрыва в диапазоне коэффициентов делени а также требует меньшего числа разр дов кода управлени .

формула изобретени

Делитель частоты следовани импульсов , содержащий первый и второй элементы И, первые входы которых объединены, вторые входы соединены соответственно с инверрным и пр мым выходами триггера, а выходы - со счетными входами соответственно делител частоты с посто нным коэффициентом делени и делител частоты с переменным коэффициентом делени , информационные входы которого соединены с выходами блока установки коэффицие та делени , входы которого соединены с первой группой входных шин, отличающийс тем,что , с : целью расширени функциональных возможностей путем обеспечени произвольной последовательности коэффициента делени при одновременном уменьшении разр дности кода управлени , в него введены дополнительный делитель частоты с переменным коэффициентом делени , дополнительный блок установ0 ки коэффициента делени , корректирующий блок, дешифратор,кода, селектор коэффициентов делени и два блока сравнени , первые входы первого из которых соединены с выходами де5 лител частоты с посто нным коэффициентом делени , установочные входы которого подключены к пр мому выходу триггера, вторые входы соединены с второй группой входных шин,

0 а выход - с первым входом триггера, второй зход которого соединен с выходом дешифратора кода, а инверсный выход - с управл ющим входом блока установки коэффициента делени , выходы которого соединены с первыми

5 входами селектора коэффициента делени , вторые входы которого подключены к третьей группе входных шин, а выход - к управл ющему входу дополнительного блока установки коэффи0 циента делени , входы которого соединены с четвертой группой входных шин, а выходы - с входами дополнительного делител частоты с переменньм коэффициентом делени , счетный вход

5 которого подключен к выходу делител частоты с переменным коэффициентом делени , а выходы - к первым входам дешифратора кода и второго блока сравнени , вторые входы которых сое0 динены с выходами делител частоты с переменным коэффициентом делени , разрешающие входы которого соединены с выходами корректирующего блока, входы которого подключены к п той группе входных шин, а управл ющий вход - к

5 выходу второго блока сравнени , третьи входы которого соединены с шестой группой входных шин.

Источники информации,

0 прин тые во внимание при экспертизе

1.Авторское свидетельство СССР 1 425359, кл. Н 03 К 23/00, 1971.

2.Авторское свидетельство СССР W 502503, кл. Н 03 К 23/00, 1974.

5

УФУ

Claims

формула изобретения

Делитель частоты следования импульсов, содержащий первый и второй элементы И, первые входы которых объединены, вторые входы соединены соответственно с инверсным и прямым выходами триггера, а выходы - со счетными входами соответственно делителя частоты с постоянным коэффициентом деления и делителя частоты с переменным коэффициентом деления, информационные входы которого соединены с выходами блока установки коэф фициента деления, входы которого соединены с первой группой входных шин, отличающийся тем,что , с : целью расширения функциональных возможностей путем обеспечения произвольной последовательности коэффициента деления при одновременном уменьшении разрядности кода управления, в него введены дополнительный делитель частоты с переменным коэффициентом деления, дополнительный блок установки коэффициента деления, корректирующий блок, дешифратор.кода, селектор коэффициентов деления и два блока сравнения, первые входы первого из которых соединены с выходами делителя частоты с постоянным коэффициентом деления, установочные входы которого подключены к прямому выходу триггера, вторые входы соединены с второй группой входных шин, а выход - с первым входом триггера, второй зход которого соединен с выходом дешифратора кода, а инверсный выход - с управляющим входом блока установки коэффициента деления, выходы которого соединены с первыми входами селектора коэффициента деления, вторые входы которого подключены к третьей группе входных шин, а выход - к управляющему входу дополнительного блока установки коэффициента деления, входы которого соединены с четвертой группой входных шин, а выходы - с входами дополнительного делителя частоты с переменньм коэффициентом деления, счетный вход которого подключен к выходу делителя частоты с переменным коэффициентом деления, а выходы - к первым входам дешифратора кода и второго блока сравнения, вторые входы которых соединены с выходами делителя частоты с переменным коэффициентом деления, разрешающие входы которого соединены с выходами корректирующего блока, входы которого подключены к пятой группе входных шин, а управляющий вход - к выходу второго блока сравнения, третьи входа которого соединены с шестой группой входных шин.