Изобретение относитс к радиотех нике и может использоватьс в радио приемных и передающих устройствах в качестве синтезатора частот, а также в измерительной технике дл получени частот с малыми уровн ми побочных колебаний. По основному авт.св. № 843157 известен цифровой синтезатор частот содержащий последовательно соединен ные опорный генератор, элемент блокировки и счетчик по модулю М , а также вычислитель и последователь но соединенные делитель частоты и накопитель, один выход которого соединен с управл ющим входом элемента блокировки, при этом вход делител частоты соединен с выходом опорного генератора, а первый и второй выходы вычислител соединены соответственно с управл ющим входом счетчика по модулю М и другим входо Накопител , причем между выходом опорного генератора и тактовым входом накопител включены последовательно соединенные блок управлени фазой, формирователь импульсов и блок выделени импульсов, управл ющий вход которого подключен к выходу счетчика по модулю N , а другой вход блока управлени фазой соединен с другим выходом накопител til . Однако на спектральную чистоту выходных колебаний в известном цифровом синтезаторе частот вли ет разрешающа способность блока выделени импульсов. При малом фазовом сдвиге между импульсами на выходе счетчика по модулю V и формировател импульсов блок выделени импульсов не успевает выделить ближайший требуемый импульс, а про пускает на выход следующий импульс Это приводит к неравномерной расстановке выходных импульсов и к по влению побочных составл ющих, т.е. к ухудитению -спектральной чисто ты выходного сигнала. Цель изобретени - повьлшение спектральной чистоты. Дл этого Б цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, элемент блокировки и счетчик по модулю N , а также вычислитель и последов тельно соединенные делитель частоты и накопитель, один выход которого соединен с управл ющим входом элеме та блокировки, при этом вход делите частоты соединен с выходом опорного 1енера-гора, а первый и второй выход вычислител соединены соответствен с управл ющим входом счетчика по модулю N и другим входом накопител причем между выходом опорного гене ра-гора и тактовым входом накопител . включены последовательно соединенные блок управлени фазой, формирователь импульсов и блок выделени импульсов, управл ющий вход которого подключен к выходу счетчика по модулю N , а другой вход блока управлени фазой соединен с другим выходом накопител , выход счетчика по модулю N соединен с управл ющим входом блока выделени импульсов через введенные последовательно соединенные первый элемент И и элемент ИЛИ, между выходом (N импульса счетчика по модулю N и вторым входом элемента ИЛИ введены последовательно включенные второй элемент И и блок задержки, при этом вторые входы первого и второго элементов И подключены соответственно к инверсному и неинверсному выходам старшего разр да накопител . На чертеже представлена структурна электрическа схема предлагаемого цифрового синтезатора . Цифровой синтезатор частот содержит опорный генератор 1, блок 2 управлени фазой, элемент 3 блокировки, делитель 4 частоты, формирователь 5 и лульсов, блок 6 выделени импульсов , счетчик 7 по модулю Н , накопитель 8, вычислитель 9, первый элемент И 10, второй элемент И 11, элемент ИЛИ 12, блок 13 задержки. Блок 13 задержки может быть выполнен , в частности, в виде двух соединенных последовательно ждущих мультивибраторов, срабатывающих от заднего фронта импульса. Первый мультивибратор вырабатывает импульс, длительность которого равна величине з.адержки. Второй мультивибратор формирует выходной импульс заданной длительности. В качестве накопител 8 может использоватьс накапливающий сумматор , включающий сумматор и элементы пам ти . параллельный регистр). В качестве счетчика 7 по модулю М может использоватьс , например, кольцевой счетчик на 7 -триггерах, а в качестве его основного выхода и дополнительного выхода ( импульса следует использовать выходы двух соседних Ti-триггеров. . Цифровой синтезатор частот работает следующим образом. В вычислителе 9 происходит вычисление отношени полиномов частот опорного генератора 1 и-требуемой выходной частоты. Код целой части этого отношени подаетс , на управл ющий вход счетчика 7 по модулю N , а код дробной части - на накопитель 8, в котором организуютс управл ющие сигналы, на элемент блокировки 3 и на. блок 2 управлени фазой. Выходной сигнал с блока 6 выделени импульсов тактирует накопитель 8. Каждый импульс, поступающий на тактовый вход накопител 8, увел число, хран щеес в его пам ти и зафиксированное на его первом выходе на величину, определ емую кодом на его информационном входе, соединенном с вычислителем 9. Гармонический сигнал опорного генератора 1 поступает также на бло 2 управлени фазой, где по команде накопител 8 сдвигаетс по фазе на необходимую величину. Блок 2 управлени фазой измен ет фазу входного сигнала в зависимости от кода, поступающего от накопител 8, при этом максимальный сдвиг 2 зг соответствует максимальному коду логическим единицам во всех разр да При переполнении накопител 8 возникает сигнал на его втором выходе (выходе переноса). По этой команде элемент блокировки 3 исключает один входной импульс, что также соответствует сдвигу входной последователь ности на 23V/ но уже по другой ветви Блок 6 выделени импульсов, как и люба цифрова схема, обладает конечным быстродействием to. Дл правильной работы блока 6 импульс на его управл ющем входе должен опережать выдел емый импульс, посту пающий на его вход, на врем Таким образом, необходимо обеспече ние двойного неравенства Та д-t -DO , где TO - период опорной частоты. В то же врем задержки между импульсами на выходах счетчика 7 и формировател 5 импульсов (л-Ь) св зан с фазовым сдвигом соотношением TO и колеблетс в преде лах от О до- То . Следовательно, непосредственное управление блоком 6 с выхода счетчика 7 приводит к сбо м в тех случа х, когда ,i Решение возникшего противоречи возможно благодар тому, что код д известен с опережением на такт - э код на первом выходе накопител 8. Например, при 1:: 0,25 То в качестве инверсного выхода накопител , 8 используетс инверсный выход старшего разр да, а в качестве неинверсного выхода - пр мой выход старшего разр да. Таким образом, сдвинутый по фазе сигнал поступает через формирователь 5 импульсов на блок 6 выделени импульсов , где по команде со счетчика 7 по модулю N пропускаетс на выход один импульс. До тех пор, пока требуемый фазовый. cдвигд(():S/иными словами ui/0,5 TQ) в старшем разр де кода. Накапливающегос в накопителе 8, логический О, на инверсном выходе - логическа 1, на неинверсном выходе - логический О. Элемент И 10 открыт, а элемент И 11 закрыт. Через открытый элемент И 10 и через элемент ИЛИ 12 (Ыд -|)-й импульс с дополнительного выхода счетчика 7 проходит на управл ющий вход блока 6 вьеделени импульсов . При этом выдел емый импульс на входе блока б по вл етс через врем To-(u.t -t-e). Так как гАл TCJ , то выбрав задержку в блоке 13 задержки, равную 0,6 Т,получают Ai 0,4 Тд,, что также превышает собственную задержку блока 13 задержки. Таким образом, при любом фазовом сдвиге сигнал на управл ющем входе блока б опережает по вление выдел емого импульса по крайней мере на 0,4 TO , что превышает прин тое запаздывание в блоке 6 СО, 25 Т). Поскольку фронты управл ющих и выдел емых импульсов расположены во времени достаточно далеко один от другого, блок б выделени импульсов работает без сбоев. На выходе цифрового синтезатора частот формируетс равномерна последовательность импульсов, в которой исключены случайные нарушени равномерности расстановки импульсов, что обеспечивает значительное повышение спектральной чистоты выходного сигнала по сравнению с известным устройством.