Изобретение относитс к автоматике и передаче данных и может быть использовано, например, в различных радиотехнических устройствах дл изменени частоты импульсов. Известен делитель частоты импульсов , содержащий формирователь импуль сов, выход которого соединен через элементы И со входом счетчика и со входом узла установки целых чисел, детектор заполнени , узел задани , а также элементы . Недостатками этого устройства вл ютс ограниченные функциональные возможности и относительно больша сложность. Наиболее близким техническим решением к предлагаемому вл етс делитель частоты импульсов, содержащий блок пам ти, формирователь импульсов элемент ИЛИ и счетные декады, и блок индикации, входы которого соединейы с выходами блока пам ти, а выход фор мировател импульсов соединен со счетным входом первой счетной декады 121. Недостатком этого делител частоты импульсов вл етс ограниченность его функциональньос возможностей. Цель изобретени - расширение функциональных возможностей. Поставленна цель достигаетс тем, что в делитель частоты импульсов , содержащий блок пам ти, формировател . импульсов, элег::ент ИЛИ и счетные декады, и блок индикации, входы которого соединены с выходами блока пам ти, выход формировател импульсов соединен со счетным входом перьой счетной декады, введены первый и в- эрой элементы совпадени и блок коррекции , первый вход которого соедине с выходом элемента ИЛИ, входы кбторого соединены с первым1 выходами счетных декад, второй выход каждой из которых соединен со счетным входом следующей счетной декады, информационные входы казкдой счетной декады соединены с соответствующей группой выходов блока пам ти, первый и второ входы которого соединены с выходами соответственно первого и второго элементов совпадени , первые входы к торых соединены соответственно с пер вым и вторьм входами делител частот импульсов, третий вход которого соеди нен с вторьии входами первого и второго элементов совпадени , третьи входы которых соединены с Дополнител ным выходом формировател импульсов, выход которого соединен с вторым входом блока коррекции. Блок пам ти содержит разностные счетчики, выходы которых соединены с группами выходов блока пам ти, первый и второй входы которого соединены соответственно с входами .суммировани и вычитани первого разностного счетчика, а входы суммировани и вычитани каждого из остальных разностных счетчиков соединены с выходами соответственно переноса и заема предьщущего разностного счет чика . Кажда счетна декада содержит дес тичный счётчик, элемент сравнени и формирователь группы импульсов выход которого соединен с выходом данной счетной декады, счетный вход которой соединен со счетным входом дес тичного счетчика, выходы которого соединены с первыми входами элемента сравнени , вторые входы которо го соединены с информационными входа ми данной счетной декады, выходы пер вого и последнего разр дов дес тичного счетчика соединены соответственно с первым и вторым входами формировател группы импульсов, третий вход которого соединен с выходом эле мента сравнени , а дополнительный вы ход формировател группы импульсов соединен с дополнительным выходом счетной декады, счетный вход счетной декады соединен с четвертым входом формировател группы импульсов. Блок коррекции содержит первый и второй триггеры, первый и второй эле менты И и инвертор, вход которого соединен с первым входом блока коррекции и первыми входами цервого и второго элементов И, вторые входы : которых соединены с вторым входом блока коррекции и первым входом первого триггера, второй вход которого соединен с выходом инвертора, выход первого триггера соединен с третьим 34 входом первого элемента И, выход которого соединен с первым входом второго , триггера, выход и второй вход которОло соединены соответственно с выходом .блока коррекции и выходом второго элемента И, третий вход которого соединен с дополнительным входом блока коррекции. Каждый формирователь группы импульсов содержит триггер и первый и второй элементы Hj первый и второй входы первого элемента И соединены соответственно с первым и вторым входами формировател группы импульсов , третий вход которого соединен с первым входом триггера, второй вход которого соединен с выходом первого элемента И и первым входом второго элемента И, второй вход и выход которого соединены соответственно с выходом триггера и выходом формировател группы импульсов, четвертый вход которого соединен с третьим входом второго зпемента И, а каждый формирователь импульсов, кроме последнего, содержит также инвертор , вход и выход которого соединены соответственно с выходом первого элемента И и дополнительным выходом данного формировател группы импульсов. На чертеже показана структурна схема делител частоты импульсов. Делитель частоты импульсов, содержащий блок 1 пам ти, формирователь 2 импульсов, элемент ИЛИ 3, счетные декады 4, блок 5 индикации, первый 6 и второй 7 элементы совпадени и блок 8 коррекции, входы блока 5 ин Хйкации соединены с выходами блока 1 пам ти, а выход формировател 2 импульсов соединен со счетньм входом первой счетной декады 4, первый вход блока 8 коррекции соединен с выходом элемента ИЛИ 3, входы которого соединены с первыми выходами счетных декад 4, второй выход каждой из которых соединен со счетным входам следующей счетной декады, информационные входы каждой счетной декады- 4 соединены с соответствующей группой В1 хоДОв блока I пам ти, первый и Второй входы которого соединекы с выходами соответственно первого 6 и второго 7 элементов совпадени , первые входы которых соединены соответственно с первым 9 и вторым 10 входами делител частоты импульсов, третий вход 11 которого соединен с вторыми вхо;ками первого 6 и второго 7 эле5 . ментов совпадени , третьи входы кото рых соединены с дополнительным выхо дом формировател 2 импульсов, выход которого соединен с вторым входом бл ка 8 коррекции. Блок 1 пам ти содержит разностные счетчики 12, выходы которых соединены с группами выходов блока 1 па м ти, первый и второй входы которого соединены соответственно с входами суммировани и вьмитани первого разностного счетчика 12, а входы сум мировани и вычитани каждого из остальных разностных счетчиков 12 соединены с выходами соответственно пет реноса и заема предьщущего разностно го счртчика 12, Кажда счетна декада 4 содержит дес тичный счетчик 13, элемент 14 сравнени и формирователь 15 группы импульсов, выход которого соединен с выходим данной счетной декады 4, счетный вход которой соединен со счетным входом дес тичного счетчика 13, выходы которого соединены с первыми входами элемента 14 сравнени , вторые входы которого соединены с информационными входами данной счетной декады, выходы первого и последнего разр дов дес тичного счет чика 13 соединены соответственно с первым и вторым входами формировател 15 группы импульсов, третий вход которого соединен с выходом элемента 14 сравнени , дополнительный выход формировател 15 группы импульсов соединен с дополнительным выходом . счетной декады 4, а счетный вход сче ной декады 4 соединен с четвертым входом формировател 15 группы импульсов . Блок 8 коррекции содержит первый 16 и второй 17 триггеры, первый 8 и второй 19 элементы И и инвертор 20, вход которого соединен с первым входом блока 8 коррекции и первыми входами первого 18 и второго 19 элементов И, вторые входы которых соеди нены с вторым входом блока 8 коррекции и первым входом первого триггера 16, второй вход которого соединен с выходом инвертора 20, выход первого триггера 16 соединен с третьим входом первого элемента И 18, выход которого соединен с первым входом второго триггера 17, выход и второй вхо которого соединены соответственно с выходом блока 8 коррекции и выходом рторого элемента И 19,третий вход 3 крторого соедиген с дополнительным входом 21 блока 8 коррекции. Каждый формирователь -15 группы импульсов содержит триггер 22 и первый 23 и второй 24 элементы И, первый и второй входы первого элемента И 23 соединены соответственно с первым и Btopbw входами формировател 15 группы импульсов, третий вход которого соединен с первым входом триггера 22, второй вход которого соединен с выходом первого элемента И 23 и первым входом второго элемента И 24, второй вход и выход которого соединены соответственно с выходом триггера 22 и выходом формировател 15 группы импульсов, четвертьй вход которого соединен с третьим входом второго элемента И 24, а каждый формирователь импульсов, кроме последнего , содержит также инвертор 25, вход и выход которого соединены соответственно с выходом первого элемента И 23 и дополнительным выходом данного формировател 15 группы импульсов . Делитель частоты импульсов работает следующим образом. В исходном состо нии разностные счетчики 12 блока 1 пам ти нахгд тс в нулевом состо нии. Сигналом Подстройка на входе 11 подготавливаютс элементы 6 и 7. При поступлении сигнала Добавление на вход 9 открываетс элемент 6, через который импульс от формировател 2 импульсов начинает поступать на вход блока 1 пам ти, увеличива его содержимое. которое отображаетс на блоке 5индикации . В блоке 1 пам ти записываетс число, соответствующее требуемой величине подстройки (при поступлении сигнала Вычитание на вход О содержимое блока I пам ти уменьшаетс до требуемой величины , отображаемой на блоке 5 икдикаЦии ). РЬшульсы тактовой частоты поступают из формировател 2 импульсов а вход первой счетной декады 4. Каждое дес тое состо ние этой счетной декады 3-1 () декодируетс элементов И 23 формировател }5 группы импульсов. Импульсы, формируемые Элементом И 23, перевод т в единичное состо ние триггер 22 формировател 15 группы импульсов и одновреенно через инвертор 25 nocTyi aior а вход ртедующей счетной декады 4. 7 Открытый триггером 22 элемент И 24 соответствующей декады начинает пропускать на вход элемента ИЛИ 3 пакет импульсов. Когда число импульсов , поступающих на вход счетной дек ды, стает равным числу, записанному и в соответствующий разностный счетчик 12 блока 1 пам ти, элемент 14 сравнени выдает импульс, перевод щий .триггер 22 формировател 15 группы импульсов в нулевое состо ние . При этом закрываетс соответствующий элемент И 24 и заканчиваетс формирование пакета импульсов. За врем нахождени триггера 22 в единичном состо нии элемент И 24 фор мирует пакет импульсов, число которых в пакете равно числу, записанному в соответствующий разностный счет чик 12 блока 1 пам ти. Аналогично работают остальные счетные декады 4 и формирователь 15 группы импульсов. Таким образом, на выходе элемента ИЛИ 3 за цикл формируетс пакет импульсов , равный числу, записанному в блоке 1 пам ти. Если необходимо уменьшить процент подстройки частоты , то вмес го сигнала Добавление на вход 10 подаетс сигнал Вычитани В этом случае разностные счетчики 12 перевод тс в режим обратного счета, и число, записанное в блок 1 пам ти, уменьщаетс , а следовательно уменьшаетс и количество импульсов на выходе элемента ИЛИ 3. С выхода элемента ИЛИ 3 импульсы подстройки поступают на вход блока 8 коррекции. При этом в зависимости от знака подстройки в последовательность импульсов, поступающих на вход блока 8 коррекции из формировател 2 .импульсов, добавл етс или вычитаетс сформированное элементом ИЛИ 3 ко личество импульсов, и выходна час ,тота измер етс на требуемое число дтроцентов (долей процента) относител но номинального значени . Вычитание импульсов осуществл етс путем запрета прохождени импульсов , поступающих от формировател 2 импульсов, импульсами, сформированными элементом ИЛИ 3 на входе тригг ра 16 блока 8 коррекции. Увеличение частоты осуществл етс путем добавлени сформированных элементом ИЛИ импульсов на входе триггера 17 блок 8 коррекции с одновременным вьгаита нием этих импульсов на входе первог тпмгчвпд 1ft (ппк 8 коооекиии. 4fo 3 осуществл етс только при наличии сигнала на входе блика В коррекции. Таким образом, предлагаемое устройство измен ет частоту следовани импульсов на заданную (набранную в блоке пам ти и отображаемую блоком индикации) величину в процента , к номинальному значению частоты. Формула изобретени 1. Делитель частоты импульсов, содержащий блок пам ти, формирователь импульсов, элемент ИЛИ и счетные декады, и блок индикации, входы которого соединены с выходами блока пам ти , выход формировател импульсов соединен со счетным входом первой счетной декады, отличающийс тем, что, с целью расширени функциональных возможностей, в него введены первый и второй элементы совпадени и блок коррекции, первый вход которого соединен с вьтходом элемента ИЛИ, входы которого соединены с первыми выходами счетных декад, второй выход каждой из которых соединен со счетным входом следующей счетной декады, информационные входы каждой счетной декады со.едлнены с соответствующей группой выходов блока пам ти , первый и второй входы которого соединены с выходами соответственно первого и второго элементов совпадени , первые в:-соды которых соединены соответственно с первым и вторым входами делител частоты импульсов, третий вход которого соединен с вторыми входами первого и второго элементов совпадени , третьи входы которых соединены с дополнительным выходом формировател импульсов, выход которого соединен с вторым входом блока коррекции .