DE60002426T2 - Takterzeugung und verteilung in einem emulationssystem - Google Patents

Takterzeugung und verteilung in einem emulationssystem Download PDF

Info

Publication number
DE60002426T2
DE60002426T2 DE60002426T DE60002426T DE60002426T2 DE 60002426 T2 DE60002426 T2 DE 60002426T2 DE 60002426 T DE60002426 T DE 60002426T DE 60002426 T DE60002426 T DE 60002426T DE 60002426 T2 DE60002426 T2 DE 60002426T2
Authority
DE
Germany
Prior art keywords
clock signal
derived
emulation
clock
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60002426T
Other languages
English (en)
Other versions
DE60002426D1 (de
Inventor
François DOUEZY
Frederic Reblewski
Jean Barbier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mentor Graphics Corp
Original Assignee
Mentor Graphics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mentor Graphics Corp filed Critical Mentor Graphics Corp
Application granted granted Critical
Publication of DE60002426D1 publication Critical patent/DE60002426D1/de
Publication of DE60002426T2 publication Critical patent/DE60002426T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Emulationssysteme, und im spezielleren bezieht sich die vorliegende Erfindung auf die Erzeugung und Verteilung multipler synchronisierter Taktsignale in einem Emulationssystem.
  • HINTERGRUND DER ERFINDUNG
  • Im Stand der Technik bekannte Takterzeugungs- und -verteilungsschemata für Emulationssysteme beinhalten typischerweise ein Grundtaktsignal, eine Schaltungsanordnung zur Frequenzmultiplikation oder Frequenzdivision des Grundtaktsignals und eine Schaltungsanordnung zum Verteilen der abgeleiteten Taktsignale. Die abgeleiteten Taktsignale hängen typischerweise mit dem Grundtaktsignal über Potenzen von zwei zusammen. Beispielsweise kann das Grundtaktsignal durch zwei frequenzgeteilt und mit zwei frequenzmultipliziert werden, um drei synchronisierte Taktsignale mit verschiedenen Frequenzen bereitzustellen. Zur Erzeugung dieser abgeleiteten Taktsignale ist eine fest zugeordnete Schaltungsanordnung vorgesehen, um jedes abgeleitete Taktsignal zu erzeugen. Zusätzliche oder verschiedene Taktsignale erfordern eine zusätzliche oder verschiedene Schaltungsanordnung.
  • Im Stand der Technik bekannte Takterzeugungs- und -verteilungsschemata sind deshalb starr im Hinblick auf die Anzahl der zur Verfrügung gestellten abgeleiteten Taktsignale und das Verhältnis der abgeleiteten Taktsignale zu dem Grundtaktsignal. Insbesondere sind im Stand der Technik bekannte Takterzeugungs- und -verteilungsschemata unbrauchbar für Emulationssysteme, die viele Taktsignale verwenden.
  • Bei der Bereitstellung multipler Taktsignale, die von einem einzigen Grundtaktsignal abgeleitet werden, startet das Emulationssystem typischerweise das Grundtaktsignal, hält es an und nimmt es wieder auf, um die Emulation zu starten, anzuhalten und wieder aufzunehmen. Die abgeleiteten Taktsignale brauchen jedoch mit dem Grundtaktsignal nicht in Phase zu sein. Wenn die abgeleiteten Taktsignale mit dem Grundtaktsignal nicht in Phase sind und die Emulation angehalten wird, hält die Emulation in bezug auf eine ansteigende oder abfallende Flanke des Grundtaktsignals an. In aufgrund abgeleiteter Taktsignale arbeitenden Taktbereichen geht jedoch die Emulation bis zu einer nachfolgen den abgeleiteten Taktflanke weiter. Wenn die Emulation wieder aufgenommen wird, wird das Grundtaktsignal an der Stelle, an der es angehalten worden ist, wieder aufgenommen, wogegen es vorkommen kann, weil die abgeleiteten Taktsignale, da sie in bezug auf das Grundtaktsignal außer Phase sein können, möglicherweise nicht an demselben Zeitpunkt wie die Grundtaktsignale angehalten werden, daß die abgeleiteten Taktsignale nicht an dem Punkt wieder aufgenommen werden, an dem die Emulation angehalten worden ist. Daher können die im Stand der Technik bekannten Taktverteilungsschemata keine vol funktionsfähige Start-, Anhalte- und Wiederaufnahmefunktionalität für die Emulation liefern.
  • Deshalb werden ein Verfahren und eine Vorrichtung zur Takterzeugung- und -verteilung benötigt, welche die Erzeugung abgeleiteter Taktsignale ohne eine spezielle Schaltungsanordnung für jede abgeleitete Taktfrequenz ermöglichen und welche die Wiederaufnahme abgeleiteter Taktsignale an der Stelle, an der sie angehalten worden sind, sowohl wenn das abgeleitete Taktsignal mit dem Grundtaktsignal in Phase ist oder auch nicht, ermöglichen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist in den unabhängigen Ansprüchen 1 und 3 definiert.
  • Es ist ein Verfahren und eine Vorrichtung zur Erzeugung eines oder mehrerer abgeleiteter Taktsignale offenbart. In einer Ausführungsform werden mehrere abgeleitete Taktsignale von einer Nachschlagetabelle erzeugt. Ein Zählschaltkreis zählt Grundtaktzyklen und liefert einen Index in die Nachschlagetabelle. Die Emulation kann durch Anhalten des Grundtaktsignals angehalten werden, wodurch die abgeleiteten Taktsignale an einem Anhaltepunkt in den jeweiligen abgeleiteten Taktzyklen angehalten werden. Die abgeleiteten Taktsignale setzen sich nicht zu einem nachfolgenden Übergang fort, bevor sie anhalten. Die Emulation wird durch Wiederaufnahme des Grundtaktsignals wieder aufgenommen, wodurch die abgeleiteten Taktsignale an dem Anhaltepunkt in dem jeweiligen abgeleiteten Taktsignalzyklus wieder aufgenommen werden.
  • Abgeleitete Taktsignale können dort wieder aufgenommen werden, wo sie angehalten worden sind, sowohl an einer Flanke oder auch nicht, um die Emulation fortzusetzen, wodurch eine genauere Emulation bewerkstelligt wird. Nachschlagetabellen erhöhen auch die Einfachheit der Synchronisation zwischen abgeleiteten Taktsignalen gegenüber dem Stand der Technik, weil multiple abgeleitete Taktsignale durch gleichartige Schaltungsanordnung parallel erzeugt werden, was zu angenähert derselben Verzögerung für jedes abgeleitete Taktsignal führt, und es werden Einschwingvorgänge oder Unregelmäßigkeiten, die in dem Grundtaktsignal auftreten, an die abgeleiteten Taktsignale weitergegeben. Wenn Verteilungsnetzwerke für eine Verminderung oder Beseitigung von Takt unsymmetrie ausgelegt sind, halten die abgeleiteten Taktsignale die gewünschten Phasenbeziehungen aufrecht.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung ist in den Figuren der beigefügten Zeichnungen, in denen sich gleiche Bezugszeichen auf gleichartige Elemente beziehen, beispielhaft und nicht zum Zwecke der Einschränkung dargestellt.
  • 1 ist eine Ausführungsform einer Zeitsteuerungserzeugungsschaltung zur Erzeugung abgeleiteter Taktsignale gemäß der vorliegenden Erfindung.
  • 2 ist eine Ausführungsform einer Zeitsteuerungserzeugungsschaltung zur Erzeugung abgeleiteter Taktsignale mit einem Wählschaltkreis gemäß der vorliegenden Erfindung.
  • 3 ist eine Ausführungsform von Nachschlagetabelleneinträgen und entsprechenden abgeleiteten Taktsignalen gemäß der vorliegenden Erfindung.
  • 4 ist eine Ausführungsform eines Emulationssystems, in dem die vorliegende Erfindung implementiert werden kann.
  • DETAILLIERTE BESCHREIBUNG
  • Es werden ein Verfahren und eine Vorrichtung zur Takterzeugung und -verteilung in einem Emulationssystem beschrieben. In der folgenden Beschreibung werden zum Zwecke der Erläuterung zahlreiche spezielle Einzelheiten dargelegt, um ein gründliches Verständnis der vorliegenden Erfindung zu ermöglichen. Jedoch erkennt der Fachmann, daß die vorliegende Erfindung ohne diese speziellen Einzelheiten ausgeführt werden kann. An anderen Stellen werden wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform gezeigt, um einen Verlust an Klarheit der vorliegenden Erfindung zu vermeiden.
  • Die vorliegende Erfindung stellt kurz gesagt ein Verfahren und eine Vorrichtung zur Erzeugung eines oder mehrerer abgeleiteter Taktsignale mit einem eine Nachschlagetabelle aufweisenden Schaltkreis zur Verfügung. Ein Zählerschaltkreis zählt Grundtaktzyklen und liefert einen Index in die Nachschlagetabelle. In einer Ausführungsform kann ein Frequenzteilerschaltkreis zwischen dem Zählerschaltkreis und einem Grundtaktsignal verwendet werden, um ein Zwischentaktsignal mit einer Frequenz zu erzeugen, die kleiner ist als die Frequenz des Grundtaktsignals.
  • Durch die Erzeugung abgeleiteter Taktsignale mit Nachschlagetabellen aufweisenden Schaltkreisen können die abgeleiteten Taktfrequenzen und Tastverhältnisse abgeändert werden, indem die Einträge in der Nachschlagetabelle verändert werden, anstelle einer Änderung der die abgeleiteten Taktsignale liefernden Hardware, wie es beim Stand der Technik der Fall ist, wodurch eine größere Flexibilität erreicht wird. Ferner können die abgeleiteten Taktsignale an der Stelle wieder aufgenommen werden, an der sie angehalten worden sind, sowohl an einer Flanke oder auch nicht, um die Emulation fortzusetzen, wodurch eine genauere Emulation erreicht wird. Nachschlagetabellen erhöhen auch die Einfachheit der Synchronisierung zwischen abgeleiteten Taktsignalen gegenüber dem Stand der Technik, weil multiple abgeleitete Taktsignale parallel durch gleichartige Schaltungsanordnung erzeugt werden, was annähernd zu derselben Verzögerung für jedes abgeleitete Taktsignal führt, und es werden Einschwingvorgänge oder Unregelmäßigkeiten, die in dem Grundtaktsignal auftreten, an das (die) abgeleitete(n) Taktsignale) weitergegeben.
  • In einer Ausführungsform ist ein Wählschaltkreis zum Auswählen zwischen dem Grundtaktsignal und einem externen Taktsignal vorgesehen. Das externe Taktsignal kann beispielsweise ein abgeleitetes Taktsignal aus einem anderen Schaltkreis, ein alternatives Grundtaktsignal oder jedes andere Zeitsteuerungssignal sein. Der Wählschaltkreis kann auch einen Frequenzvervielfacher aufweisen, um das externe Taktsignal zu vervielfachen.
  • Übersicht der Takterzeugungsschaltungsanordnung
  • 1 ist eine Ausführungsform der Takterzeugungsschaltungsanordnung gemäß der vorliegenden Erfindung. Ein Ableitungstakterzeugungsschaltkreis 150 empfängt ein Grundtaktsignal von einem Grundtakterzeugungsschaltkreis 100, um ein abgeleitetes Taktsignal zu erzeugen. Der Grundtakterzeugungsschaltkreis 100 kann ein Hochfrequenzoszillator, wie ein Kristall, sein oder jede Art von Schaltkreis, der ein Taktsignal mit der gewünschten Frequenz erzeugt.
  • Der Ableitungstakterzeugungsschaltkreis 150 enthält allgemein einen Frequenzteilerschaltkreis 152, einen Zählerschaltkreis 154 und eine Nachschlagetabelle 156. Der Frequenzteilerschaltkreis 152 empfängt ein Taktsignal von dem Grundtakterzeugungsschaltkreis 100 oder einer anderen Quelle und erzeugt ein Signal niedrigerer Frequenz als einen Ausgang. Der Frequenzteilerschaltkreis 152 kann jeder beliebige im Stand der Technik bekannte Frequenzteilerschaltkreis sein oder jede andere Art von Schaltkreis, der eine Frequenzteilerfunktion auf das empfangene Grundtaktsignal ausübt. Alternativ kann der Frequenzteilerschaltkreis 152 durch einen Frequenzvervielfacherschaltkreis ersetzt werden, um ein Taktsignal höherer Frequenz zu erzeugen.
  • Der Zählerschaltkreis 154 empfängt den Ausgang des Frequenzteilerschaltkreises 152 und zählt Zyklen des von dem Frequenzteilerschaltkreis 152 ausgegebenen Taktsignals. Beispielsweise kann der Zählerschaltkreis 154 ein 3-Bit-Zähler sein, der von 0 bis 7 zählt. Natürlich kann der Zählerschaltkreis 154 ein verschiedener Zählerschaltkreis sein, wie ein 2-Bit-, 4-Bit-Zähler, etc., oder jede andere Art von Zählerschaltkreis.
  • Die Nachschlagetabelle 156 empfängt den Ausgang des Zählerschaltkreises 154, der zur Indizierung von in der Nachschlagetabelle 156 gespeicherten Einträgen verwendet wird. In einer Ausführungsform weist die Nachschlagetabelle 156 einen Asynchronspeicher auf. Jede Speicherkonfiguration, die eine Nachschlagetabellenfunktion bietet, kann verwendet werden. In einer Ausführungsform mit einem 3-Bit-Zähler weist die Nachschlagetabelle 156 acht Einträge auf, deren jeder einen Ausgangssignalpegel speichert. Den Ausgang der Nachschlagetabelle 156 bilden ein oder mehrere abgeleitete Taktsignale. In einer Ausführungsform mit einem 3-Bit-Zähler und acht Einträgen gibt die Nachschlagetabelle 156 sequentiell und zyklisch die darin gespeicherten Einträge aus.
  • 2 ist eine Ausführungsform der einen Wählschaltkreis aufweisenden Takterzeugungsschaltungsanordnung gemäß der vorliegenden Erfindung. Die Schaltungsanordnung von 2 ist dieselbe wie die Schaltungsanordnung von 1 mit dem Zusatz eines Multiplexers 210 und eines Frequenzvervielfachers 220. Der Multiplexer 210 ermöglicht die Auswahl externer Taktsignale anstelle des Grundtaktsignals, um einen Eingang für den Ableitungstakterzeugungsschaltkreis 150 zu liefern.
  • An den Multiplexer 210 angelegte Wählsignale (in 2 nicht dargestellt) können durch einen zentralen Steuerschaltkreis erzeugt werden, der Wählsignale an multiple Multiplexer anlegt. Wählsignale können auch durch einen Ableitungstakterzeugungsschaltkreis geliefert werden, der ein externes Taktsignal an den Multiplexer 210 anlegt. Jede im Stand der Technik bekannte Art der Erzeugung geeigneter Steuersignale kann benutzt werden.
  • Indem die Fähigkeit zur Auswahl aus multiplen Taktsignalen zur Ansteuerung des Ableitungstakterzeugungsschaltkreises 150 zur Verfügung gestellt wird, bietet die vorliegende Erfindung eine größere Flexibilität zur Erzeugung abgeleiteter Taktsignale, als es sonst möglich wäre.
  • In einer Ausführungsform ist der Frequenzvervielfacher 220 zwischen ein externes Taktsignal und den Multiplexer 210 geschaltet. Der Frequenzvervielfacher 220 multipliziert das externe Taktsignal mit einem geeigneten Faktor zum Ausgleich für den Frequenzteilerschaltkreis 152 und die Nachschlagetabelle 156, so daß eines oder mehrere der abgeleiteten Taktsignale eine Frequenz aufweist, die der des externen Taktsignals gleicht. Durch die Multiplikation der externen Taktsignale kann die Schaltung in dem Ableitungstakterzeugungsschaltkreis 150 von dem externen Taktsignal und dem Grundtaktsignal gemeinsam verwendet werden. Jedoch werden Einschwingvorgänge in dem externen Taktsignal durch den Ableitungstakterzeugungsschaltkreis 150 hindurch zu dem Ausgangssignal weitergeleitet. Dies liefert die richtige Beziehung zwischen dem externen Taktsignal und den abgeleiteten Taktsignalen unabhängig von Inkonsistenzen und/oder Einschwingvorgängen in dem externen Taktsignal oder dem Grundtaktsignal und die Fähigkeit, das abgeleitete Taktsignal an Punkten zusätzlich zu den Taktflanken zu starten, anzuhalten und wieder aufzunehmen.
  • 3 stellt eine Ausführungsform von Nachschlagetabelleneinträgen und entsprechenden abgeleiteten Taktsignalen gemäß der vorliegenden Erfindung dar. 3 beinhaltet vier Beispiele von Nachschlagetabelleneinträgen in einer Tabelle mit Achtfacheinträgen und von entsprechenden abgeleiteten Taktsignalen. Es ist jedoch wichtig, anzumerken, daß gemäß der vorliegenden Erfindung jede Nachschlagetabellengröße verwendet und jede Anzahl abgeleiteter Taktsignale erzeugt werden kann. In einer Ausführungsform werden die Nachschlagetabelleneinträge von 3 in einer einzigen Nachschlagetabelle gespeichert; es können jedoch multiple Nachschlagetabellen verwendet werden.
  • Die Nachschlagetabelleneinträge 300 entsprechen Einträgen in einer Nachschlagetabelle, wie Nachschlagetabelle 156 (in 1 dargestellt). Der INDEX-Eintrag ist der Index oder die Adresse, die zu einem Signalpegeleintrag gehört. In einer Ausführungsform sind acht mit 0 bis 7 bezeichnete INDEX-Werte in einer Naschlagetabelle enthalten. Natürlich kann jede Anzahl von INDEX-Werten verwendet werden. Die Nachschlagetabelleneinträge 300 beinhalten auch TAKT_1-Einträge, welche Signalpegel für ein abgeleitetes Taktsignal für jeden zugehörigen INDEX-Wert angeben. In einer Ausführungsform entspricht eine logische 0 einer niedrigen Spannung (z. B. 0 V bis 0,7 V) und eine logische 1 einer hohen Spannung (z. B. 3 V bis 5 V). Es können jedoch auch alternative Einträge und Spannungspegel verwendet werden.
  • Die INDEX-Einträge entsprechen von dem Zählerschaltkreis 154 (in 1 gezeigt) empfangenen Eingangssignalen. Während der Zählerschaltkreis 154 wiederholt von 0 bis 7 zählt, werden zugehörige Signalpegel ausgegeben. Das Signal 305 gehört zu den Nachschlagetabelleneinträgen 300. Während sich der Eingang in die Nachschlagetabelle ändert, alterniert der Ausgang aus der Nachschlagetabelle zwischen einem hohen Pegel und einem niedrigen Pegel. In dieser Ausführungsform ist der Ausgang der Nachschlagetabelle an den Ausgang des Frequenzteilerschaltkreises in dem Ableitungstakterzeugungsschaltkreis mit der Nachschlagetabelle angepaßt.
  • Die Nachschlagetabelleneinträge 310 erzeugen ein Taktsignal 315 mit einer Frequenz, welche die Hälfte der Frequenz der Nachschlagetabelleneinträge 300 ist. Ein Ausgangspegel (TAKT_2) wird für zwei aufeinanderfolgende Eingänge in die Nachschlagetabelle aufrechterhalten.
  • Die Nachschlagetabelleneinträge 320 erzeugen ein Taktsignal 325 mit derselben Frequenz wie das Taktsignal 315 mit einem unterschiedlichen Tastverhältnis. Das Taktsignal 325 ist für drei Zählwerte des Zählerschaltkreises niedrig und für einen Zählwert hoch. Die Nachschlagetabelleneinträge 330 erzeugen ein Taktsignal 335 mit einer Frequenz, welche die Hälfte der Frequenz des Taktsignals 315 ist.
  • Die Emulation kann beispielsweise zum Zeitpunkt t2, welches eine dem Übergang zwischen den INDEX-Werten 4 und 5 entsprechende Anstiegsflanke von TAKT_1 ist, angehalten werden. Jedoch entspricht t2 nicht einer Flanke für die anderen Taktsignale von 3. Um beim Stand der Technik bekannte Emulationssysteme bei t2 anzuhalten, läuft die Emulation typischerweise bis zu der ersten auf t2 folgenden Flanke weiter. Deshalb kann es vorkommen, daß die TAKT_2, TAKT_3 und TAKT_4 entsprechenden Taktbereiche nicht bei t2 anhalten. Beispielsweise halten TAKT_2, TAKT_3, TAKT_4 zwischen t2 und t3 an. Wenn beim Stand der Technik die Emulation wieder aufgenommen wird, werden die angehaltenen Taktsignale von dem Punkt aus wieder aufgenommen, an dem die Taktzyklen anhielten.
  • Im Unterschied zum Stand der Technik ermöglicht es die vorliegende Erfindung, daß TAKT_2, TAKT_3 und TAKT_4 bei t2 anhalten und dort wieder aufgenommen werden, da Nachschlagetabellen zur Erzeugung der Taktsignale verwendet werden. Um bei t2 anzuhalten, werden die INDEX-Werteingänge an die Nachschlagetabellen 300, 310, 320 und 330 bei 4 angehalten. Jedes Taktsignal wird an diesem Punkt angehalten und schreitet nicht zu dem nachfolgenden Übergang fort. Zur Wiederaufnahme der Taktsignale bei t2 werden die INDEX-Werte auf 5 inkrementiert und schreiten gemäß der gewünschten Emulationsabfolge fort.
  • Übersicht eines abgeleitete Taktsignale verwendenden Emulationssystems
  • Figur 4 zeigt eine Ausführungsform eines Emulationssystems, in dem die vorliegende Erfindung implementiert werden kann. Das Emulationssystem 40 weist allgemein multiple Emulationsplatinen auf, die durch einen Bus oder eine andere Vorrichtung untereinander verbunden sind. Das Emulationssystem 40 weist ferner einen Zeitsteuerungserzeugungsschaltkreis auf, der die anderen Komponenten des Emulationssystems 40 mit Taktsignalen versorgt.
  • Das Emulationssystem 40 enthält multiple Emulationsplatinen, wie Emulationsplatinen 410 und 420. Die Emulationsplatinen ermöglichen es dem Emulationssystem 40, Hardwareentwürfe für Test- und Fehlerbeseitigungszwecke zu emulieren. In einer Ausführungsform weist jede Emulationsplatine multiple programmierbare Vorrichtungen (in 4 nicht dargestellt) auf, wie benutzerprogrammierbare Gatterfeld(FPGA)-Vorrichtungen. Die Emulationsplatinen sind durch einen Bus 400 untereinander verbunden. Alternativ kann der Bus 400 durch eine andere Vorrichtung ersetzt werden, welche die wechselseitige Verbin dung zwischen den multiplen Platinen bewirkt, wie Leiterplattenchassis und Verbindungsplatinen.
  • Der Zeitsteuerungserzeugungsschaltkreis 450 ist ebenfalls mit dem Bus 400 gekoppelt. Der Zeitsteuerungserzeugungschaltkreis 450 liefert eines oder mehrere Taktsignale an Komponenten des Emulationssystems 40. In einer Ausführungsform weist der Zeitsteuerungsschaltkreis 450 acht Schaltkreise zur Erzeugung abgeleiteter Taktsignale auf. Natürlich kann von dem Zeitsteuerungserzeugungsschaltkreis 450 jede Anzahl von Taktsignalen erzeugt werden. In einer Ausführungsform weist der Zeitsteuerungserzeugungsschaltkreis 450 einen Ableitungstakterzeugungsschaltkreis auf, wie den oben unter Bezugnahme auf 2 und 3 erörterten Schaltkreis.
  • Ein Vorteil der Erzeugung abgeleiteter Taktsignale gemäß der vorliegenden Erfindung besteht darin, daß verteilte Taktsignale keine als Folge der Verwendung multipler Takterzeugungsschaltkreise eingeführte Phasenverschiebung aufweisen. Wenn daher die Taktverteilungswege auf eine Reduzierung oder Beseitigung von Asymmetrie ausgelegt sind, bleiben die abgeleiteten Taktsignale in Phase, wodurch die Emulation im Vergleich zum Stand der Technik verbessert wird.
  • In der vorstehenden Beschreibung ist die Erfindung unter Bezugnahme auf spezielle Ausführungsformen beschrieben worden. Es ist jedoch offensichtlich, daß verschiedene Abwandlungen und Änderungen eingeführt werden können, ohne von der Reichweite der Erfindung abzuweichen. Dementsprechend sind die Beschreibung und die Zeichnung in einem veranschaulichenden und nicht in einem einschränkenden Sinn zu verstehen.

Claims (9)

  1. Verfahren zur Takterzeugung in einem Emulationssystem mit: Erzeugen eines abgeleiteten Taktsignals von einer Nachschlagetabelle, wobei ein Ausgangssignal eines Taktzyklen eines Grundtaktsignals zählenden Ringzählers als ein Index zu Einträgen in der Nachschlagetabelle verwendet wird, worin die Einträge Signalhöhen für das abgeleitete Taktsignal angeben; Anhalten der Emulation durch Anhalten des Grundtaktsignals, wobei der Index zur Nachschlagetabelle an einem Anhaltepunkt in dem abgeleiteten Taktzyklus angehalten wird und das abgeleitete Taktsignal nicht zu einem nachfolgenden Übergang vor dem Anhalten fortschreitet; und Wiederaufnehmen der Emulation durch Wiederaufnehmen des Grundtaktsignals, wobei das abgeleitete Taktsignal an dem Anhaltepunkt in dem abgeleiteten Taktsignalzyklus wieder aufgenommen wird.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Erzeugens eines abgeleiteten Taktsignals ferner aufweist: Bereitstellen eines Zwischentaktsignals durch Verwendung eines Frequenzteilers oder Frequenzvervielfachers zwischen dem Grundtaktsignal und dem Ringzähler; Zugreifen auf einen Eintrag in der Nachschlagetabelle, der eine der Anzahl von Zwischentaktsignalzyklen, die gezählt worden sind, entsprechende Adresse aufweist; und Ausgeben einer Signalhöhe ansprechend auf den zugegriffenen Eintrag.
  3. Vorrichtung zum Erzeugen von Taktsignalen in einem Emulationssystem mit: einer Einrichtung zum Erzeugen eines abgeleiteten Taktsignals von einer Nachschlagetabelle, wobei ein Index zu Einträgen in der Nachschlagetabelle durch ein Ausgangssignal eines Taktzyklen eines Grundtaktsignals zählenden Ringzählers erzeugt wird, worin die Einträge Signalwerte für das abgeleitete Taktsignal angeben; einer Einrichtung zum Anhalten der Emulation durch Anhalten des Grundtaktsignals, wobei der Index zu der Nachschlagetabelle an einem Anhaltepunkt in dem abgeleiteten Taktzyklus angehalten wird und das abgeleitete Taktsignal nicht zu einem nachfolgenden Übergang vor dem Anhalten fortschreitet; und einer Einrichtung zum Wiederaufnehmen der Emulation durch Wiederaufnehmen des Grundtaktsignals, wobei das abgeleitete Taktsignal an dem Anhaltepunkt in dem abgeleiteten Taktsignalzyklus wieder aufgenommen wird.
  4. Vorrichtung nach Anspruch 3, wobei die Einrichtung zum Erzeugen eines abgeleiteten Taktsignals ferner aufweist: eine Frequenzteilereinrichtung oder Frequenzvervielfachereinrichtung zwischen dem Grundtaktsignal und dem Ringzähler zur Bereitstellung eines Zwischentaktsignals; eine Einrichtung zum Zugreifen auf einen Eintrag in einer Nachschlagetabelle, der eine der Anzahl von Zwischentaktsignalzyklen, die gezählt worden sind, entsprechende Adresse aufweist; und eine Einrichtung zum Ausgeben einer Signalhöhe ansprechend auf den zugegriffenen Eintrag.
  5. Vorrichtung nach einem der Ansprüche 3 oder 4, wobei das Emulationssystem aufweist: eine Mehrzahl von Emulationsplatinen, deren jede Hardware zum Emulieren eines oder mehrerer Schaltungsentwürfe aufweist; eine Einrichtung zum Verbinden der Mehrzahl von Emulationsplatinen; wobei die Einrichtung zum Erzeugen eines abgeleiteten Taktsignals aufweist einen Grundtakterzeugungsschaltkreis, der das Grundtaktsignal von einer ersten Frequenz erzeugt, einen zum Empfang des Grundtaktsignals gekoppelten Frequenzteilerschaltkreis, wobei der Zählerschaltkreis zum Empfang eines Ausgangssignals des Frequenzteilerschaltkreises als ein Zwischentaktsignal gekoppelt ist.
  6. Vorrichtung nach Anspruch 5, die ferner eine Mehrzahl von Takterzeugungsschaltkreisen aufweist, welche zur Erzeugung einer Mehrzahl abgeleiteter Taktsignale parallelgeschaltet sind.
  7. Vorrichtung nach Anspruch 6, wobei jeder der Anzahl von Takterzeugungsschaltkreisen ferner einen Wählschaltkreis aufweist, welcher einen zum Empfangen des Grundtaktsignals und zum Empfangen eines externen Taktsignals von einer externen Quelle gekoppelten Multiplexer aufweist, der Multiplexer einen an den Frequenzteilerschaltkreis gekoppelten Ausgang aufweist, wobei ein Wähleingang des Multiplexers durch die externe Quelle bereitgestellt wird.
  8. Vorrichtung nach Anspruch 7, wobei jeder der Mehrzahl von Takterzeugungsschaltkreisen ferner einen Frequenzvervielfacherschaltkreis aufweist, der das externe Taktsignal vervielfacht und ein vervielfachtes externes Taktsignal an den Multiplexer bereitstellt.
  9. Vorrichtung nach Anspruch 5, wobei das Taktsignal an die Mehrzahl von Emulationsplatinen verzweigt wird.
DE60002426T 1999-09-24 2000-02-08 Takterzeugung und verteilung in einem emulationssystem Expired - Lifetime DE60002426T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/404,923 US6934674B1 (en) 1999-09-24 1999-09-24 Clock generation and distribution in an emulation system
US404923 1999-09-24
PCT/US2000/003261 WO2001024008A1 (en) 1999-09-24 2000-02-08 Clock generation and distribution in an emulation system

Publications (2)

Publication Number Publication Date
DE60002426D1 DE60002426D1 (de) 2003-06-05
DE60002426T2 true DE60002426T2 (de) 2004-03-18

Family

ID=23601588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60002426T Expired - Lifetime DE60002426T2 (de) 1999-09-24 2000-02-08 Takterzeugung und verteilung in einem emulationssystem

Country Status (7)

Country Link
US (1) US6934674B1 (de)
EP (1) EP1133728B1 (de)
JP (1) JP3537419B2 (de)
AT (1) ATE239251T1 (de)
AU (1) AU2986700A (de)
DE (1) DE60002426T2 (de)
WO (1) WO2001024008A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009924A1 (de) * 2008-02-15 2009-08-27 Altenbrunn, Jürgen Verfahren zum Generieren von Frequenzen

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US7188063B1 (en) * 2000-10-26 2007-03-06 Cypress Semiconductor Corporation Capturing test/emulation and enabling real-time debugging using an FPGA for in-circuit emulation
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
JPWO2006087806A1 (ja) * 2005-02-18 2008-07-03 富士通株式会社 クロック生成装置、クロック生成方法、クロック生成プログラム、動作検証装置、動作検証方法及び動作検証プログラム
US7400183B1 (en) 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
GB0702597D0 (en) 2007-02-09 2007-03-21 Texas Instruments Ltd A debug circuit and a method of debugging
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US8229725B1 (en) 2008-09-29 2012-07-24 Xilinx, Inc. Method and apparatus for modeling processor-based circuit models
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
CN101847993B (zh) * 2010-04-29 2015-05-06 北京中星微电子有限公司 一种音频设备的时钟配置方法及系统
US11194943B2 (en) * 2017-12-12 2021-12-07 Synopsys, Inc. FPGA-based hardware emulator system with an inter-FPGA connection switch

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5072549A (de) 1973-10-29 1975-06-16
JPS5668813A (en) 1979-11-09 1981-06-09 Hitachi Ltd Timing formation circuit
JPS57148231A (en) 1981-03-10 1982-09-13 Mitsubishi Heavy Ind Ltd Tester for shock pressurizing
JPS57185720A (en) 1981-05-11 1982-11-16 Akai Electric Co Ltd Digital pattern generating circuit
JPS5814227A (ja) 1981-07-16 1983-01-27 Mitsubishi Electric Corp タイミング発生回路
JPS58175035A (ja) 1982-04-06 1983-10-14 Fuji Xerox Co Ltd タイミング発生回路
JPS599765A (ja) 1982-07-08 1984-01-19 Toshiba Corp 補助記憶装置のタイミング制御回路
JPS5985527A (ja) 1982-11-08 1984-05-17 Nec Corp タイミング発生回路
JPS6049421A (ja) 1983-08-30 1985-03-18 Fujitsu Ltd タイミングパルス発生方式
FR2574182B1 (fr) 1984-11-30 1987-01-09 Elf Aquitaine Calorimetre a ecoulement de fluide, basse temperature et haute pression
JPS61267812A (ja) 1985-05-23 1986-11-27 Matsushita Electric Ind Co Ltd タイミング信号発生装置
JPS62194510A (ja) 1986-02-20 1987-08-27 Nec Corp タイミング制御信号出力回路
JPS637016A (ja) 1986-06-27 1988-01-12 Fuji Xerox Co Ltd クロツク制御装置
JPS6344215A (ja) 1986-08-08 1988-02-25 Fujitsu Ltd クロック信号発生装置
JPS63276915A (ja) 1987-02-06 1988-11-15 Nec Corp タイミング信号発生回路
US4759014A (en) * 1987-05-28 1988-07-19 Ampex Corporation Asynchronous-to-synchronous digital data multiplexer/demultiplexer with asynchronous clock regeneration
JPS6446118A (en) 1987-08-13 1989-02-20 Ando Electric Timing generating circuit
JP2770314B2 (ja) 1988-04-12 1998-07-02 日本電気株式会社 マイクロコンピュータ
ATE265712T1 (de) 1988-10-05 2004-05-15 Quickturn Design Systems Inc Verfahren zur verwendung einer elektronisch wiederkonfigurierbaren gatterfeld-logik und dadurch hergestelltes gerät
JPH02209010A (ja) 1989-02-09 1990-08-20 Mitsubishi Electric Corp タイミングパルス生成回路
JPH0385012A (ja) 1989-08-29 1991-04-10 Canon Inc パルス発生回路
JPH03248213A (ja) 1990-02-27 1991-11-06 Fujitsu Ltd タイミング信号発生回路
US5623418A (en) * 1990-04-06 1997-04-22 Lsi Logic Corporation System and method for creating and validating structural description of electronic system
JPH04315209A (ja) 1991-04-12 1992-11-06 Mitsubishi Electric Corp マイクロコンピュータ
US5452239A (en) 1993-01-29 1995-09-19 Quickturn Design Systems, Inc. Method of removing gated clocks from the clock nets of a netlist for timing sensitive implementation of the netlist in a hardware emulation system
JPH06282348A (ja) 1993-03-25 1994-10-07 Shinko Electric Co Ltd シリアルクロック生成回路
US5371417A (en) * 1993-07-02 1994-12-06 Tandem Computers Incorporated Multiple frequency output clock generator system
JPH07262037A (ja) 1994-03-24 1995-10-13 Hitachi Ltd エミュレータの構成方法およびエミュレータ用拡張ボード
US5701441A (en) * 1995-08-18 1997-12-23 Xilinx, Inc. Computer-implemented method of optimizing a design in a time multiplexed programmable logic device
JPH1079650A (ja) * 1996-09-04 1998-03-24 Fujitsu Ltd クロック発生回路
US6135648A (en) * 1996-11-12 2000-10-24 Lsi Logic Corporation Hard disk rotational latency simulator
KR100202956B1 (ko) * 1996-12-26 1999-06-15 전주범 디지털 신호 처리 시스템에서의 삼각 합수 룩업 테이블 액세스 방법 및 장치
US6055489A (en) * 1997-04-15 2000-04-25 Intel Corporation Temperature measurement and compensation scheme
US6064247A (en) * 1998-05-04 2000-05-16 Adaptec, Inc. Multiple frequency clock generation and synchronization
US6304125B1 (en) * 1998-09-04 2001-10-16 Sun Microsystems, Inc. Method for generating and distribution of polyphase clock signals
KR100295812B1 (ko) * 1999-06-18 2001-07-12 서평원 고속 위상검출기를 이용한 디지털 위상동기루프

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008009924A1 (de) * 2008-02-15 2009-08-27 Altenbrunn, Jürgen Verfahren zum Generieren von Frequenzen
DE102008009924B4 (de) * 2008-02-15 2014-10-30 Jürgen Altenbrunn Verfahren zum Generieren von Frequenzen

Also Published As

Publication number Publication date
JP2003501710A (ja) 2003-01-14
US6934674B1 (en) 2005-08-23
DE60002426D1 (de) 2003-06-05
WO2001024008A1 (en) 2001-04-05
EP1133728B1 (de) 2003-05-02
ATE239251T1 (de) 2003-05-15
EP1133728A1 (de) 2001-09-19
AU2986700A (en) 2001-04-30
JP3537419B2 (ja) 2004-06-14

Similar Documents

Publication Publication Date Title
DE60002426T2 (de) Takterzeugung und verteilung in einem emulationssystem
DE69125438T2 (de) Ablaufsteuerung für automatische Testeinrichtung
DE69227608T2 (de) Veränderliche Taktteilerschaltung
DE4126767C2 (de) Anordnung zur Erzeugung von Signalmustern
DE4104329C2 (de) Impulssignalverzögerungsvorrichtung
DE10045568B4 (de) Ereignisgestütztes Halbleiterprüfsystem
DE3101589C2 (de) Frequenzsyntheseanordnung
DE10249886B4 (de) Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
DE3332152C2 (de)
DE69119782T2 (de) Präzisions phasenschiebersystem
DE69517604T2 (de) Zeitgeber mit mehreren kohärenten synchronisierten takten
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE3887249T2 (de) Digitaler Multiplexer.
DE112005001517T5 (de) Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen
DE4437069C2 (de) Taktgenerator für Halbleiter-Prüfgerät
DE102004044099B4 (de) Streuspektrum-Taktgeber, Speichersystem und Taktsignalverzögerungsverfahren
DE69128013T2 (de) Vorrichtung und Verfahren zur Frequenzteilung mit variablem Frequenzteilungverhältnis
DE3788783T2 (de) Multiplexer für Taktsignale.
DE2803650A1 (de) Vorrichtung zur erzeugung einer impulsbreitenmodulierten welle
DE3801993C2 (de) Zeitgebersystem
DE2829709C2 (de) Verfahren und Anordnung zur Erzeugung zeitlich unmittelbar aufeinanderfolgender Impulszyklen
DE102005051770A1 (de) Verfahren und Vorrichtung zum Umschalten der Frequenz eines Systemtakts
DE4433512C2 (de) Wellenform-Formatierungseinrichtung
DE2430076B2 (de) Digitalsignalgenerator
DE2746642C2 (de) Fernsehimpulsgeber

Legal Events

Date Code Title Description
8364 No opposition during term of opposition