JPS637016A - クロツク制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基準クロックに対して周波数が変更された変
倍クロックを発生させるクロック制御装置に関し、特に
デジタル信号化された画像を電気的に縮小・拡大する画
像処理装置に使用して好適なりロック制御装置に関する
。

〔従来の技術〕

画像をイメージセンサ等により電気信号に変換し、更に
これをディジタル信号に変換して画像メモリ等に蓄積し
ておけば、種々の画像処理が可能となる。

たとえば、特開昭５９−１７８８６３号公報に示される
ように、メモリに対する書き込みクロック及び読み出し
クロックの周波数を可変とすれば、画像の縮小・拡大が
可能となる。

第４図は、上記公報記載の画像処理装置を簡略化して示
したもので、画像情報記憶手段としてのメモリ１１と基
準クロックを発生するクロック発生器１２との間にクロ
ック可変回路１３を設け、画像データをメモリ１１に書
き込むときには、書き込み制御信号によりメモリ１１を
書き込みモードにすると共に、クロック可変回路１３を
切り換えて周波数が九の書き込みクロックを変倍クロッ
クとして発生させ、画像データをメモリ１１に書き込む
。

次に画像データをメモリ１１から読み出すときは、読み
出し制御信号によりメモリ１１を読み出しモードにする
と共に、クロック可変回路１３を切り換えて周波数がｆ
ｉの読み出しクロックを変倍クロックとして発生させ、
メモリ１１から画像データを変倍データとして読み出す
。

すなわち、書き込みクロックに対する読み出しクロック
の周波数の比ｆＲ／ｆ、を変えることにより、この比に
応じて画像の縮小・拡大を行うことができる。

このクロック可変回路１３としては、バイナリ−レート
マルチプライヤ、たとえばＴＩ社５Ｎ７４９４等が使用
されている。このバイナリ−レートマルチプライヤは、
上記５Ｎ７４９４の例では、６個のフリップフロップが
縦続接続され、各フリップフロップの出力を所定の組合
わせで６個のＡＮＤゲートに供給する構成とされている
。そして、各ＡＮＤゲートに６ビツトの制御データＭ（
但し０≦Ｍ≦６３）を供給することにより、周波数がｆ
の入力クロックを（Ｍ／６４）ｘｆの周波数の出力クロ
ックに分周して変倍クロックを得るものである。

〔発明が解決しようとする問題点〕

しかしながら、上述のバイナリ−レートマルチプライヤ
等を使用したクロック可変回路１３では、制御データに
対する変倍クロックのパターンが固定化されており、ま
た変倍クロックのパターンが繰り返される周期がたとえ
ば６４クロック周期と短いため、画像をプリンタにより
出力する場合にモアレが発生しやすく、これを防止する
ことが困難であるという問題があった。

モアレは以下に述べる理由により発生する。

中間調を有する画像をプリンタにより出力する場合、メ
モ１月１から画像データが読み出され、画像の各画素の
濃度は面積に変換されてプリントされる。このとき各画
素は、たとえば、８×８のドツトの集合として表現され
る。したがって、出力画像は８ビツト間隔の周期成分を
有することになるが、機械的誤差等によって正確に８ビ
ツト間隔にはならず、各画素間の周期に一定のパターン
の偏りが生じ、このパターンが繰り返される場合がある
。このため、メモ１月１から読み出された画像データと
このパターンの間で干渉が生じモアレが発生する。

本発明は、上記問題点を解決するために案出されたもの
であって、クロック制御装置から同一の変倍率であって
も種々の異なったクロックパターンを発生できるように
することを目的とする。

〔問題点を解決するための手段〕

本発明のクロック制御装置は、変倍設定データに対応し
た変倍クロック発生パターンが書き込まれたルックアッ
プテーブルを設け、該ルックアップテーブルを、基準ク
ロックを計数する計数手段の出力及び上記変倍設定デー
タによりアドレスし、上記ルックアップテーブルからの
出力に応じて上記基準クロックの発生を制御することに
より変倍クロックを得ることを特徴とする。

〔実施例〕

以下、図面を参照しながら実施例に基づいて本発明の特
徴を具体的に説明する。

第１図は、本発明のクロック制御装置の一実施例を示し
、基準クロックを変倍クロックに変換して画像情報記憶
手段（図示せず）に供給するものである。

データ書き込み・読み出し用の基準クロックＣＬＫｌ　
（第３図（ａｌ参照）は、たとえば、４ビツトのカウン
タ１で計数され、該カウンタ１の出力（第３図（ｂｌ参
照）はルックアップテーブル（以下ＬＩＩＴと記す）２
のアドレス＾４〜＾７に供給される。更に、変倍設定デ
ータがＬ［ＩＴ　２のアドレスＡＯ〜へ３に供給される
。

指定されたアドレスに応じて読み出されたＬＩＴ２の出
力（第３図（Ｃ１参照）は、Ｄ型フリップフロップ（以
下Ｄ−Ｆ／Ｆと記す）３において、基準クロックＣＩＪ
Ｉの立ち上がりでラッチされる。更にＤ−Ｆ／Ｆ３の出
力（第３図＋ｄ＋参照）は、Ｄ−Ｆ／Ｆ　４に供給され
ると共に、基準クロックＣＬＫＩがインバータ５を介し
てＤ−Ｆ／Ｆ　４に供給されるので、Ｄ−Ｆ／Ｆ　３の
出力は、基準クロックＣＬＫＩの立下がりでラッチされ
る。［１−Ｆ／Ｆ　４の出力（第３図ｔｅｌ参照）は、
基準クロックＣＬＫＩと共にへＮＤゲート６に供給され
変倍クロックＣＬＫ２が得られる。

第２図にＬＩＴ　２の内容の一例を示す。このＬＩＴ２
はアドレス八〇〜＾３に応じて４ビツトの変倍設定デー
タ「０〜Ｆ（１６進数表示）」が指定され、この変倍設
定データに応じて、基準クロックＣＬ旧の出力を禁止す
る度合が順次変化し、且つその禁止サイクルが平均化す
るように構成されている。ずなわち、ＬＩＴ　２から読
み出されたデータが「１」のときは、対応するタイミン
グの基準クロックＣＬＫ１がイネイブルされ、そのまま
出力される。またデータが「０」のときは、基準クロッ
クｃ１、Ｋ１がディセイブルされ、出力が禁止される。

たとえば、変倍設定データが４であるとすると、これに
対応する計数値はｒｏＩｏｏｌｏｏｌｏｏｌｏｏｌｏｏ
Ｊとなり、「１」が５個、「０」が１１個存在する。し
たがって、基準クロックＣＬＫＩのうち５個はイネイブ
ルされ、１１個はディセイブルされる。これにより、変
倍クロックＣＬＫ２の出力の周波数は基準クロックＣＬ
ＫＩの周波数の５／１６となる。１個の基準クロックＣ
ＬＫＩが入力する度に、カウンタ１の出力が変化するた
め、ＬＵＴ２ノ出力はｒｏｌｏｏｌｏｏｌｏｏｌｏｏｌ
ｏｏ」のパターンを繰り返す。

なお、ＬＩＴ　２をＥＰＲＯＭ等により構成しておけば
必要に応じて種々のパターンに書き換えることができる
。また、本実施例においては、Ｄ−Ｆ／Ｆ　４の出力で
基準クロックＣＬ　Ｋ　１をゲートしているので、第３
図ｔｅｌに示すように、ＡＮＤゲート６の制御が常に基
準クロックＣＬＫＩのローレベルで行われ、基準クロッ
クＣＬＫＩの切出動作が安定する。

カウンタ１としてフェアチャイルド社の７４Ｆ１６１を
使用シ、ＬＯＴ　２ニＭＭ１社ノＵＰＲＯＭ　６３Ｓ１
４１Ａを使用して実験した結果、トータルの伝達時間は
約４０ｎＳとなった。このため、この回路は基準クロッ
クＣＬＫＩが約２５ＭＩＩｚまで動作可能となった。

また、本実施例においては、基準クロックＣＬＫＩと変
倍クロック６１□に２の位相差はＡＮＤゲート６におい
てのみ生じるので両クロック間の位相差は極めて少ない
ものとなった。したがって、変倍クロックＣＬＫ２の位
相を調整するための遅延回路等が不要である。すなわち
、この種の装置においては、基準クロックＣＬＫＩのタ
イミングに同期して種々の制御が行われるが、変倍クロ
ックＣＬＫ２が基準クロックＣＬＫＩから大きく遅れる
と、変倍クロックＣＬＫ２を遅延回路等により遅延させ
て次の基準クロックＣＬＫ１に同期させなければならな
い。また、変倍クロックＣＬＫ２の遅延が大きいとクロ
ックタイミングのマージンが少なくなるため、高速化が
困難であるが、本実施例においては、基準クロックＣＬ
ＫＩと変倍クロックＣＬＫ２の位相差がきわめて小さい
ため高速化に向いており、また回路の設計も容易である
。

レーザプリンタ等において、画像情報記録手段に対する
書き込み時に本回路を使用すれば、上記の例では画像が
５／１６に縮小され、読み出し時に用いれば１６１５倍
される。

更に、同一の１６１５倍でもＬＵＴ　２の内容を変える
ことにより変倍クロックＣＬＫ２の発生パターンを容易
に変更できる。したがって、プリントされた出力画像に
モアレが生じた場合でも、変倍クロックＣＬＫ２の発生
パターンを変えることにより対応することができる。

また、変倍クロックのパターンには制約がなく任意に設
定できるので、任意変倍率のデジタル変倍がリアルタイ
ムで可能となる。

なお、上述の実施例においては、変倍設定を４ビツトと
し、カウンタｌを４ビツトで説明したがこれに限定され
るものではない。また、ＬＯＴ　２の内容を種々に変え
ることによりゲート方法を自由に選ぶことができる。

また、上述の実施例においては、画像を縮ｔＪい拡大す
るためのクロックとして変倍クロックを使用したが、こ
れに限らず、基準クロックに対して周期が異なっている
クロックを発生する必要がある装置に対して本発明を適
用することができる。

〔発明の効果〕

以上述べたように、本発明においては、ルックアンプテ
ーブルに変倍率に応じた変倍クロックのパターンを書き
込んでおき、これを基準クロックに同期して読み出すこ
とにより所定のパターンの変倍クロックを得る。したが
って、ルックアップテーブルの内容を書き換えることに
より、変倍クロックのパターンを容易に変更することが
でき、変倍クロックの周期を自由に大きくとれる。これ
により、プリンタ等でモアレが発生した場合でも、変倍
クロックのパターンを変えることにより適切に対処でき
モアレを見にくくすることができる。

【図面の簡単な説明】

第１図は本発明に係るクロ・ツク制御装置の一実施例、
第２図は第１図のＬＩＪＴの内容を示す説明図、第３図
は第１図のクロ・ツク制御装置の動作を示すタイミング
チャート、第４図はメモリの書き込み・読み出しクロッ
クを変える従来のクロ・ツク制御装置の一例である。 １：カウンタ ２：ＬＵＴ ３．１１：Ｄ型フリップフロップ ５：インバータ ６：へＮＤゲート 特許出願人　　　　　富士ゼロックス　株式会社代理人
　　手掘　益（ほか２名） ｇ　　　ス 第１図 富珈シ出も１−クロック 第２図 Ｉフ　　　　−ノ

Claims (1)

【特許請求の範囲】
1. １、変倍設定データに対応した変倍クロック発生パター
   ンが書き込まれたルックアップテーブルを設け、該ルッ
   クアップテーブルを、基準クロックを計数する計数手段
   の出力及び上記変倍設定データによりアドレスし、上記
   ルックアップテーブルからの出力に応じて上記基準クロ
   ックの発生を制御することにより変倍クロックを得るこ
   とを特徴とするクロック制御装置。