JP3486985B2 - 画像記録装置 - Google Patents
画像記録装置Info
- Publication number
- JP3486985B2 JP3486985B2 JP25498994A JP25498994A JP3486985B2 JP 3486985 B2 JP3486985 B2 JP 3486985B2 JP 25498994 A JP25498994 A JP 25498994A JP 25498994 A JP25498994 A JP 25498994A JP 3486985 B2 JP3486985 B2 JP 3486985B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- counter
- image recording
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は画像記録装置に関し、特
に任意の倍率に画像を変倍して記録することが可能な画
像記録装置に関する。
に任意の倍率に画像を変倍して記録することが可能な画
像記録装置に関する。
【０００２】
【従来の技術】従来、画像変倍を行う装置としては、例
えば、特開平3-240174号公報に開示された技術が知られ
ている。この装置は、原画像(拡大対象画像)を取り込む
リードクロックと、拡大画像を出力するライトクロック
とを分離して、拡大率に応じて、ライトクロックをリー
ドクロックに対して高速化するように構成したものであ
る。
えば、特開平3-240174号公報に開示された技術が知られ
ている。この装置は、原画像(拡大対象画像)を取り込む
リードクロックと、拡大画像を出力するライトクロック
とを分離して、拡大率に応じて、ライトクロックをリー
ドクロックに対して高速化するように構成したものであ
る。
【０００３】
【発明が解決しようとする課題】上記従来技術について
は、入力画素数(拡大前)と出力画素数(拡大後)が異なる
ため、入力のクロックに対して出力のクロックを高速化
する必要があり、これは画像処理を高速化／高性能化す
ることになるため、大幅なコストアップとなるという問
題を有するものである。また、上記従来技術について
は、画像を拡大することのみが考慮されており、任意の
倍率で変倍する(当然、縮小も含む)という考えはない。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、任意の倍率で画像を変倍して記録することが可能
な画像記録装置を提供することにある。
は、入力画素数(拡大前)と出力画素数(拡大後)が異なる
ため、入力のクロックに対して出力のクロックを高速化
する必要があり、これは画像処理を高速化／高性能化す
ることになるため、大幅なコストアップとなるという問
題を有するものである。また、上記従来技術について
は、画像を拡大することのみが考慮されており、任意の
倍率で変倍する(当然、縮小も含む)という考えはない。
本発明は上記事情に鑑みてなされたもので、その目的と
するところは、従来の技術における上述の如き問題を解
消し、任意の倍率で画像を変倍して記録することが可能
な画像記録装置を提供することにある。
【０００４】
【課題を解決するための手段】本発明の上記目的は、受
信画データまたはスキャナ等で読み取った画データをビ
ットマップ変換し、ページメモリに蓄積して画素クロッ
クに同期させてシリアル画データとしてプロットする画
像記録装置において、高周波数のクロックをプログラマ
ブルに分周する第１のカウンタ，該第１のカウンタから
の分周クロックをカウントする第２のカウンタ，該第２
のカウンタの出力をデコードし、第２のカウンタが１周
する間に予め設定された数だけイネーブル信号を出力す
るデコーダを備えたクロック分周回路から出力されるク
ロックを用いて、任意の変倍を行う如く構成したことを
特徴とする画像記録装置によって達成される。
信画データまたはスキャナ等で読み取った画データをビ
ットマップ変換し、ページメモリに蓄積して画素クロッ
クに同期させてシリアル画データとしてプロットする画
像記録装置において、高周波数のクロックをプログラマ
ブルに分周する第１のカウンタ，該第１のカウンタから
の分周クロックをカウントする第２のカウンタ，該第２
のカウンタの出力をデコードし、第２のカウンタが１周
する間に予め設定された数だけイネーブル信号を出力す
るデコーダを備えたクロック分周回路から出力されるク
ロックを用いて、任意の変倍を行う如く構成したことを
特徴とする画像記録装置によって達成される。
【０００５】
【作用】本発明に係る画像記録装置においては、高周波
数のクロックをプログラマブルに分周する第１のカウン
タ，該第１のカウンタからの分周クロックをカウントす
る第２のカウンタ，該第２のカウンタの出力をデコード
し、第２のカウンタが１周する間に予め設定された数だ
けイネーブル信号を出力するデコーダを備えた、特徴的
なクロック分周回路を備えたことにより、該クロック分
周回路から出力されるクロックを用いて、画素密度の異
なる任意の画像を記録出力することが可能になるという
効果が得られるものである。
数のクロックをプログラマブルに分周する第１のカウン
タ，該第１のカウンタからの分周クロックをカウントす
る第２のカウンタ，該第２のカウンタの出力をデコード
し、第２のカウンタが１周する間に予め設定された数だ
けイネーブル信号を出力するデコーダを備えた、特徴的
なクロック分周回路を備えたことにより、該クロック分
周回路から出力されるクロックを用いて、画素密度の異
なる任意の画像を記録出力することが可能になるという
効果が得られるものである。
【０００６】
【実施例】以下、まず、本発明の重要な構成要素である
クロック分周回路について説明を行った後、実施例を図
面に基づいて詳細に説明する。図１は、本発明の重要な
構成要素であるクロック分周回路の構成図である。図
中、１は基準高周波クロックの発振器、２は該発振器１
からの高周波のクロックをＭ分周またはＭ−１分周(こ
こで、Ｍは整数)する第１のカウンタであり、例えば、
デコーダ３の出力が０のときＭ分周、１のときＭ−１分
周となる。また、４は上述の第１のカウンタ２からの分
周クロックをカウントするＮ進の第２のカウンタであ
り、デコーダ３は、第２のカウンタ４のカウンタ出力か
ら、レジスタ５の値(Ｋ)によって、第２のカウンタ４が
Ｎカウントする間にＫ回イネーブル出力(“１”)を出力
するデコーダである。
クロック分周回路について説明を行った後、実施例を図
面に基づいて詳細に説明する。図１は、本発明の重要な
構成要素であるクロック分周回路の構成図である。図
中、１は基準高周波クロックの発振器、２は該発振器１
からの高周波のクロックをＭ分周またはＭ−１分周(こ
こで、Ｍは整数)する第１のカウンタであり、例えば、
デコーダ３の出力が０のときＭ分周、１のときＭ−１分
周となる。また、４は上述の第１のカウンタ２からの分
周クロックをカウントするＮ進の第２のカウンタであ
り、デコーダ３は、第２のカウンタ４のカウンタ出力か
ら、レジスタ５の値(Ｋ)によって、第２のカウンタ４が
Ｎカウントする間にＫ回イネーブル出力(“１”)を出力
するデコーダである。
【０００７】図２は、上述の如く構成されたクロック分
周回路の動作を示すタイミングチャートである。以下、
図２に基づいて、上述の如く構成されたクロック分周回
路の動作を説明する。発振器１の伝振周波数が３０ＭＨ
zとすると、通常の分周器では、１５ＭＨz，１０ＭＨ
z，７.５ＭＨz，・・・という如く、「整数分の一」の分周し
かできない。いま、上述の第１のカウンタ２のＭの値を
６、第２のカウンタ４のＮの値を４とすると、第１のカ
ウンタ２はデコーダ３の出力が０のとき６進カウンタ、
１のとき５進カウンタとなり、第２のカウンタ４は４進
カウンタとなる。ここで、レジスタ５にＫ＝０がセット
されている場合には、デコーダ３の出力(ＤＥＣ１)は第
２のカウンタ４の出力(ＣＮＴ２)によらず“０”とな
り、第１のカウンタ２は６進カウンタ動作を続けるの
で、分周クロック(ＰＣＬＫ)の周波数は、３０ＭＨz／
６＝５ＭＨzとなる。
周回路の動作を示すタイミングチャートである。以下、
図２に基づいて、上述の如く構成されたクロック分周回
路の動作を説明する。発振器１の伝振周波数が３０ＭＨ
zとすると、通常の分周器では、１５ＭＨz，１０ＭＨ
z，７.５ＭＨz，・・・という如く、「整数分の一」の分周し
かできない。いま、上述の第１のカウンタ２のＭの値を
６、第２のカウンタ４のＮの値を４とすると、第１のカ
ウンタ２はデコーダ３の出力が０のとき６進カウンタ、
１のとき５進カウンタとなり、第２のカウンタ４は４進
カウンタとなる。ここで、レジスタ５にＫ＝０がセット
されている場合には、デコーダ３の出力(ＤＥＣ１)は第
２のカウンタ４の出力(ＣＮＴ２)によらず“０”とな
り、第１のカウンタ２は６進カウンタ動作を続けるの
で、分周クロック(ＰＣＬＫ)の周波数は、３０ＭＨz／
６＝５ＭＨzとなる。
【０００８】また、レジスタ５にＫ＝１がセットされた
とすると、デコーダ３からは第２のカウンタ４の１サイ
クル(ＰＣＬＫの４カウント)中に１回“１”が出力され
る。これは、図２では、ＣＮＴ２＝３のときとなる。第
１のカウンタ２は、上述のデコーダ出力(ＤＥＣ１)が
“１”の期間で、５進カウンタ動作を行う。分周クロッ
ク(ＰＣＬＫ)の出力としては、発振器１の１／６周期が
３回、１／５周期が１回という間隔のクロックとなり、
平均すると (６×３＋５×１)／４＝５.７５分周された
ことになる。平均周波数は、３０ＭＨz／５.７５＝５.
２２ＭＨzとなる。同様に、レジスタ５にＫ＝２がセッ
トされたとすると、デコーダ３からは第２のカウンタ４
の１サイクル(ＰＣＬＫの４カウント)中に２回“１”が
出力されるので、ＰＣＬＫの出力は、１／６周期が２
回、１／５周期が２回というクロックとなり、平均する
と５.５分周クロックとなる。
とすると、デコーダ３からは第２のカウンタ４の１サイ
クル(ＰＣＬＫの４カウント)中に１回“１”が出力され
る。これは、図２では、ＣＮＴ２＝３のときとなる。第
１のカウンタ２は、上述のデコーダ出力(ＤＥＣ１)が
“１”の期間で、５進カウンタ動作を行う。分周クロッ
ク(ＰＣＬＫ)の出力としては、発振器１の１／６周期が
３回、１／５周期が１回という間隔のクロックとなり、
平均すると (６×３＋５×１)／４＝５.７５分周された
ことになる。平均周波数は、３０ＭＨz／５.７５＝５.
２２ＭＨzとなる。同様に、レジスタ５にＫ＝２がセッ
トされたとすると、デコーダ３からは第２のカウンタ４
の１サイクル(ＰＣＬＫの４カウント)中に２回“１”が
出力されるので、ＰＣＬＫの出力は、１／６周期が２
回、１／５周期が２回というクロックとなり、平均する
と５.５分周クロックとなる。
【０００９】上述の如く、図１に示した構成のクロック
分周回路によれば、Ｍ，Ｎ，Ｋの値によって、源振クロ
ックを(ＭＮ−Ｋ)／Ｎ分周することが可能となる。図３
は、上述のクロック分周回路を応用したレーザ記録ファ
クシミリ装置のプロッタ制御部の構成図である。図中、
１１は先に図１に示した構成のクロック分周回路(以
下、「画素クロック発生部」という)であり、プロッタの
速度に合わせた画素クロックを生成し、書き込み１ライ
ンの同期信号であるプロッタラインシンクに同期させ
て、そのクロックを出力する。受信した画データまたは
スキャナで読み取った画データは、ページメモリ１２に
蓄積される。プロットデータ制御部１３では、パラレル
画データをシリアル画データに変換する。また、プロッ
トデータ制御部１３では、上述のプロッタラインシンク
と画素クロックから１ラインの画データ区間を作成し、
その区間で、プロットデータとしてＬＤ(レーザダイオ
ード)ドライブ部１４に出力し、ＬＤドライブ部１４
は、そのデータに従ってＬＤを発光させる。
分周回路によれば、Ｍ，Ｎ，Ｋの値によって、源振クロ
ックを(ＭＮ−Ｋ)／Ｎ分周することが可能となる。図３
は、上述のクロック分周回路を応用したレーザ記録ファ
クシミリ装置のプロッタ制御部の構成図である。図中、
１１は先に図１に示した構成のクロック分周回路(以
下、「画素クロック発生部」という)であり、プロッタの
速度に合わせた画素クロックを生成し、書き込み１ライ
ンの同期信号であるプロッタラインシンクに同期させ
て、そのクロックを出力する。受信した画データまたは
スキャナで読み取った画データは、ページメモリ１２に
蓄積される。プロットデータ制御部１３では、パラレル
画データをシリアル画データに変換する。また、プロッ
トデータ制御部１３では、上述のプロッタラインシンク
と画素クロックから１ラインの画データ区間を作成し、
その区間で、プロットデータとしてＬＤ(レーザダイオ
ード)ドライブ部１４に出力し、ＬＤドライブ部１４
は、そのデータに従ってＬＤを発光させる。
【００１０】図４は、変倍時の動作を示すタイミングチ
ャートである。以下、図４に基づいて、図３に示した実
施例の動作説明を行う。なお、以下の説明においては、
源振クロックを３０ＭＨzとし、等倍出力時の画素クロ
ックを５ＭＨzとする。この場合、画素クロック発生部
１１には、Ｍ＝６、Ｎ＝４、Ｋ＝０をセットすることに
より、図４に示す如く、源振クロックを６分周した画素
クロックが発生し、このクロックに同期して、(等倍)
で示されるシリアル画データ(プロットデータ)が出力さ
れる。また、で示される如く、画素クロック発生部１
１にＭ＝６、Ｎ＝４、Ｋ＝２をセットすると、(等倍)
に比べてプロットデータの３，４，７，８番目が１源振
クロック分短くなり、１ラインで見るとプロットデータ
の幅が２２／２４＝９１.７％に縮小されることにな
る。また、で示される如く、Ｍ＝７、Ｎ＝４、Ｋ＝２
をセットすると、プロットデータの１，２，５，６番目
が１源振クロック分長くなり、１ラインで見るとプロッ
トデータの幅が２６／２４＝１０８.３％に拡大される
ことになる。
ャートである。以下、図４に基づいて、図３に示した実
施例の動作説明を行う。なお、以下の説明においては、
源振クロックを３０ＭＨzとし、等倍出力時の画素クロ
ックを５ＭＨzとする。この場合、画素クロック発生部
１１には、Ｍ＝６、Ｎ＝４、Ｋ＝０をセットすることに
より、図４に示す如く、源振クロックを６分周した画素
クロックが発生し、このクロックに同期して、(等倍)
で示されるシリアル画データ(プロットデータ)が出力さ
れる。また、で示される如く、画素クロック発生部１
１にＭ＝６、Ｎ＝４、Ｋ＝２をセットすると、(等倍)
に比べてプロットデータの３，４，７，８番目が１源振
クロック分短くなり、１ラインで見るとプロットデータ
の幅が２２／２４＝９１.７％に縮小されることにな
る。また、で示される如く、Ｍ＝７、Ｎ＝４、Ｋ＝２
をセットすると、プロットデータの１，２，５，６番目
が１源振クロック分長くなり、１ラインで見るとプロッ
トデータの幅が２６／２４＝１０８.３％に拡大される
ことになる。
【００１１】上述の如く、本実施例によれば、画素クロ
ック発生部１１のセット値を変えるだけで、プロッタ部
での変倍が容易に可能となる。また、上述のクロック分
周回路のデコーダ３の出力(ＤＥＣ１)を、第２のカウン
タ４の出力(ＣＮＴ２)の１サイクル内で均等に振り分け
て出力するように構成ことにより、変倍した際の１画素
幅の違いを目立たなくすることができる。すなわち、図
２に示した実施例において、Ｋ＝２の場合の(その１)，
(その２)に示す如くデコーダ３の出力(ＤＥＣ１)を出力
すると、分周クロック(ＰＣＬＫ)の出力は、(その１)で
は５分周クロック，６分周クロックが２回ずつ続けて交
互に出力されるのに対して、(その２)では５分周クロッ
ク，６分周クロックが１回ずつ交互に出力される。(そ
の２)で示される分周クロック(ＰＣＬＫ)の出力で画像
を出力すると、１画素のバラツキがわかりにくくなり、
画質の劣化を少なくすることができる。
ック発生部１１のセット値を変えるだけで、プロッタ部
での変倍が容易に可能となる。また、上述のクロック分
周回路のデコーダ３の出力(ＤＥＣ１)を、第２のカウン
タ４の出力(ＣＮＴ２)の１サイクル内で均等に振り分け
て出力するように構成ことにより、変倍した際の１画素
幅の違いを目立たなくすることができる。すなわち、図
２に示した実施例において、Ｋ＝２の場合の(その１)，
(その２)に示す如くデコーダ３の出力(ＤＥＣ１)を出力
すると、分周クロック(ＰＣＬＫ)の出力は、(その１)で
は５分周クロック，６分周クロックが２回ずつ続けて交
互に出力されるのに対して、(その２)では５分周クロッ
ク，６分周クロックが１回ずつ交互に出力される。(そ
の２)で示される分周クロック(ＰＣＬＫ)の出力で画像
を出力すると、１画素のバラツキがわかりにくくなり、
画質の劣化を少なくすることができる。
【００１２】図５は、請求項３に対応する実施例を示す
もので、レーザプリンタ装置の要部を示すブロック構成
図である。図中、２１はパーソナルコンピュータ(Ｐ
Ｃ)、２２はプリンタコントローラ、２３はシステム制
御部内のプロットデータ制御部、２４は同画素クロック
発生部、２５はレーザダイオード(ＬＤ)を示している。
プリンタコントローラ２２では、ＰＣ２１から送られる
キャラクタデータをビットマップ変換して、内部のペー
ジメモリ(図示されていない)に蓄積する。システム制御
部内のプロットデータ制御部２３では、１ライン開始の
同期信号であるプリンタラインシンク，１ラインの有効
幅を示すＬＧＡＴＥ，１ページ書込み有効期間を示すＦ
ＧＡＴＥ，画データ転送クロックであるＷＣＬＫ等のプ
ロットタイミング信号を作成して、プリンタコントロー
ラ２２に出力する。プリンタコントローラ２２は、これ
らのタイミングに合わせて、プリンタ画データ(ＷＤＡ
ＴＡ)をシステム側に送信し、プロットデータ制御部２
３でその画データにより、ＬＤ２５を発光させる。
もので、レーザプリンタ装置の要部を示すブロック構成
図である。図中、２１はパーソナルコンピュータ(Ｐ
Ｃ)、２２はプリンタコントローラ、２３はシステム制
御部内のプロットデータ制御部、２４は同画素クロック
発生部、２５はレーザダイオード(ＬＤ)を示している。
プリンタコントローラ２２では、ＰＣ２１から送られる
キャラクタデータをビットマップ変換して、内部のペー
ジメモリ(図示されていない)に蓄積する。システム制御
部内のプロットデータ制御部２３では、１ライン開始の
同期信号であるプリンタラインシンク，１ラインの有効
幅を示すＬＧＡＴＥ，１ページ書込み有効期間を示すＦ
ＧＡＴＥ，画データ転送クロックであるＷＣＬＫ等のプ
ロットタイミング信号を作成して、プリンタコントロー
ラ２２に出力する。プリンタコントローラ２２は、これ
らのタイミングに合わせて、プリンタ画データ(ＷＤＡ
ＴＡ)をシステム側に送信し、プロットデータ制御部２
３でその画データにより、ＬＤ２５を発光させる。
【００１３】上述の画データ転送クロック(ＷＣＬＫ)
は、画素クロック発生部２４からの画素クロックと同じ
クロックなので、画素クロック発生部２４に前述のクロ
ック分周回路を用い、セット値を適宜変化させれば、Ｗ
ＣＬＫり平均周波数が変化させることができるので、１
ラインの画データ数は変わらないまま、１ラインの転送
速度が変化し、変倍されたプロットデータを出力するこ
とができる。図６は、従来の一般的なプリンタ機能付き
ファクシミリ装置の構成を示すブロック図である。ここ
で、ファクシミリ受信データ出力時とプリンタ画データ
出力時とで画素密度が異なる場合、例えば、ファクシミ
リは１６×１５.４dpm、プリンタは３００dpiというよ
うに ミリ系とインチ系が共存する場合等には、ファク
シミリ用発振源(ＸＴＬ１)２８とプリンタ用発振源(Ｘ
ＴＬ２)２９の２種類の発振源を持ち、ＦＡＸ／プリン
タの切換え信号で、画素クロック発生部２４への源振ク
ロックをセレクタ２６によって切換えていた。
は、画素クロック発生部２４からの画素クロックと同じ
クロックなので、画素クロック発生部２４に前述のクロ
ック分周回路を用い、セット値を適宜変化させれば、Ｗ
ＣＬＫり平均周波数が変化させることができるので、１
ラインの画データ数は変わらないまま、１ラインの転送
速度が変化し、変倍されたプロットデータを出力するこ
とができる。図６は、従来の一般的なプリンタ機能付き
ファクシミリ装置の構成を示すブロック図である。ここ
で、ファクシミリ受信データ出力時とプリンタ画データ
出力時とで画素密度が異なる場合、例えば、ファクシミ
リは１６×１５.４dpm、プリンタは３００dpiというよ
うに ミリ系とインチ系が共存する場合等には、ファク
シミリ用発振源(ＸＴＬ１)２８とプリンタ用発振源(Ｘ
ＴＬ２)２９の２種類の発振源を持ち、ＦＡＸ／プリン
タの切換え信号で、画素クロック発生部２４への源振ク
ロックをセレクタ２６によって切換えていた。
【００１４】すなわち、上述のプリンタ機能付きファク
シミリ装置においては、ＦＡＸ／プリンタの切換え信号
で、画素クロック発生部２４への源振クロックを切換え
て、それぞれの画素密度に合わせた画素クロックを発生
し、プロットデータ制御部２３でその画素クロックの速
度でプロットデータを出力していた。しかしながら、こ
れでは構成が複雑になるので、この画素クロック発生部
２４に前述のクロック分周回路を用いれば、１つの発振
源で、ファクシミリとして使用するときと、プリンタと
して使用するときの画素クロックを作成し、プロットす
ることが可能になる。上に示したプリンタ機能付きファ
クシミリ装置によれば、ミリ系とインチ系が共存する場
合等にも、構成が複雑にせずに対応可能な装置を実現で
きる。なお、上記各実施例は、いずれも本発明の一例を
示したものであり、本発明はこれらに限定されるべきも
のではないことは言うまでもないことである。
シミリ装置においては、ＦＡＸ／プリンタの切換え信号
で、画素クロック発生部２４への源振クロックを切換え
て、それぞれの画素密度に合わせた画素クロックを発生
し、プロットデータ制御部２３でその画素クロックの速
度でプロットデータを出力していた。しかしながら、こ
れでは構成が複雑になるので、この画素クロック発生部
２４に前述のクロック分周回路を用いれば、１つの発振
源で、ファクシミリとして使用するときと、プリンタと
して使用するときの画素クロックを作成し、プロットす
ることが可能になる。上に示したプリンタ機能付きファ
クシミリ装置によれば、ミリ系とインチ系が共存する場
合等にも、構成が複雑にせずに対応可能な装置を実現で
きる。なお、上記各実施例は、いずれも本発明の一例を
示したものであり、本発明はこれらに限定されるべきも
のではないことは言うまでもないことである。
【００１５】
【発明の効果】以上、詳細に説明した如く、本発明によ
れば、任意の倍率で画像を変倍して記録することが可能
な画像記録装置を実現できるという顕著な効果を奏する
ものである。
れば、任意の倍率で画像を変倍して記録することが可能
な画像記録装置を実現できるという顕著な効果を奏する
ものである。
【図１】本発明の重要な構成要素であるクロック分周回
路の構成図である。
路の構成図である。
【図２】図１に示したクロック分周回路の動作を示すタ
イミングチャートである。
イミングチャートである。
【図３】図１に示したクロック分周回路を応用した、本
発明の一実施例としてのレーザ記録ファクシミリ装置の
プロッタ制御部の構成図である。
発明の一実施例としてのレーザ記録ファクシミリ装置の
プロッタ制御部の構成図である。
【図４】図３に示したレーザ記録ファクシミリ装置の変
倍時の動作を示すタイミングチャートである。
倍時の動作を示すタイミングチャートである。
【図５】本発明の他の実施例としてのレーザプリンタ装
置の要部を示すブロック構成図である。
置の要部を示すブロック構成図である。
【図６】従来の一般的なプリンタ機能付きファクシミリ
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
１ 基準高周波クロックの発振器
２ 第１のカウンタ
３ デコーダ
４ 第２のカウンタ
５ レジスタ
１１ クロック分周回路(画素クロック発生部)
１２ ページメモリ
１３ プロットデータ制御部
１４ ＬＤドライブ部
２１ パーソナルコンピュータ(ＰＣ)
２２ プリンタコントローラ
２３ プロットデータ制御部
２４ 画素クロック発生部
２５ レーザダイオード(ＬＤ）
フロントページの続き
(56)参考文献 特開 昭61−129976（ＪＰ，Ａ)
特開 昭61−157154（ＪＰ，Ａ)
特開 昭63−249663（ＪＰ，Ａ)
特開 昭63−284684（ＪＰ，Ａ)
特開 昭64−26989（ＪＰ，Ａ)
特開 平２−110784（ＪＰ，Ａ)
特開 平４−53347（ＪＰ，Ａ)
特開 平４−331569（ＪＰ，Ａ)
特開 平６−205200（ＪＰ，Ａ)
特開 平６−278316（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06T 3/40
H04N 1/393
H04N 1/40
Claims (4)
- 【請求項１】 受信画データまたはスキャナ等で読み取
った画データをビットマップ変換し、ページメモリに蓄
積して画素クロックに同期させてシリアル画データとし
てプロットする画像記録装置において、高周波数のクロ
ックをプログラマブルに分周する第１のカウンタ，該第
１のカウンタからの分周クロックをカウントする第２の
カウンタ，該第２のカウンタの出力をデコードし、第２
のカウンタが１周する間に予め設定された数だけイネー
ブル信号を出力するデコーダを備えたクロック分周回路
から出力されるクロックを用いて、任意の変倍を行う如
く構成したことを特徴とする画像記録装置。 - 【請求項２】 前記クロック分周回路のデコーダのイネ
ーブル信号の出力間隔を、前記第２のカウンタのサイク
ルと前記デコーダが出力するイネーブル信号の設定数の
値により、制御する如く構成したことを特徴とする請求
項１記載の画像記録装置。 - 【請求項３】 プリンタコントローラが、システム制御
部からのラインシンク，画素クロック等の信号に同期し
てシリアル画データを出力する画像記録装置であって、
請求項１記載のクロック分周回路を備え、前記プリンタ
コントローラへの画素クロックを、前記クロック分周回
路によって作成する如く構成したことを特徴とする画像
記録装置。 - 【請求項４】 ファクシミリ受信機能を有し、ファクシ
ミリ受信データ出力時とプリンタ画データ出力時とで画
素密度が異なる画像記録装置であって、請求項１記載の
クロック分周回路を備え、該クロック分周回路により、
前記ファクシミリ受信データ出力時とプリンタ画データ
出力時とで異なる各画素密度に対応する画素クロックを
作成する如く構成したことを特徴とする画像記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498994A JP3486985B2 (ja) | 1994-10-20 | 1994-10-20 | 画像記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25498994A JP3486985B2 (ja) | 1994-10-20 | 1994-10-20 | 画像記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08123957A JPH08123957A (ja) | 1996-05-17 |
| JP3486985B2 true JP3486985B2 (ja) | 2004-01-13 |
Family
ID=17272667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25498994A Expired - Fee Related JP3486985B2 (ja) | 1994-10-20 | 1994-10-20 | 画像記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3486985B2 (ja) |
-
1994
- 1994-10-20 JP JP25498994A patent/JP3486985B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08123957A (ja) | 1996-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
| JP2000013594A (ja) | 画像処理装置および画像処理方法、並びに記録媒体 | |
| JP3486985B2 (ja) | 画像記録装置 | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2858661B2 (ja) | 画像処理方式 | |
| JPH0546134A (ja) | 映像表示装置 | |
| KR100242116B1 (ko) | 임의배율변환이가능한화상기록장치 | |
| JP2870804B2 (ja) | 画像処理装置 | |
| JP3529208B2 (ja) | 画像処理装置 | |
| JP3154996B2 (ja) | 画像処理方法 | |
| JPH1023249A (ja) | 画像記録装置 | |
| JP3788566B2 (ja) | 密度変換装置 | |
| JP3596839B2 (ja) | ファクシミリ機能付ディジタル複写機 | |
| JPH07123185A (ja) | 画像処理装置 | |
| KR100300571B1 (ko) | 팩시밀리영상의인쇄방법 | |
| JP2812941B2 (ja) | 画像拡大・縮小装置 | |
| JP2872127B2 (ja) | レーザービームプリンタビデオ信号出力回路 | |
| JP3710283B2 (ja) | 画像記録装置 | |
| JP3354651B2 (ja) | 画像変倍方法 | |
| JPH0723214A (ja) | 画像処理装置 | |
| JPS63261969A (ja) | ビデオプリンタ信号処理装置 | |
| JPH06278316A (ja) | 画像データの任意変倍方法およびそれを用いたプリンタ装置 | |
| JPH0438794A (ja) | ビデオメモリ用アドレス発生装置 | |
| JPH0622122A (ja) | 画像処理装置 | |
| JP2008227710A (ja) | 画像処理装置、画像処理方法、画像処理プログラム、記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |