JPS6344215A - クロック信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 読出専用記憶装置に記憶したクロック信号パターンを、
マスタクロック信号から発生させたアドレス信号により
読出し、ビット線から信号パターンを出力するクロック
信号発生装置において、異なるアドレスをもつ複数個の
クロ７り信号パターンを読出専用記憶装置に記憶させ、
異なる信号パターンのアドレスを時分割に指定して１個
のビット線上に異なるクロック信号パターンを時分割直
列に出力せしめ、これを並列分離させて複数個のクロッ
ク信号を得る様にさせて、読出専用記憶装置から取出し
可能なりロック信号の種類を増大させる。

〔産業上の利用分野〕

本発明はクロック信号発生装置の改良に関する。

例えば、通信装置、情報処理装置においては周波数の異
なる多数のクロック信号が用いられる。

この様な場合、論理回路を組合わせ、或いはフェイズロ
ックドループ発振器を使用することによってマスタスク
ロック信号と一定周波数関係をもつ複数個のクロック信
号が発生される。

しかし、これらのクロック信号発生装置は回路構成が複
雑であり、また異なる周波数を選定する場合には、回路
素子も周波数に対応して交換しなくてはならない。

従って、簡単な回路構成で、周波数設定が自由なりロッ
ク信号発生装置の提供が望まれる。

〔従来の技術〕

従来、上記の要望に添うクロック信号発生装置として、
第４図に示す様な読出専用記憶装置を使用する装置が提
案されている。

図において、１はマスタクロック信号回路、２はカウン
タ回路、３は読出専用記憶装置（ＲＯＭ　）、アドレス
信号に応じてビット線から記憶情報を出力させフリップ
フロップ回路４へ供給する。

予め、所望のクロック信号のパターンを読出専用記憶装
置３に記憶させておけば、容易にそのクロック信号を出
力させることができる。

この第４図のクロック発生装置は、第６図の従来のクロ
ック発生装置の動作図によって説明される。

その動作は次ぎの通りである。

カウンタ回路２はマスタクロック信号■の立上り、若し
くは立下りの変化を計数して読出専用記憶装置３へ与え
る。この計数値は読出専用記憶装置３のワードアドレス
番号即ちアドレス■に相当する。

カウンタ回路の計数が進行すると、アドレス番号は０，
１，２．・・・と変化し、このアドレス番号で選ばれた
記憶情報■はビット線からフリツブフロップ回路４へ与
えられる。このフリップフロップ回路４はマスタクロッ
ク信号のによって制御され、波形成形されたクロック信
号■が出力される。

ここで、読出専用記憶装置３が１ワード８ビツト構成の
記憶装置であるとすれば、出力線は８本と大８種類のク
ロック信号パターンを取出すことが出来る。

ここで、読出専用記憶装置ＲＯＭの記憶状態とＲＯ門か
ら得られる信号を第７図によって説明する。

読出専用記憶装置の記憶情報は“１”、“０″値の信号
情報として記憶される。

第７図（ａ）はＲＯＭに書込まれたクロック信号パター
ンの一例で、同図（ｂ）は１１０Ｍから取出されたクロ
ック信号パターンを示す。

例えば、（ａ）のアドレス番号を０．１，２．３．・・
・の様に順番に指定して行くと、例えば、第２番ビット
からは、”０．１，０，０．１．１．・・３の記憶情報
がクロック信号パターンとして出力される。その出力波
形は同図右側（ｂ）の第２行に示す様な、一つのクロッ
ク信号となる。

この様に、各ビットには各１個のクロック信号パターン
が記憶され、各ビットから各１種類のクロック信号が得
られる。

上記の様に、８ビツト構成の１個の読出専用記憶装置３
を使用すると、８種類を超えるクロック信号を取出すこ
とは出来ない。従って、例えば最大１６種類のクロック
信号を発生させたい場合には、８ビツトの読出専用記憶
装置を２個使用しなくてはならない。

第５図はこの様な読出専用記憶装置を２個使用して構成
された従来のクロック信号発生装置のブロック回路図で
ある。

第５図の信号発生装置では、第４図の読出専用記憶装置
３とフリップフロップ回路４とからなる回路に、読出専
用記憶装置５とフリツブフロップ回路６とからなる同様
の回路が並列に接続される。

クロック信号発生装置の動作は第４図の装置と同様に第
６図によって説明される。

第６図において、■はマスタクロック信号を示す。

マスタクロック信号の立上り部分においてカウンタ回路
２はカウントアンプして読出専用記憶装置３と５のアド
レス番号を変化させる。

アドレス番号の変化は■の様に０．１．２．　　・・の
如く変化する。

読出専用記憶装置３は■の様にアドレスに対応する記憶
パターン０，１．２．・・・をフリップフロップ回路４
を介し、また読出専用記憶装置５は、■の様にアドレス
０，１．２．　　・・に対応する記憶パターンＯ’、１
’、２°、・・・をビット線からフリップフロップ回路
４．６に供給、波形成形の後、それぞれ■、■に示すク
ロック信号とし【出力する。

この場合、読出専用記憶装置を２個使用することによっ
て、発生可能なりロック信号の種類を２倍にする。

〔発明が解決しようとする問題点〕

上記の従来装置は発生されるべきクロック信号パターン
の種類の数に応じて読出専用記憶装胃ＲＯ門の数を増加
させなくてはならず、発生されるべきクロック信号パタ
ーンがｎ個であり、読出専用記憶装置ＲＯＭが１ワ一ド
ｍビットであるとすると、ｎ　／　ｍ個のＲＯＭが必要
である。

データ伝送装置、通信装置等においては読出専用記憶装
置ＲＯＭを使用したクロック信号発生装置を複数個使用
することが必要である。

クロック信号パターンの種類が増大すればそれに伴い読
出専用記憶装置ＲＯＭの数が増加するという問題点があ
る。

〔問題点を解決するための手段〕

上記の問題点は、第１図の本発明の原理図に示すように
、１個のビット線に沿って複数個の異なるクロック信号
パターンを記憶された読出専用記憶装置３０と、マスタ
クロック信号回路１のマスタクロック信号からアドレス
信号を発生して複数個のクロック信号パターンのアドレ
スを時分割に発生するアドレス信号発生回路２０と、ア
ドレス信号によってビット線上に時分割直列信号として
読出専用記憶装置３０から取出された複数個のクロック
信号パターンを分離して、並列な各１個のクロック信号
パターンとして出力するフリップフロップ回路４０と６
０とを備えてなる本発明のクロ７り信号発生装置によっ
て解決される。

〔作用〕

本発明によれば、アドレス信号発生回路２０は読出専用
記憶装置３０のアドレスを指定する。このアドレス信号
は最上位ビットＭＳＢをマスタクロック信号からまた？
’ｌＳＢ以外のビットをカウンタ回路によりマスククロ
ツタ信号の計数値から発生させることが出来る。アドレ
ス信号のＭＳＢはマスタクロック信号に伴いｌと０値に
変化する。この二つの変化を２種類のクロック信号パタ
ーンのアドレスとして利用することにより時分割にて両
パターンのアドレスを指定して読出専用記憶装置３０か
ら直列時分割信号としてクロック信号パターンが出力さ
れる０次にクロック信号パターンは２個のフリップフロ
ップ回路４０と６０にに供給され、２個のフリップフロ
ップ回路４０と６０は、クロック発生回路２０がマスタ
クロック信号からつくるクロック信号にて制御され、異
なるクロック信号パターンを相互に分離させ並列に出力
させる。

本発明の装置においては、例えば１６個のクロック信号
は、８ビツトの出力を持つ読出専用記憶装置１（１１を
備えるだけで発生可能である。

〔実施例〕

図示実施例に従い本発明の詳細な説明する。

第２図は本発明クロック信号発生装置の一実施例のブロ
ック回路図、第３図は動作波形図を示す。

第２図において、アドレス信号発生回路２０はカウンタ
回路２１と反転回路２２からなる。

カウンタ回路２１はマスタクロック信号を計数してアド
レス信号のＭＳＢ以外のアドレス値を定め、また反転回
路２２はマスタクロック信号を反転させた値をアドレス
信号のＭＳＢ信号とする。

アドレス信号発生回路２０にて発生されたアドレス信号
は読出専用記憶装置３０へ供給される。

読出専用記憶装置３０が１ワード８ビツト構成である場
合は図示のように８本の出力線をもち、各出力線はそれ
ぞれ並列接続されたフリフプフロップ回路ＰＦ１１とＦ
Ｆ２１、ＦＦ１２とＦＦ２２、・　・　・ＦＦ１ＢとＦ
Ｆ２８へ接続する。

クロック信号回路７０はマスタクロック信号から同期信
号を発生させ、読出専用記憶装置３０から時分割直列信
号として供給される複数個の異なるクロック信号パター
ンをフリップフロップ回路ＦＦＩＩ、　ＦＦ１２．・・
・ＦＦ１８またはフリップフロップ回路ＦＦ２１、ＦＦ
２２．・・・ＦＦ２Ｂによって分離波形整形され、パル
ス信号として出力する。

ＦＦＩＩ、ＦＦ１２．・・・ＦＦ１８はマスタクロック
信号の反転極性信号にて制御され、ＦＦ２１　、　ＦＦ
２２．・・・ＦＦ２８は非反転極性信号にて制御される
。

第３図は第２図の実施例装置の動作説明図である。

■はマスタクロック信号波形である。

カウンタ回路２１はマスタクロフタ信号波形■の変化を
計数し、計数値■を発生する。この計数値は読出専用記
憶装置３０に与えるアドレス信号の内、最高位ビットＭ
ＳＢを除外した値である。

またアドレス信号のＭＳＢは、マスタクロック信号■を
反転回路２２で反転して得る波形■のレベル変化“１”
と“０”から得られる。

■と■を組合せて作られたアドレス信号■は読出専用記
憶装置３０へ与えられる。読出専用記憶装置３０のアド
レス信号■は、カウンタの計数値■が例えば、３の値を
出力しているとき、反転極性のマスタクロツタ信号■の
レベルが“０”と“ｌ”の変化を行う。即ち、マスタク
ロック信号１周期の間に、２個のアドレス信号０３と１
３が発生される。

読出専用記憶装置ＲＯＭ　３０の出力には■に示す様に
アドレス０１．１１．０２．１２．０３．１３．　　・
・・に応じて変わるクロックパターン信号を出力する。

この出力信号は２種類の異なるクロック信号パターンを
時分割直列に出力させるものである。

フリップフロップ回路４０は反転マスタクロツタ信号■
の立上りにて制御さたクロック信号出力■を発生する。

またフリップフロップ回路６０はマスククロフタ信号■
の立上りにて制御されたクロック信号出力■を発生する
。

図示実施例では２種類のクロック信号■と■が時分割に
てＲＯＭ３０から得られる。

〔発明の効果〕

本発明によれば、読出専用記憶装置ＲＯＭを時分割使用
することにより、読出専用記憶装置ＲＯＭから多数のク
ロック信号を発生させることが可能でありその作用効果
は極めて大である。

【図面の簡単な説明】

第１図は本発明の原理図、 第２図は本発明クロック信号発生装置の一実施例のブロ
ック回路図、 第３図は第２図の本発明一実施例装置の動作図、第４図
、第５図は従来のクロック信号発生装置のブロック回路
図、 第６図は第４．５図の従来のクロック信号発生装置の動
作図、 第７図は読出専用記憶装置ＲＯＭの記憶状態と１７０６
から得られるクロック信号波形図で ある。 図において、 １はマスタクロック信号回路、 ２．２１はカウンタ回路、 ３．５．３０は読出専用記憶装置、 ４、　６．４０．・６０はフリップフロップ回路、７０
はクロック信号回路、 ２０はアドレス信号発生回路、 ２２は反転回路である。 第　　１　　図 クロック信号出力　■　　　　　　　　　クロック（Ｓ
号出力　■第　　２　　図 第　　３　　図 第　　４　　図 第　　５　　図 第　　６　　図

Claims (1)

【特許請求の範囲】
1. １個のビット線上に複数個の異なるクロック信号パター
   ンを記憶された読出専用記憶装置（３０）、マスタクロ
   ック信号回路（１）のマスタクロック信号からアドレス
   信号を発生して前記複数個の異なるクロック信号パター
   ンのアドレスを時分割に指定するアドレス信号発生回路
   （２０）、該アドレス信号によって該記憶装置（３０）
   の１個のビット線に直列時分割に出力された複数個のク
   ロック信号パターンから各１個のクロック信号パターン
   を分離して並列に出力するフリップフロップ回路（４０
   ）と（６０）とを備えてなることを特徴とするクロック
   信号発生装置。